CN109740249A - 一种mux树逻辑结构优化方法、模块及存储介质 - Google Patents
一种mux树逻辑结构优化方法、模块及存储介质 Download PDFInfo
- Publication number
- CN109740249A CN109740249A CN201811644393.4A CN201811644393A CN109740249A CN 109740249 A CN109740249 A CN 109740249A CN 201811644393 A CN201811644393 A CN 201811644393A CN 109740249 A CN109740249 A CN 109740249A
- Authority
- CN
- China
- Prior art keywords
- mux
- tree
- parameter
- optimized
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种MUX树逻辑结构优化方法,包括:根据待优化MUX树得到特征参数;判断所述特征参数与预设参数表中任一参数匹配时,将所述待优化MUX树加入到该任一参数对应的同构MUX树中,或者,判断所述特征参数与预设参数表中任一参数均不匹配时,将所述特征参数加入所述预设参数表中。本发明的MUX树逻辑结构优化方法通过查找同构MUX树并对之优化,使得多棵树共享重编码压缩后的控制逻辑,从而有效减少生成电路的面积。
Description
技术领域
本发明属于现场可编程门阵列(Field Programmable Gate Array,FPGA)以及电子设计自动化(Electronic Design Automation,EDA)领域,具体涉及一种MUX树逻辑结构优化方法、模块及存储介质。
背景技术
FPGA EDA工具包含:综合(synthesis)、映射(mapping)、布局(placing)、布线(routing)、码流生成(bit gen)及码流下载(download)等几部分,综合(synthesis)是FPGAEDA工具里的关键部分之一,是将HDL(Hardware Description Language,硬件描述语言)描述的设计文件进行翻译和优化,转换为门级的网表,并进行优化。其优化部分包含针对面积、时序和功耗的优化,优化的结果直接决定设计结果的好坏。
在一些设计的RTL(Register Transfer Level,寄存器传输级)综合结果中,存在大量结构相同的MUX(multiplexer,多路选择器)树,现有技术在进行优化时,仅识别2:1的MUX(MUX2)并以之构成总线MUX树,而实际上RTL综合结果中除了有MUX2,更多的是二进制MUX、并行MUX和优先MUX,此类MUX现有技术无法对其进行优化;此外,该现有技术在识别总线MUX树时,若某些MUX树有其它MUX作为输入或输出,将“干扰”其成为总线MUX树的一部分,从而不能找到最大总线MUX树,从而影响优化准确度。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种MUX树逻辑结构优化方法、模块及存储介质。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种MUX树逻辑结构优化方法,包括:
根据待优化MUX树得到特征参数;
判断所述特征参数与预设参数表中任一参数匹配时,将所述待优化MUX树加入到该任一参数对应的同构MUX树中,或者,
判断所述特征参数与预设参数表中任一参数均不匹配时,将所述特征参数加入所述预设参数表中。
在一个具体实施方式中,获取待优化MUX树的特征参数,包括:
获取待优化MUX树的拓扑结构值、数据特征值和控制信号,其中,所述特征参数包括所述拓扑结构值、所述数据特征值和所述控制信号。
在一个具体实施方式中,获取待优化MUX树的拓扑结构值,包括:
获取待优化MUX树中每个MUX的当前MUX索引、后继MUX索引、后继MUX分支位置、MUX类型和数据输入数量;
根据所述当前MUX索引、后继MUX索引、后继MUX分支位置、MUX类型和数据输入数量得到所述拓扑结构值。
在一个具体实施方式中,获取所述待优化MUX树的数据特征值,包括:
遍历所述待优化MUX树,得到所述待优化MUX树的每个边界数据;
将所述每个边界数据按照预设规则排列,得到所述数据特征值。
在一个具体实施方式中,将所述每个边界数据按照预设规则排列,得到所述数据特征值,包括:
对所述每个边界数据进行赋值,使得相同的边界数据具有相同的赋值且不同的边界数据具有不同的赋值;
将赋值后的每个边界数据按照预设规则排列,得到所述数据特征值。
在一个具体实施方式中,根据待优化MUX树得到特征参数,之前还包括:
获取任一个MUX对应的最大MUX树;
对所述最大MUX树进行修剪得到所述待优化MUX树。
在一个具体实施方式中,对所述最大MUX树进行修剪得到所述待优化MUX树,包括:
获取所述最大MUX树的叶子MUX;
判断该所述叶子MUX的任一个输入数据与其他叶子MUX的输入数据均不相同时,则将该叶子MUX从所述最大MUX树上剪除。
在一个具体实施方式中,对所述最大MUX树进行修剪得到所述待优化MUX树,包括:
获取所述最大MUX树的根MUX和边界MUX;
若所述根MUX为边界MUX,且所述根MUX的边界数据线网与其他边界MUX的边界数据线网的交集为空,且所述根MUX只有一个非边界数据线网输入,则将该根MUX从所述最大MUX树上剪除。
本发明实施例同时提供了一种MUX树逻辑结构优化模块,包括:
特征参数提取单元,用于根据待优化MUX树得到特征参数;
优化控制单元,用于判断所述特征参数与预设参数表中任一参数匹配时,将所述待优化MUX树加入到该任一参数对应的同构MUX树中,或者,用于判断所述特征参数与预设参数表中任一参数均不匹配时,将所述特征参数加入所述预设参数表中。
在一个具体实施方式中,所述特征参数,包括:待优化MUX树的拓扑结构值、数据特征值和控制信号。
本发明还提供了一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现如本发明上述的方法的步骤。
与现有技术相比,本发明的有益效果:
1、本发明的MUX树逻辑结构优化方法通过查找同构MUX树并对之优化,使得多棵树共享重编码压缩后的控制逻辑,从而有效减少生成电路的面积。
2、本发明的MUX树逻辑结构优化方法通过对MUX树的特征的有效表示,使得RTL综合后的各种MUX树可以得到有效识别,从而极大地扩大了优化空间。
3、本发明的MUX树逻辑结构优化方法在优化前对MUX树进行修剪,能够排除掉无关边界MUX的影响,从而使得同构MUX树的规模能够最大化,进而使得最大程度地共享控制逻辑,最大化地减少生成电路的面积。
附图说明
图1为本发明实施例提供的一种MUX树逻辑结构优化方法流程图;
图2A为本发明实施例提供的一种MUX树示意图;
图2B为本发明实施例提供的又一种MUX树示意图;
图2C为本发明实施例提供的另一种MUX树示意图;
图3为本发明实施例提供的一种MUX树逻辑结构优化模块框图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
图1为本发明实施例提供的一种MUX树逻辑结构优化方法流程图,包括:
根据待优化MUX树得到特征参数;
判断所述特征参数与预设参数表中任一参数匹配时,将所述待优化MUX树加入到该任一参数对应的同构MUX树中,或者,
判断所述特征参数与预设参数表中任一参数均不匹配时,将所述特征参数加入所述预设参数表中。
在本申请中,同构MUX树具有如下定义:有相同的拓扑结构、有相同的数据特征以及有完全相同的控制信号,因此特征参数中至少应该覆盖上述定义中的三种特征。每一个MUX树都对应有一组特征参数,通过该特征参数能够表征MUX树的特征。因此预设参数表中预先存储有不同MUX树所对应的预设特征参数,该预设特征参数的集合形成预设参数表。需要说明的是,在初始操作中,该预设参数表中可能并无数据,因此可将初次输入的待优化MUX树对应的特征参数存储到预设参数表中,并在后续的过程中进行判断。
以一个具体示例进行说明:
对于待优化MUX树,在一个CDFG(Control Data Flow Graph,控制数据流图)内,从任意MUX出发,通过前向、后向贪婪搜索就可以得到包括此MUX的一棵最大的MUX树。重复此过程,便完成对CDFG内所有MUX的划分,得到所有的MUX树,如果不对该MUX树做修剪处理,则可以认为进行处理的MUX树即为待优化MUX树,否则未做修剪处理的MUX树称为最大MUX树。
首先获取到待优化MUX树的特征参数,将该特征参数与预设参数表中每个预设特征参数进行对比,判断所述特征参数与预设参数表中任一参数匹配时,将所述待优化MUX树加入到该任一参数对应的同构MUX树中。其中,匹配的意思是两者数据要对应完全相同,包括数据的顺序。将所述待优化MUX树加入到该任一参数对应的同构MUX树中,即表示找到了与待优化MUX树的特征参数匹配的同构MUX树,对于一族同构MUX树,对其中一棵MUX树进行重编码压缩处理,然后其它的MUX树利用已生成的相同的控制逻辑完成快速的重编码,从而达到了优化的目的。
而如果判断所述特征参数与预设参数表中任一参数均不匹配时,即表示未找到与待优化MUX树的特征参数匹配的同构MUX树,说明该待优化MUX树为首次出现,因此将所述特征参数加入所述预设参数表中,以便后续进行判断,也就是说,相当于新建了一个同构MUX树,并以此MUX树作为其第一棵树。按照上述过程循环进行判断,直到每个MUX树均进行了判断。
本实施例的MUX树逻辑结构优化方法通过查找同构MUX树并对之优化,使得多棵树共享重编码压缩后的控制逻辑,从而有效减少生成电路的面积。
在一个具体实施方式中,获取待优化MUX树的特征参数,包括:
获取待优化MUX树的拓扑结构值、数据特征值和控制信号,其中,所述特征参数包括所述拓扑结构值、所述数据特征值和所述控制信号。
进一步地,获取待优化MUX树的拓扑结构值,包括:
获取待优化MUX树中每个MUX的当前MUX索引、后继MUX索引、后继MUX分支位置、MUX类型和数据输入数量;
根据所述当前MUX索引、后继MUX索引、后继MUX分支位置、MUX类型和数据输入数量得到所述拓扑结构值。
下面以一个具体实施例来说明上述方案,图2A和图2B分别表示一颗MUX树。
对于拓扑结构值,需要对MUX树的拓扑结构进行表示,本实施例提供了一种拓扑结构表示方法,其中,至少包括以下信息:
1、后继MUX的索引,例如以Is来表示;
2、在其后继MUX的哪一个分支上,例如以Pos来表示;
3、MUX的类型,例如以T来表示;
4、数据输入数,例如以N来表示;
5、MUX的索引,例如以I来表示;
在表示一个MUX时应该至少具备上述5种数据,而在进行表述时,可以有不同的表示方法,例如任意的顺序,增加额外的字符结构等。当然,也可以将上述五种数据作为单独值进行逐次比对。
本实施例仍然以一种示例进行说明,例如一个MUX的字符串是:<Is>.<Pos><T><N>.I。其中,T的可能值是:“B”表示MUX2或二进制MUX;“P”代表并行MUX;“Q”表示优先MUX。如果MUX是树的根,则没有<Is>和<Pos>。信息2、3和4可以从MUX本身得到,其中<Pos>可通过搜索网表得到,它们可视为内生信息。信息1和5是每个MUX的外生信息,它们依赖于树本身。
因此有两个过程来得到信息:首先从树根起遍历树,之后在树的每一级做宽度优先搜索(BFS,Breadth First Search)。在此阶段,我们会遇到每个MUX并赋予其一个独有的值,这就是它的索引,即上述的1和5,然后对于每一个MUX,我们得到信息2、3和4。
一棵树中的所有MUX的字符串通过“_”连接起来构成这棵树的拓扑结构字符串。树的拓扑结构字符串唯一的表示出了这棵树的拓扑结构。
如果两棵树的拓扑结构字符串相同,则这两棵树的拓扑结构相同。
例如,在图2A中,从根起,每个MUX(下面用其控制信号表示)的字符串是:
B2.0--根MUX s0,
0.0B2.1--MUX s1,
1.1B2.2--MUX s2,
1.0B4.3--MUX s3,
例如,“0.0B2.1”表明一个MUX2在其后继MUX(其索引是0)的0分支上,且此MUX本身被赋值索引1。
它们用“_”连接起来,便构成这棵树的拓扑结构字符串:
B2.0_0.0B2.1_1.1B2.2_1.0B4.3。
当然,也不限于这种表示方式,例如对其顺序进行调整,如:1.0B4.3_1.1B2.2_0.0B2.1_B2.0,例如对其连接符进行调整,如:B2.0*0.0B2.1*1.1B2.2*1.0B4.3,还可以进行拆分表示等。需要说明的是,无论任何表述方式,只要其获取了上述5种数据,并利用这5种数据进行加减、判断等逻辑运算,即表明其采用了本实施例的方法。
例如,在图2B中,从根起,每个MUX(下面用其控制信号表示)的字符串是:
B2.0--根MUX s0,
0.0B2.1--MUX s1,
1.1B2.2--MUX s2,
1.0B4.3--MUX s3,
以此构成这棵树的拓扑结构字符串:B2.0_0.0B2.1_1.1B2.2_1.0B4.3。
即图2A与图2B的拓扑结构字符串一致,即拓扑结构值相同。
该示例以一个较为简单的MUX树进行说明,实际应用中依照上述方法进行操作即可。
进一步地,获取所述待优化MUX树的数据特征值,包括:
遍历所述待优化MUX树,得到所述待优化MUX树的每个边界数据;
将所述每个边界数据按照预设规则排列,得到所述数据特征值。
数据特征用于抽象出MUX树的边界数据线网的表示,为了更清楚的进行后续说明,在此对MUX树的边界数据线网进行定义,是指其MUX的输入来自该MUX树逻辑之外的数据的总称,对边界数据线网中任一个元素可称为边界数据,而存在边界数据作为数据输入的MUX称为边界MUX,如图2A中S0对应的MUX中,输入a为边界数据,S3对应的MUX中,输入a、b、c、d均为边界数据。边界数据在从根部遍历MUX树时收集。在遍历时,每遇到一个新的边界数据,则记录此值。以此为例,首先从S0开始遍历,其中得到第一个边界数据a,则记录a,S1中无边界数据,S2中得到两个边界数据a、c,其中c为首次出现,则记录c,S3中得到四个边界数据a、b、c、d,其中b、d为首次出现,则记录b、d。
为了方便后续进行处理,应按照一定的预设规则对获取到的所有边界数据进行排序,以防止产生混乱,排列后的结果称为数据特征值。
优选的,将所述每个边界数据按照预设规则排列,得到所述数据特征值,包括:
对所述每个边界数据进行赋值,使得相同的边界数据具有相同的赋值且不同的边界数据具有不同的赋值;
将赋值后的每个边界数据按照预设规则排列,得到所述数据特征值。
在遍历中,每遇到一个新边界数据线网,对其赋予一个无符号的值,由此便得到一组映射。
例如,数据特征值以字符串的形式进行表示。树的所有的字符串用“_”连接起来,则得到了MUX树的数据特征字符串。
例如,图2(A)的边界数据是<a,a,b,c,d,a,c>,则其数据特征字符串是0_0_1_2_3_0_2,这意味着a被赋值0,b被赋值1,c被赋值2,d被赋值3。便赋予其一个独有的无符号值。
而图2(B)的边界数据是<b,a,b,c,d,b,d>,则其数据特征字符串是0_1_0_2_3_0_3,这意味着b被赋值0,a被赋值1,c被赋值2,d被赋值3。
由于0_0_1_2_3_0_2和0_1_0_2_3_0_3不同,因此尽管图2(A)和(B)有相同的拓扑结构,但由于数据特征不同,它们并不同构。
当然,上述实施方式同样是示例性的,只要其获取了与本实施例阐述的边界数据线网类似特征的参数,并利用该参数进行加减、判断等逻辑运算,即表明其采用了本实施例的方法。
本实施例的MUX树逻辑结构优化方法通过对MUX树的特征的有效表示,使得RTL综合后的各种MUX树可以得到有效识别,从而极大地扩大了优化空间。
进一步地,根据待优化MUX树得到特征参数,之前还包括:
获取任一个MUX对应的最大MUX树;
对所述最大MUX树进行修剪得到所述待优化MUX树。
在一个CDFG(Control Data Flow Graph,控制数据流图)内,从任意MUX出发,通过前向、后向贪婪搜索就可以得到包括此MUX的一棵最大的MUX树,称为最大MUX树。由于最大MUX树并不是最优的,因此需要树中影响同构识别的MUX进行修建,以提高识别性能。
对所述最大MUX树进行修剪得到所述待优化MUX树,包括:
获取所述最大MUX树的叶子MUX;
判断该叶子MUX的任一个输入数据与其他叶子MUX的输入数据均不相同时,则将该叶子MUX从所述最大MUX树上删除。
本实施中的叶子MUX具有的特征为:如果边界MUX的数据输入都来源于边界数据线网,则称其为叶子MUX,进一步地,如果叶子MUX的边界数据输入与该MUX树的其它的任何叶子MUX的输入没有任何交集,这样的MUX称为自由叶子MUX。
判断该叶子MUX的任一个输入数据与其他叶子MUX的输入数据均不相同即判断其是否为自由叶子MUX,如果是,则将该叶子MUX从所述最大MUX树上剪除(删除)。
从MUX树上剪掉自由叶子MUX。这是一个从MUX树的叶子到根的拓扑顺序迭代进行的过程。优选的,当一个叶子MUX被剪掉后,原来曾经的非叶子MUX可能变成叶子MUX。则继续对其检查并可能修剪。
进一步地,对所述最大MUX树进行修剪得到所述待优化MUX树,包括:
获取所述最大MUX树的根MUX和边界MUX;
若所述根MUX为边界MUX,且所述根MUX的边界数据线网与其他边界MUX的边界数据线网的交集为空,且所述根MUX只有一个非边界数据线网输入,则将该根MUX从所述最大MUX树上剪除。
在进行根MUX修建时,从MUX树的唯一根MUX起到叶子迭代逆序检查并修剪。如果:1、根MUX是边界MUX;2、根MUX与其它边界MUX没有任何共同边界数据线网交集;3、根MUX有唯一的非边界线网输入,以保证修剪后的MUX树的完整性,若满足上述3条,那么剪掉此根MUX。当一个根MUX被剪掉后,原来曾经的非根MUX可能变成根MUX。则继续对其检查并可能修剪。
在一个实例中,请参见图2C,首先判断出根MUX S0是边界MUX,且该根MUX的边界数据为e;其次,该根MUX的边界数据为e与其它边界MUX(a/b/c/d)没有任何共同边界数据线网交集;再次,该根MUX有唯一的非边界线网输入,即S1的输出,因此该根MUX S0应当从最大MUX树上剪除,剪除之后再次以新的根MUX S1进行判断,依次迭代,指导根MUX中有任一个不满足上述条件。
之后,完成修剪后所有MUX树即为待优化MUX树,生成待优化MUX树的特征参数,然后按照本发明的方案搜索并生成同构MUX树并优化。
本实施例的MUX树逻辑结构优化方法在优化前对MUX树进行修剪,能够排除掉无关边界MUX的影响,从而使得同构MUX树的规模能够最大化,进而使得最大程度地共享控制逻辑,最大化地减少生成电路的面积。
请参见图3,本发明实施例同时提供了一种MUX树逻辑结构优化模块,包括:
特征参数提取单元,用于根据待优化MUX树得到特征参数;
优化控制单元,用于判断所述特征参数与预设参数表中任一参数匹配时,将所述待优化MUX树加入到该任一参数对应的同构MUX树中,或者,用于判断所述特征参数与预设参数表中任一参数均不匹配时,将所述特征参数加入所述预设参数表中。
在一个具体实施方式中,所述特征参数,包括:待优化MUX树的拓扑结构值、数据特征值和控制信号。
本发明还提供了一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现如本发明上述的方法的步骤。
本实施例方法所述的功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算设备可读取存储介质中。基于这样的理解,本发明实施例对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该软件产品存储在一个存储介质中,包括若干指令用以使得一台计算设备(可以是个人计算机,服务器,移动计算设备或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (10)
1.一种MUX树逻辑结构优化方法,其特征在于,包括:
根据待优化MUX树得到特征参数;
判断所述特征参数与预设参数表中任一参数匹配时,将所述待优化MUX树加入到该任一参数对应的同构MUX树中,或者,
判断所述特征参数与预设参数表中任一参数均不匹配时,将所述特征参数加入所述预设参数表中。
2.根据权利要求1所述的MUX树逻辑结构优化方法,其特征在于,获取待优化MUX树的特征参数,包括:
获取待优化MUX树的拓扑结构值、数据特征值和控制信号,其中,所述特征参数包括所述拓扑结构值、所述数据特征值和所述控制信号。
3.根据权利要求2所述的MUX树逻辑结构优化方法,其特征在于,获取待优化MUX树的拓扑结构值,包括:
获取待优化MUX树中每个MUX的当前MUX索引、后继MUX索引、后继MUX分支位置、MUX类型和数据输入数量;
根据所述当前MUX索引、后继MUX索引、后继MUX分支位置、MUX类型和数据输入数量得到所述拓扑结构值。
4.根据权利要求2所述的MUX树逻辑结构优化方法,其特征在于,获取所述待优化MUX树的数据特征值,包括:
遍历所述待优化MUX树,得到所述待优化MUX树的每个边界数据;
将所述每个边界数据按照预设规则排列,得到所述数据特征值。
5.根据权利要求4所述的MUX树逻辑结构优化方法,其特征在于,将所述每个边界数据按照预设规则排列,得到所述数据特征值,包括:
对所述每个边界数据进行赋值,使得相同的边界数据具有相同的赋值且不同的边界数据具有不同的赋值;
将赋值后的每个边界数据按照预设规则排列,得到所述数据特征值。
6.根据权利要求1所述的MUX树逻辑结构优化方法,其特征在于,根据待优化MUX树得到特征参数,之前还包括:
获取任一个MUX对应的最大MUX树;
对所述最大MUX树进行修剪得到所述待优化MUX树。
7.根据权利要求6所述的MUX树逻辑结构优化方法,其特征在于,对所述最大MUX树进行修剪得到所述待优化MUX树,包括:
获取所述最大MUX树的叶子MUX;
判断该所述叶子MUX的任一个输入数据与其他叶子MUX的输入数据均不相同时,则将该叶子MUX从所述最大MUX树上剪除。
8.根据权利要求6所述的MUX树逻辑结构优化方法,其特征在于,对所述最大MUX树进行修剪得到所述待优化MUX树,包括:
获取所述最大MUX树的根MUX和边界MUX;
若所述根MUX为边界MUX,且所述根MUX的边界数据线网与其他边界MUX的边界数据线网的交集为空,且所述根MUX只有一个非边界数据线网输入,则将该根MUX从所述最大MUX树上剪除。
9.一种MUX树逻辑结构优化模块,其特征在于,包括:
特征参数提取单元,用于根据待优化MUX树得到特征参数;
优化控制单元,用于判断所述特征参数与预设参数表中任一参数匹配时,将所述待优化MUX树加入到该任一参数对应的同构MUX树中,或者,用于判断所述特征参数与预设参数表中任一参数均不匹配时,将所述特征参数加入所述预设参数表中。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至8中任一项所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811644393.4A CN109740249B (zh) | 2018-12-29 | 2018-12-29 | 一种mux树逻辑结构优化方法、模块及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811644393.4A CN109740249B (zh) | 2018-12-29 | 2018-12-29 | 一种mux树逻辑结构优化方法、模块及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109740249A true CN109740249A (zh) | 2019-05-10 |
CN109740249B CN109740249B (zh) | 2023-03-24 |
Family
ID=66362718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811644393.4A Active CN109740249B (zh) | 2018-12-29 | 2018-12-29 | 一种mux树逻辑结构优化方法、模块及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109740249B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09231261A (ja) * | 1995-12-01 | 1997-09-05 | Hewlett Packard Co <Hp> | Fetモデル回路からゲートモデル回路を抽出する方法 |
CN103236836A (zh) * | 2013-04-10 | 2013-08-07 | 中国科学院微电子研究所 | 具有mux模式的lut结构及与其相配套的eda优化方法 |
CN103973684A (zh) * | 2014-05-07 | 2014-08-06 | 北京神州绿盟信息安全科技股份有限公司 | 规则编译匹配方法及装置 |
CN105117417A (zh) * | 2015-07-30 | 2015-12-02 | 西安交通大学 | 一种读优化的内存数据库Trie树索引方法 |
US20180004862A1 (en) * | 2016-06-30 | 2018-01-04 | Synopsys, Inc. | Optimizing The Ordering Of The Inputs To Large Commutative-Associative Trees Of Logic Gates |
-
2018
- 2018-12-29 CN CN201811644393.4A patent/CN109740249B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09231261A (ja) * | 1995-12-01 | 1997-09-05 | Hewlett Packard Co <Hp> | Fetモデル回路からゲートモデル回路を抽出する方法 |
CN103236836A (zh) * | 2013-04-10 | 2013-08-07 | 中国科学院微电子研究所 | 具有mux模式的lut结构及与其相配套的eda优化方法 |
CN103973684A (zh) * | 2014-05-07 | 2014-08-06 | 北京神州绿盟信息安全科技股份有限公司 | 规则编译匹配方法及装置 |
CN105117417A (zh) * | 2015-07-30 | 2015-12-02 | 西安交通大学 | 一种读优化的内存数据库Trie树索引方法 |
US20180004862A1 (en) * | 2016-06-30 | 2018-01-04 | Synopsys, Inc. | Optimizing The Ordering Of The Inputs To Large Commutative-Associative Trees Of Logic Gates |
Non-Patent Citations (2)
Title |
---|
郭旭峰等: "具有MUX模式的新型LUT结构及其优化算法", 《深圳大学学报(理工版)》 * |
钱晨等: "基于子树重构的三维时钟树拓扑结构优化", 《微电子学与计算机》 * |
Also Published As
Publication number | Publication date |
---|---|
CN109740249B (zh) | 2023-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3672242B2 (ja) | パターン検索方法、パターン検索装置、コンピュータプログラム及び記憶媒体 | |
US8301437B2 (en) | Tokenization platform | |
US7367006B1 (en) | Hierarchical, rules-based, general property visualization and editing method and system | |
US8886508B2 (en) | Circuit simulation acceleration using model caching | |
CN108628942A (zh) | 区块链节点设备、分布式数据库的数据读取及写入方法 | |
CN103164585B (zh) | 缓冲器的插入方法及装置 | |
CN116911227B (zh) | 一种基于硬件的逻辑映射方法、装置、设备及存储介质 | |
CN112765916B (zh) | 集成电路后仿真参数网表的生成方法 | |
CN106294128B (zh) | 一种导出报表数据的自动化测试方法及装置 | |
CN111553120A (zh) | 一种数字电路局部时钟网络spice网表的生成方法 | |
US9053041B2 (en) | System, method, and computer program product for performing graph coloring | |
EP3955256A1 (en) | Non-redundant gene clustering method and system, and electronic device | |
CN110505322A (zh) | 一种ip地址段查找方法及装置 | |
JP5964781B2 (ja) | 検索装置、検索方法および検索プログラム | |
CN109740249A (zh) | 一种mux树逻辑结构优化方法、模块及存储介质 | |
JP5718166B2 (ja) | 設計検証方法及びプログラム | |
JP5761029B2 (ja) | 辞書作成装置、単語収集方法、及び、プログラム | |
CN116009889A (zh) | 深度学习模型的部署方法、装置、电子设备及存储介质 | |
US7302377B1 (en) | Accelerated event queue for logic simulation | |
CN104991963B (zh) | 文件处理方法和装置 | |
US20120066655A1 (en) | Electronic device and method for inspecting electrical rules of circuit boards | |
CN106155878B (zh) | 用于在数据库中创建供软件测试用的测试环境的方法和装置 | |
CN104636384A (zh) | 一种处理文档的方法及装置 | |
CN110209829B (zh) | 信息处理方法和装置 | |
CN115221360A (zh) | 树形结构配置方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |