CN109728033A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN109728033A
CN109728033A CN201811181556.XA CN201811181556A CN109728033A CN 109728033 A CN109728033 A CN 109728033A CN 201811181556 A CN201811181556 A CN 201811181556A CN 109728033 A CN109728033 A CN 109728033A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
grid
region
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811181556.XA
Other languages
English (en)
Other versions
CN109728033B (zh
Inventor
崔熙东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN109728033A publication Critical patent/CN109728033A/zh
Application granted granted Critical
Publication of CN109728033B publication Critical patent/CN109728033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示装置及其制造方法。一种显示装置包括设置在半导体层的沟道区域上的栅极绝缘层。栅极被设置在半导体层的沟道区域上方的栅极绝缘层上。源极被设置为与半导体层的源极区域直接接触并且漏极被设置为与半导体层的漏极区域直接接触。钝化层被设置在栅极、源极和漏极上。钝化层在源极与栅极之间的区域中与半导体层直接接触，并且在栅极与漏极之间的区域中与半导体层直接接触。第一栅极、第一源极和第一漏极包括相同的层和相同的材料。

Description

显示装置及其制造方法
技术领域
本公开涉及显示装置及其制造方法，更具体地讲，涉及一种用于改进薄膜晶体管的特性并增加显示装置的孔径比和生产率的显示装置及其制造方法。
背景技术
随着信息社会的发展，对显示图像的显示装置的需求以各种方式不断增加。在显示装置领域，大尺寸的阴极射线管(CRT)已快速地被具有外形薄、重量轻和屏幕尺寸大的优点的平板显示器(FPD)取代。平板显示器的示例包括液晶显示器(LCD)、等离子体显示面板(PDP)、有机发光二极管(OLED)显示器和电泳显示器(EPD)。
OLED显示器包括能够自己发射光的自发射元件并且具有快速响应时间、高发射效率、高亮度和宽视角的优点。具体地讲，OLED显示器可在柔性塑料基板上制造。另外，与等离子体显示面板或无机电致发光显示器相比，OLED显示器具有驱动电压更低、功耗更低且色调更好的优点。
OLED显示器可包括多个薄膜晶体管以及发射光的有机发光二极管。薄膜晶体管和有机发光二极管使用多个掩模通过光刻工艺来制造。然而，由于使用大量的层来构成薄膜晶体管，所以薄膜晶体管的尺寸增加。此外，由于使用大量的掩模来制造薄膜晶体管和有机发光二极管，所以OLED显示器的生产率降低，并且OLED显示器的制造成本增加。
发明内容
本公开提供了一种显示装置及其制造方法。该显示装置包括基板、设置在基板上的缓冲层以及设置在缓冲层上的第一薄膜晶体管的第一半导体层。栅极绝缘层被设置在第一半导体层的沟道区域上。第一栅极被设置在第一半导体层的沟道区域上方的栅极绝缘层上。第一源极与第一半导体层的源极区域直接接触。第一漏极与第一半导体层的漏极区域直接接触。钝化层被设置在第一栅极、第一源极和第一漏极上。该钝化层在第一源极与第一栅极之间的区域中与第一半导体层直接接触。该钝化层还在第一栅极与第一漏极之间的区域中与第一半导体层直接接触。第一栅极、第一源极和第一漏极包括相同的层和相同的材料。
在实施方式中，该显示装置还包括设置在缓冲层上的第二薄膜晶体管的第二半导体层。栅极绝缘层还被设置在第二半导体层的沟道区域上。第二栅极被设置在第二半导体层的沟道区域上方的栅极绝缘层上。第二源极与第二半导体层的源极区域直接接触。第二漏极与第二半导体层的漏极区域直接接触。钝化层还被设置在第二栅极、第二源极和第二漏极上。钝化层在第二源极与第二栅极之间的区域中与第二半导体层直接接触。钝化层还在第二栅极与第二漏极之间的区域中与第二半导体层直接接触。第二栅极、第二漏极和第二源极包括与第一栅极、第一源极和第一漏极相同的层和相同的材料。
在实施方式中，缓冲层与基板直接接触，第一半导体层与缓冲层直接接触，栅极绝缘层与第一半导体层直接接触，第一栅极与栅极绝缘层直接接触，并且钝化层与第一栅极、第一源极和第一漏极直接接触。
在实施方式中，栅极绝缘层还被设置在第一半导体层的源极区域上和第一半导体层的漏极区域上。第一源极被设置在第一半导体层的源极区域上方的栅极绝缘层上并经由穿过栅极绝缘层的第一沟道孔接触第一半导体层的源极区域。第一漏极被设置在第一半导体层的漏极区域上方的栅极绝缘层上并经由穿过栅极绝缘层的第二沟道孔接触第一半导体层的漏极区域。
在实施方式中，栅极绝缘层仅在第一半导体层的沟道区域上被设置在第一半导体层上，而未被设置在第一半导体层的源极区域或漏极区域上。
在实施方式中，在第一漏极与第一半导体层的漏极区域的整个交叠区域中，第一漏极与第一半导体层的漏极区域直接接触，并且在第一源极与第一半导体层的源极区域的整个交叠区域中，第一源极与第一半导体层的源极区域直接接触。
在实施方式中，遮光层被设置在基板上。缓冲层还被设置在该遮光层上。第二半导体层被设置在遮光层上方的缓冲层上。钝化层还与遮光层上方的第二半导体层直接接触。像素电极被设置在遮光层上方的钝化层上。
在实施方式中，数据线被设置在基板上。缓冲层还被设置在该数据线上。第二半导体层被设置在缓冲层上。栅极图案被设置在缓冲层上方并与第二半导体层直接接触。该栅极图案经由穿过缓冲层的孔与数据线直接接触。
在实施方式中，栅极绝缘层还被设置在第二半导体层和缓冲层上，栅极图案被设置在栅极绝缘层上，并且穿过缓冲层的孔还穿过栅极绝缘层。
在另一实施方式中，在栅极图案与第二半导体层的整个交叠区域中，栅极图案与第二半导体层和缓冲层直接接触。
在实施方式中，第二半导体层被设置在缓冲层上并且不与数据线交叠。
在另一实施方式中，第二半导体层被设置在缓冲层上并且与数据线至少部分地交叠。
在实施方式中，该显示装置包括有机发光二极管(OLED)装置。
在另一方面，提供了一种用于制造显示装置的制造方法。在基板上形成缓冲层。在缓冲层上形成第一薄膜晶体管的第一半导体层。在第一半导体层的沟道区域上形成栅极绝缘层。在第一半导体层的沟道区域上方的栅极绝缘层上形成第一栅极。在形成第一栅极的同时，第一源极被形成为与第一半导体层的源极区域直接接触。该第一源极具有与第一栅极相同的材料。在形成第一栅极和第一源极的同时，在第一半导体层的漏极区域上方形成第一漏极。该第一漏极具有与第一栅极和第一源极相同的材料。在第一栅极、第一源极和第一漏极上形成钝化层，该钝化层在第一源极与第一栅极之间的区域中与第一半导体层直接接触，并且在第一栅极与第一漏极之间的区域中与第一半导体层直接接触。
在实施方式中，在基板上形成遮光层。缓冲层还形成在该遮光层上。在遮光层上方的缓冲层上形成第二半导体层。钝化层还形成为与遮光层上方的第二半导体层直接接触。在遮光层上方的钝化层上形成像素电极。
在实施方式中，在缓冲层上形成第二薄膜晶体管的第二半导体层。还在第二半导体层的沟道区域上形成栅极绝缘层。在第二半导体层的沟道区域上方的栅极绝缘层上形成第二栅极。在形成第二栅极的同时，第二源极被形成为与第二半导体层的源极区域直接接触。该第二源极包括与第二栅极相同的材料。在形成第二栅极和第二源极的同时，第二漏极被形成为与第二半导体层的漏极区域直接接触。该第二漏极包括与第二栅极和第二源极相同的材料。在第二栅极、第二源极和第二漏极上形成钝化层，使得在第二源极与第二栅极之间的区域中钝化层与第二半导体层直接接触，并且使得在第二栅极与第二漏极之间的区域中钝化层与第二半导体层直接接触。
在实施方式中，在基板上形成数据线，并且还在该数据线上形成缓冲层。在缓冲层上形成第二半导体层。穿过数据线上方的缓冲层形成孔。在缓冲层上方形成栅极图案，使得该栅极图案与第二半导体层直接接触并且该栅极图案经由穿过缓冲层的所述孔与数据线直接接触。
在实施方式中，在第二半导体层和缓冲层上形成栅极绝缘层。在栅极绝缘层上形成栅极图案。穿过栅极绝缘层形成穿过缓冲层的所述孔。
在另一实施方式中，栅极图案被形成为在栅极图案与第二半导体层的整个交叠区域中与第二半导体层和缓冲层直接接触。
在实施方式中，在缓冲层上形成第二半导体层以与数据线至少部分地交叠。
附图说明
附图可被包括以提供对本公开的进一步理解，并且被并入本说明书中并构成本说明书的一部分，附图示出本公开的实施方式并与说明书一起用于说明本公开的各种原理。
图1是根据本公开的实施方式的有机发光二极管(OLED)显示器的示意性框图。
图2示意性地示出子像素的电路配置。
图3详细示出子像素的电路配置。
图4是示出显示面板的结构的横截面图。
图5示意性地示出根据本公开的实施方式的子像素的平面布局。
图6详细示出根据本公开的实施方式的图5的电路区域。
图7是沿着图6的线I-I’截取的横截面图。
图8示出根据本公开的第一实施方式的显示装置的子像素的平面结构。
图9是沿着图8的线II-II’截取的横截面图。
图10A至图10E是示出根据本公开的第一实施方式的显示装置的子像素的制造方法中的各个工艺的横截面图。
图11是根据本公开的实施方式的感测晶体管的平面图。
图12是根据本公开的第二实施方式的子像素的平面图。
图13是沿着图12的线III-III’截取的横截面图。
图14是根据本公开的第二实施方式的感测晶体管的平面图。
图15是图8所示的区域AA的放大图。
图16是沿着图15的线IV-IV’截取的横截面图。
图17是图12所示的区域BB的放大图。
图18是沿着图17的线V-V’截取的横截面图。
图19示出图12所示的区域BB的另一结构。
图20是沿着图19的线VI-VI’截取的横截面图。
图21A至图21G是示出根据本公开的实施方式的显示装置的子像素的制造方法中的各个工艺的横截面图。
具体实施方式
现在将详细参照本公开的实施方式，其示例示出于附图中。只要可能，贯穿附图将使用相同的标号来表示相同或相似的部件。将注意，如果确定已知技术会误导本公开的实施方式，则将省略其详细描述。以下说明中所使用的各个元件的名称仅是为了撰写说明书方便而选择的，因此可不同于实际产品中所使用的那些名称。在位置关系的描述中，当结构被描述为位于另一结构“上或上方”、“下或下方”、“旁边”时，该描述应该被解释为包括结构直接彼此接触的情况以及在其之间设置第三结构的情况。
根据本公开的实施方式的显示装置是显示元件形成在玻璃基板或柔性基板上的显示装置。显示装置的示例包括有机发光二极管(OLED)显示器、液晶显示器(LCD)和电泳显示器。作为示例使用OLED显示器来描述本公开的实施方式。OLED显示器包括使用有机材料形成在用作阳极的第一电极与用作阴极的第二电极之间的有机层。OLED显示器是自发射显示器，其被配置为通过将从第一电极接收的空穴与从第二电极接收的电子在有机层内复合来形成空穴-电子对(即，激子)并通过激子返回基态时所生成的能量来发射光。
图1是根据本公开的实施方式的OLED显示器的示意性框图。图2示意性地示出子像素的电路配置。图3详细示出子像素的电路配置。图4是示出显示面板的结构的横截面图。
如图1所示，根据本公开的实施方式的OLED显示器可包括图像处理单元110、定时控制器120、数据驱动器130、扫描驱动器140和显示面板150。
图像处理单元110输出从外部供应的数据信号DATA、数据使能信号DE等。除了数据使能信号DE之外，图像处理单元110可输出垂直同步信号、水平同步信号和时钟信号中的一个或更多个。为了说明方便，这些信号未示出。
定时控制器120从图像处理单元110接收数据信号DATA以及包括数据使能信号DE、垂直同步信号、水平同步信号、时钟信号等的驱动信号。定时控制器120基于驱动信号来输出用于控制扫描驱动器140的操作定时的选通定时控制信号GDC和用于控制数据驱动器130的操作定时的数据定时控制信号DDC。
数据驱动器130响应于从定时控制器120接收的数据定时控制信号DDC对从定时控制器120接收的数据信号DATA进行采样和锁存，并将锁存的数据信号DATA转换为伽马基准电压以输出伽马基准电压。数据驱动器130将数据信号DATA输出到数据线DL1至DLn。数据驱动器130可形成为集成电路(IC)。
扫描驱动器140响应于从定时控制器120供应的选通定时控制信号GDC输出扫描信号。扫描驱动器140将扫描信号输出到选通线GL1至GLm。扫描驱动器140可形成为IC或按照面板中栅极(GIP)方式形成在显示面板150上。
显示面板150响应于分别从数据驱动器130和扫描驱动器140接收的数据信号DATA和扫描信号而显示图像。显示面板150包括被配置为显示图像的子像素SP。
子像素SP可包括红色子像素、绿色子像素和蓝色子像素，或者可包括白色子像素、红色子像素、绿色子像素和蓝色子像素。此外，根据发射特性，子像素SP中的一个或更多个可具有不同的发射区域。
如图2所示，各个子像素可包括开关晶体管SW、驱动晶体管DR、电容器Cst、补偿电路CC和有机发光二极管OLED。
开关晶体管SW响应于通过第一选通线GL1供应的扫描信号执行开关操作以使得通过第一数据线DL1供应的数据信号被存储在电容器Cst中作为数据电压。驱动晶体管DR根据存储在电容器Cst中的数据电压使得驱动电流能够在电源线(或称为“高电位电源线”)EVDD与阴极电源线(或称为“低电位电源线”)EVSS之间流动。有机发光二极管OLED利用由驱动晶体管DR提供的驱动电流发射光。
补偿电路CC被添加到子像素并补偿包括驱动晶体管DR的阈值电压等的特性。补偿电路CC包括一个或更多个晶体管。根据外部补偿方法，补偿电路CC的配置可根据各种实施方式而不同地改变，并在下面参照图3来描述。
如图3所示，补偿电路CC可包括感测晶体管ST和感测线(或称为“基准线”)VREF。感测晶体管ST连接在感测线VREF与电联接到驱动晶体管DR的源极和有机发光二极管OLED的阳极的节点(以下称为“感测节点”)之间。感测晶体管ST可将通过感测线VREF发送的感测电压(或称为“初始化电压”)供应给驱动晶体管DR的感测节点，或者可感测驱动晶体管DR的感测节点的电压或电流或者感测线VREF的电压或电流。
开关晶体管SW的第一电极连接到第一数据线DL1，并且开关晶体管SW的第二电极连接到驱动晶体管DR的栅极。驱动晶体管DR的第一电极连接到电源线EVDD，并且驱动晶体管DR的第二电极连接到有机发光二极管OLED的阳极。电容器Cst的第一电极连接到驱动晶体管DR的栅极，并且电容器Cst的第二电极连接到有机发光二极管OLED的阳极。有机发光二极管OLED的阳极连接到驱动晶体管DR的第二电极，并且有机发光二极管OLED的阴极连接到电源线EVSS。感测晶体管ST的第一电极连接到感测线VREF，并且感测晶体管ST的第二电极连接到感测节点(即，有机发光二极管OLED的阳极和驱动晶体管DR的第二电极)。
根据外部补偿算法(或者根据补偿电路的配置)，感测晶体管ST的操作时间可与开关晶体管SW的操作时间相似(或相同)或者不同。例如，开关晶体管SW的栅极可连接到第一选通线GL1，并且感测晶体管ST的栅极可连接到第二选通线GL2。在这种情况下，扫描信号(Scan)可被发送到第一选通线GL1，并且感测信号(Sense)可被发送到第二选通线GL2。作为另一示例，开关晶体管SW的栅极和感测晶体管ST的栅极可共享第一选通线GL1或第二选通线GL2，因此开关晶体管SW的栅极和感测晶体管ST的栅极可连接。
感测线VREF可连接到数据驱动器(例如，图1所示的数据驱动器130)。在这种情况下，数据驱动器可在实时图像的非显示周期或N帧周期期间感测子像素的感测节点并且可生成感测的结果，其中N是等于或大于1的整数。开关晶体管SW和感测晶体管ST可同时导通。在这种情况下，使用感测线VREF的感测操作和输出数据信号的数据输出操作根据数据驱动器的时分驱动方法彼此分离(或区分)。
另外，根据感测结果的补偿目标可以是数字数据信号、模拟数据信号、伽马信号等。用于基于感测结果生成补偿信号(或补偿电压)的补偿电路可在数据驱动器内实现、在定时控制器内实现、或者作为单独的电路实现。
遮光层LS可仅被设置在驱动晶体管DR的沟道区域下方。另选地，遮光层LS可被设置在驱动晶体管DR的沟道区域下方和开关晶体管SW和感测晶体管ST的沟道区域下方。遮光层LS可简单地用于遮蔽外部光。另外，遮光层LS可连接到另一电极或另一条线并用作构成电容器等的电极。因此，遮光层LS可被设置为由金属形成的多层元件(例如，不同金属的多层)，以具有遮光特性。
图3作为示例示出具有3T(晶体管)1C(电容器)配置的子像素，其包括开关晶体管SW、驱动晶体管DR、电容器Cst、有机发光二极管OLED和感测晶体管ST。然而，当补偿电路CC被添加到子像素时，子像素可具有诸如3T2C、4T2C、5T1C和6T2C的各种配置。
如图4所示，子像素形成在基板(或称为“薄膜晶体管基板”)SUB1的显示区域AA上，并且各个子像素可具有图3所示的电路结构。显示区域AA上的子像素由保护膜(或称为“保护基板”)SUB2密封。在图4中，标号“NA”表示显示面板150的非显示区域。基板SUB1可由诸如玻璃的刚性或半刚性材料形成，或者可由柔性材料形成。
子像素被布置在第一基板SUB1的表面上，并且可根据第一基板SUB1的取向按照红色(R)、白色(W)、蓝色(B)和绿色(G)子像素的顺序水平地或垂直地布置在显示区域AA上。红色(R)、白色(W)、蓝色(B)和绿色(G)子像素一起形成一个像素P。然而，实施方式不限于此。例如，子像素的布置顺序可根据发光材料、发射区域、补偿电路的配置(或结构)等不同地改变。此外，红色(R)、蓝色(B)和绿色(G)子像素可形成一个像素P。
图5示意性地示出根据本公开的实施方式的子像素的平面布局。图6详细示出根据本公开的实施方式的图5的电路区域。图7是沿着图6的线I-I’截取的横截面图。
如图4和图5所示，各自具有发射区域EMA和电路区域DRA的第一子像素SPn1至第四子像素SPn4形成在第一基板SUB1的显示区域AA上。有机发光二极管(或发光元件)形成在发射区域EMA中，并且用于驱动有机发光二极管的包括开关晶体管、感测晶体管、驱动晶体管等的电路形成在电路区域DRA中。在第一子像素SPn1至第四子像素SPn4中，发射区域EMA中的有机发光二极管根据电路区域DRA中的开关晶体管和驱动晶体管的操作来发射光。线区域WA被设置在与第一子像素SPn1至第四子像素SPn4中的每一个的侧面相邻的区域中。即，线区域WA可以是包括各个子像素之间的所有区域的复合区域。电源线EVDD、感测线VREF和第一数据线DL1至第四数据线DL4被设置在线区域WA中。第一选通线GL1和第二选通线GL2横跨第一子像素SPn1至第四子像素SPn4设置。
诸如电源线EVDD、感测线VREF和第一数据线DL1至第四数据线DL4的信号线以及构成薄膜晶体管的电极位于不同的层上，但通过接触孔(或过孔)彼此电连接。感测线VREF通过感测连接线VREFC连接到第一子像素SPn1至第四子像素SPn4中的每一个的感测晶体管(未示出)。电源线EVDD通过第一电源连接线EVDDC连接到第一子像素SPn1至第四子像素SPn4中的每一个的驱动晶体管(未示出)。第一选通线GL1和第二选通线GL2连接到第一子像素SPn1至第四子像素SPn4中的每一个的感测晶体管和驱动晶体管。
参照图6，作为示例描述第一子像素SPn1的结构。
参照图5和图6，第一子像素SPn1由第一选通线GL1和第二选通线GL2与第一数据线DL1的交叉点限定。第一子像素SPn1包括驱动晶体管DR、感测晶体管ST、开关晶体管SW、电容器Cst和有机发光二极管OLED。
有机发光二极管OLED的第一电极ANO被设置在发射区域EMA中，并且驱动晶体管DR、电容器Cst、感测晶体管ST和开关晶体管SW被设置在电路区域DRA中。感测晶体管ST连接到从图5所示的感测线VREF连接的感测连接线VREFC。
参照图7，下面描述感测晶体管ST、驱动晶体管DR和电容器Cst的横截面结构。
感测晶体管ST、电容器Cst和驱动晶体管DR被设置在基板SUB1上。遮光层LS被设置在基板SUB1上并与电容器Cst和驱动晶体管DR的沟道交叠。缓冲层BUF被设置在包括遮光层LS的基板SUB1的前表面上。
包括第一半导体层SACT、第二选通线GL2、第一源极SSD1和第一漏极SSD2的感测晶体管ST被设置在缓冲层BUF的一部分上。栅极绝缘层GI被设置在第一半导体层SACT与第二选通线GL2之间并将它们绝缘。层间介电层ILD被设置在第二选通线GL2上，并且第一源极SSD1和第一漏极SSD2被设置在层间介电层ILD上。层间介电层ILD包括暴露第一半导体层SACT的一部分的接触孔CH。第一源极SSD1和第一漏极SSD2通过接触孔CH与第一半导体层SACT接触并连接。
第二半导体层DACT、第一栅极DGAT、第二源极DSD1和第二漏极DSD2被设置在缓冲层BUF的另一部分上以构成驱动晶体管DR。栅极绝缘层GI被设置在第二半导体层DACT与第一栅极DGAT之间并将它们绝缘。层间介电层ILD被设置在第一栅极DGAT上，并且第二源极DSD1和第二漏极DSD2被设置在层间介电层ILD上。层间介电层ILD包括暴露第二半导体层DACT的一部分的接触孔CH。
电容器Cst被设置在感测晶体管ST与驱动晶体管DR之间。当缓冲层BUF被设置在遮光层LS与中间电极CACT之间时，电容器Cst形成电容。此外，当层间介电层ILD被设置在中间电极CACT与驱动晶体管DR的第二源极DSD1之间时，电容器Cst形成电容。因此，电容器Cst用作双电容器。
钝化层PAS被设置在感测晶体管ST、驱动晶体管DR和电容器Cst上，并且覆盖层OC被设置在钝化层PAS上以使感测晶体管ST、驱动晶体管DR和电容器Cst平坦化。钝化孔PASH被设置在覆盖层OC和钝化层PAS中以暴露驱动晶体管DR的第二源极DSD1。第一电极PXL被设置在覆盖层OC上并通过钝化孔PASH连接到第二源极DSD1。用于限定像素的堤层BNK被设置在第一电极PXL上。尽管未示出，发射光的发射层和第二电极被设置在堤层BNK上。因此，提供包括第一电极PXL、发射层和第二电极的有机发光二极管。
具有图7的上述结构的显示装置需要总共十一个掩模以用于遮光层、半导体层、栅极、接触孔、源极和漏极、钝化孔(使用两个掩模)、第一电极、堤层、发射层和第二电极。
以下，描述能够减少用于制造显示装置的掩模的数量的实施方式。
<第一实施方式>
图8示出根据本公开的第一实施方式的显示装置的子像素的平面结构。图9是沿着图8的线II-II’截取的横截面图。
参照图5和图8，第一子像素SPn1由第一选通线GL1和第二选通线GL2与第一数据线DL1的交叉点限定。第一子像素SPn1包括驱动晶体管DR、感测晶体管ST、开关晶体管SW、电容器Cst和有机发光二极管OLED。
有机发光二极管OLED的第一电极ANO被设置在第一子像素SPn1的发射区域EMA中，并且驱动晶体管DR、电容器Cst、感测晶体管ST和开关晶体管SW被设置在第一子像素SPn1的电路区域DRA中。例如，感测晶体管ST包括用作栅极的第二选通线GL2、第一源极SSD1、第一漏极SSD2和第一半导体层SACT。感测晶体管ST的第一漏极SSD2与从感测线VREF(参见图5)连接的感测连接线VREFC一起形成为一体。
在图8所示的第一子像素SPn1中，布置在水平方向上的线(例如，第一选通线GL1和第二选通线GL2、感测连接线VREFC和电源连接线EVDDC)可由栅极材料形成。此外，布置在垂直方向上的线(例如，第一数据线DL1和电源线EVDD)可由遮光材料形成。
参照图9，下面描述感测晶体管ST、驱动晶体管DR和电容器Cst的横截面结构。
感测晶体管ST、电容器Cst和驱动晶体管DR被设置在基板SUB1上。遮光层LS被设置在基板SUB1上并与电容器Cst和驱动晶体管DR的沟道交叠。缓冲层BUF被设置在包括遮光层LS的基板SUB1的前表面上。
第一半导体层SACT、第二选通线GL2、第一源极SSD1和第一漏极SSD2被设置在缓冲层BUF的一部分上以构成感测晶体管ST。栅极绝缘层GI被设置在第一半导体层SACT与第二选通线GL2之间并将它们绝缘。栅极绝缘层GI包括暴露第一半导体层SACT的一部分的接触孔CH。第一源极SSD1和第一漏极SSD2通过接触孔CH与第一半导体层SACT接触并连接。第二选通线GL2、第一源极SSD1和第一漏极SSD2由相同的材料形成。即，在形成第二选通线GL2的同时，使用第二选通线GL2的形成材料来形成第一源极SSD1和第一漏极SSD2。
第二半导体层DACT、第一栅极DGAT、第二源极DSD1和第二漏极DSD2被设置在缓冲层BUF的另一部分上以构成驱动晶体管DR。栅极绝缘层GI被设置在第二半导体层DACT与第一栅极DGAT之间并将它们绝缘。栅极绝缘层GI包括暴露第二半导体层DACT的一部分的接触孔CH。第二源极DSD1和第二漏极DSD2通过接触孔CH与第二半导体层DACT接触并连接。此外，第二源极DSD1和第二漏极DSD2直接接触栅极绝缘层GI的侧表面和上表面。第一栅极DGAT、第二源极DSD1和第二漏极DSD2按照与感测晶体管ST相同的方式由相同的材料形成。
电容器Cst被设置在感测晶体管ST与驱动晶体管DR之间。当缓冲层BUF被设置在遮光层LS与开关晶体管(未示出)的第三半导体层SWACT之间时，电容器Cst形成电容。此外，当钝化层PAS被设置在开关晶体管的第三半导体层SWACT与有机发光二极管的第一电极PXL之间时，电容器Cst形成电容。因此，电容器Cst用作双电容器。
钝化层PAS被设置在感测晶体管ST、驱动晶体管DR和电容器Cst上。钝化层PAS覆盖第二选通线GL2、第一源极SSD1和第一漏极SSD2并接触第二半导体层DACT。栅极绝缘层GI的接触孔CH未填充有第二源极DSD1和第二漏极DSD2并且具有空区域。因此，第二半导体层DACT通过接触孔CH暴露。因此，钝化层PAS接触第二半导体层DACT。覆盖层OC被设置在钝化层PAS上以使感测晶体管ST、驱动晶体管DR和电容器Cst平坦化。钝化孔PASH被设置在覆盖层OC和钝化层PAS中以暴露驱动晶体管DR的第二源极DSD1。第一电极PXL被设置在覆盖层OC上并通过钝化孔PASH连接到第二源极DSD1。用于限定像素的堤层BNK被设置在第一电极PXL上。尽管未示出，第二电极和发射光的发射层被设置在堤层BNK上。因此，提供包括第一电极PXL、发射层和第二电极的有机发光二极管。
下面参照图10A至图10E描述根据本公开的实施方式的子像素的制造方法。图10A至图10E是示出根据本公开的第一实施方式的显示装置的子像素的制造方法中的各个工艺的横截面图。更具体地讲，图10A至图10E示出不同于图9的横截面结构，以示出驱动晶体管、电容器、焊盘和有机发光二极管。
参照图10A，使用第一掩模在基板SUB1上形成遮光层LS和第一数据线DL1。遮光层LS阻挡外部光输入，因此可防止在薄膜晶体管中生成光电流。遮光层LS和第一数据线DL1由相同的材料形成。
如图10B所示，在形成有遮光层LS的基板SUB1的前表面上形成缓冲层BUF。缓冲层BUF保护在后续工艺中形成的薄膜晶体管免受杂质(例如，从基板SUB1排放的碱离子)影响。缓冲层BUF可由氧化硅(SiOx)层、氮化硅(SiNx)层或其多层形成。随后，使用第二掩模在缓冲层BUF上形成第二半导体层DACT和第三半导体层SWACT。第二半导体层DACT和第三半导体层SWACT可由氧化物半导体形成。
参照图10C，在基板SUB1的前表面上沉积栅极绝缘层GI。使用半色调掩模作为第三掩模形成暴露第二半导体层DACT的接触孔CH和暴露遮光层LS的过孔VIA。在形成接触孔CH的干法蚀刻工艺中，杂质由于等离子体而被掺杂在第二半导体层DACT上以形成欧姆接触。
如图10D所示，在形成有栅极绝缘层GI的基板SUB1上沉积栅极材料，然后使用第四掩模对其进行构图以形成第二栅极DGAT、第二源极DSD1、第二漏极DSD2和数据焊盘DPAD。栅极材料可由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其组合中的一种形成。此外，栅极材料可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其组合中的一种形成的多层。例如，栅极材料可形成为Mo/Al-Nd或Mo/Al的双层。
第二源极DSD1和第二漏极DSD2通过栅极绝缘层GI的接触孔CH接触第二半导体层DACT，并且第二源极DSD1通过过孔VIA接触遮光层LS。
接下来，使用第二栅极DGAT作为掩模来对栅极绝缘层GI进行干法蚀刻以使得第二栅极DGAT下方的栅极绝缘层GI的尺寸与第二栅极DGAT的尺寸相同。因此，在第二半导体层DACT中形成与第二栅极DGAT对应的沟道CHA，并且暴露第二半导体层DACT的接触孔CH的面积增加。结果，在基板SUB1上形成驱动晶体管DR和数据焊盘DPAD。
参照图10E，在形成有驱动晶体管DR和数据焊盘DPAD的基板SUB1上沉积钝化层PAS，并且使用第五掩模在钝化层PAS中形成钝化孔PASH。钝化层PAS通过接触孔CH接触第二半导体层DACT。形成滤色器CF，然后形成覆盖层OC。覆盖层OC可以是用于减小下方结构的高度差(或台阶覆盖)的平坦化层，并且可由诸如聚酰亚胺、基于苯并环丁烯的树脂和丙烯酸酯的有机材料形成。使用第六掩模在覆盖层OC的一部分中形成暴露第二源极DSD1的钝化孔PASH。
使用第七掩模在覆盖层OC上形成第一电极PXL。第一电极PXL通过钝化孔PASH连接到驱动晶体管DR的第二源极DSD1。此外，第一电极PXL的一部分和开关晶体管的第三半导体层SWACT用作电容器Cst。在第一电极PXL上形成堤层BNK，并且使用第八掩模形成子像素的开口(未示出)。尽管未示出，使用第九掩模在堤层BNK上形成发射层，并且使用第十掩模形成第二电极。
如上所述，根据本公开的第一实施方式的显示装置使用总共十个掩模来制造。因此，与图7所示的显示装置相比，本公开的实施方式可将掩模的数量减少一个。
根据本公开的第一实施方式的显示装置的薄膜晶体管各自具有预定尺寸。下面作为示例描述图9所示的子像素的感测晶体管。图11是根据本公开的实施方式的感测晶体管的平面图。
参照图11，感测晶体管ST包括：第一半导体层SACT；栅极绝缘层GI，其设置在第一半导体层SACT上并且包括暴露第一半导体层SACT的一部分的接触孔CH；第二选通线GL2，其设置在栅极绝缘层GI上；以及第一源极SSD1和第一漏极SSD2，它们设置在栅极绝缘层GI上并通过接触孔CH接触第一半导体层SACT。
如图11所示，各个接触孔CH的长度可为约10μm，以使得第一源极SSD1和第一漏极SSD2各自接触接触孔CH。根据接触孔CH与第二选通线GL2之间的构图裕度，各个接触孔CH可与第二选通线GL2间隔开约3.5μm。第二选通线GL2的宽度可为约6.5μm。因此，感测晶体管ST的总长度可为约40.5μm。
以下，描述能够减小薄膜晶体管的长度(即，尺寸)的根据本公开的第二实施方式的显示装置。
<第二实施方式>
图12是根据本公开的第二实施方式的子像素的平面图。图13是沿着图12的线III-III’截取的横截面图。图14是根据本公开的第二实施方式的感测晶体管的平面图。
参照图12，第一子像素SPn1由第一选通线GL1和第二选通线GL2与第一数据线DL1的交叉点限定。第一子像素SPn1包括驱动晶体管DR、感测晶体管ST、开关晶体管SW、电容器Cst和有机发光二极管OLED。
有机发光二极管OLED的第一电极ANO被设置在第一子像素SPn1的发射区域EMA中，并且驱动晶体管DR、电容器Cst、感测晶体管ST和开关晶体管SW被设置在第一子像素SPn1的电路区域DRA中。例如，感测晶体管ST包括用作栅极的第二选通线GL2、第一源极SSD1、第一漏极SSD2和第一半导体层SACT。感测晶体管ST的第一漏极SSD2与从感测线VREF(参见图5)连接的感测连接线VREFC一起形成为一体。
在图12所示的第一子像素SPn1中，布置在水平方向上的线(例如，第一选通线GL1和第二选通线GL2、感测连接线VREFC和电源连接线EVDDC)可由栅极材料形成。此外，布置在垂直方向上的线(例如，第一数据线DL1和电源线EVDD)可由遮光材料形成。
参照图13，下面描述感测晶体管ST、驱动晶体管DR和电容器Cst的横截面结构。
感测晶体管ST、电容器Cst和驱动晶体管DR被设置在基板SUB1上。遮光层LS被设置在基板SUB1上并与电容器Cst和驱动晶体管DR的沟道交叠。缓冲层BUF被设置在包括遮光层LS的基板SUB1的前表面上。
包括第一半导体层SACT、第二选通线GL2、第一源极SSD1和第一漏极SSD2的感测晶体管ST被设置在缓冲层BUF的一部分上。
在本公开的实施方式中，栅极绝缘图案GP被设置在第一半导体层SACT与第二选通线GL2之间并将它们绝缘。栅极绝缘图案GP被形成为大于与第一半导体层SACT相邻的第二选通线GL2，从而确保第二选通线GL2的绝缘裕度。更具体地讲，栅极绝缘图案GP仅被设置在感测晶体管ST的第一半导体层SACT与第二选通线GL2之间，而不设置在感测晶体管ST的剩余区域中。因此，第一源极SSD1和第一漏极SSD2分别与第一半导体层SACT的两侧直接接触并连接。即，在第一源极SSD1与第一半导体层SACT之间以及第一漏极SSD2与第一半导体层SACT之间没有设置类似于栅极绝缘层的结构。
第二选通线GL2、第一源极SSD1和第一漏极SSD2可由相同的材料形成。即，在形成第二选通线GL2的同时，使用第二选通线GL2的形成材料形成第一源极SSD1和第一漏极SSD2。
包括第二半导体层DACT、第一栅极DGAT、第二源极DSD1和第二漏极DSD2的驱动晶体管DR被设置在缓冲层BUF的另一部分上。
按照与感测晶体管ST相同的方式，栅极绝缘图案GP被设置在驱动晶体管DR的第二半导体层DACT与第一栅极DGAT之间。更具体地讲，栅极绝缘图案GP仅被设置在驱动晶体管DR的第二半导体层DACT与第一栅极DGAT之间，而未设置在驱动晶体管DR的剩余区域中。因此，第二源极DSD1和第二漏极DSD2分别与第二半导体层DACT的两侧直接接触并连接。即，在第二源极DSD1与第二半导体层DACT之间以及第二漏极DSD2与第二半导体层DACT之间没有设置类似于栅极绝缘层的结构。此外，按照与感测晶体管ST相同的方式，第一栅极DGAT、第二源极DSD1和第二漏极DSD2可由相同的材料形成。
电容器Cst被设置在感测晶体管ST与驱动晶体管DR之间。当缓冲层BUF被设置在遮光层LS与开关晶体管(未示出)的第三半导体层SWACT之间时，电容器Cst形成电容。此外，当钝化层PAS被设置在开关晶体管的第三半导体层SWACT与有机发光二极管的第一电极PXL之间时，电容器Cst形成电容。因此，电容器Cst用作双电容器。
钝化层PAS被设置在感测晶体管ST、驱动晶体管DR和电容器Cst上，并且覆盖层OC被设置在钝化层PAS上以使感测晶体管ST、驱动晶体管DR和电容器Cst平坦化。钝化孔PASH被设置在覆盖层OC和钝化层PAS中以暴露驱动晶体管DR的第二源极DSD1。第一电极PXL被设置在覆盖层OC上并通过钝化孔PASH连接到第二源极DSD1。用于限定像素的堤层BNK被设置在第一电极PXL上。尽管未示出，第二电极和发射光的发射层被设置在堤层BNK上。因此，提供包括第一电极PXL、发射层和第二电极的有机发光二极管。
用作感测晶体管、驱动晶体管和开关晶体管的薄膜晶体管各自具有预定尺寸。下面作为示例描述感测晶体管。图14是根据本公开的第二实施方式的感测晶体管的平面图。
参照图14，感测晶体管ST包括：第一半导体层SACT；栅极绝缘图案GP，其设置在第一半导体层SACT上并与第二选通线GL2交叠；第二选通线GL2，其设置在栅极绝缘图案GP上；以及第一源极SSD1和第一漏极SSD2，其分别直接接触第一半导体层SACT的两侧。
第一源极SSD1与第一半导体层SACT之间的交叠区域以及第一漏极SSD2与第一半导体层SACT之间的交叠区域各自完全接触第一半导体层SACT。第一源极SSD1和第一漏极SSD2的配置可执行是因为在第一源极SSD1与第一半导体层SACT之间以及第一漏极SSD2与第一半导体层SACT之间没有设置类似于栅极绝缘层的结构。因此，第一源极SSD1与第一半导体层SACT之间的接触面积以及第一漏极SSD2与第一半导体层SACT之间的接触面积可大大增加。接触面积的增加可使得确保接触电阻并改进薄膜晶体管的特性。另外，由于第一源极SSD1和第一漏极SSD2与栅极绝缘图案GP间隔开，所以可确保第一源极SSD1或第一漏极SSD2与第一半导体层SACT之间的接触面积。
如图14所示，第二选通线GL2的宽度可为约6.5μm。栅极绝缘图案GP从第二选通线GL2的至少一侧延伸约4μm并且被形成为大于第二选通线GL2，以便确保用于将第二选通线GL2与第一半导体层SACT绝缘的裕度。此外，第一源极SSD1和第一漏极SSD2中的每一个与栅极绝缘图案GP的一侧间隔开约4μm，以便直接接触第一半导体层SACT。因此，感测晶体管ST的长度可为约31.5μm。
与图11所示的本公开的第一实施方式相比，本公开的第二实施方式中的薄膜晶体管的长度可从约40.5μm至约31.5μm减小约22％。此外，本公开的第二实施方式中的半导体层与源极或漏极之间通过接触孔的接触面积可从(4.5μm×5.5μm)至(4.5μm×11.5μm)增加约109％。
图15是图8所示的区域AA的放大图。图16是沿着图15的线IV-IV’截取的横截面图。图17是图12所示的区域BB的放大图。图18是沿着图17的线V-V’截取的横截面图。图19示出图12所示的区域BB的另一结构。图20是沿着图19的线VI-VI’截取的横截面图。
参照图15和图16，由遮光材料形成的第一数据线DL1被设置在基板SUB1上，并且缓冲层BUF被设置在第一数据线DL1上。开关晶体管的第三半导体层SWACT被设置在缓冲层BUF上，并且栅极绝缘层GI被设置在第三半导体层SWACT和缓冲层BUF上。栅极图案GAP被设置在栅极绝缘层GI上。栅极图案GAP的一侧通过缓冲层BUF和栅极绝缘层GI的通孔VIAA接触第一数据线DL1，并且栅极图案GAP的另一侧接触第三半导体层SWACT。
钝化层PAS、覆盖层OC和堤层BNK被依次设置在栅极图案GAP上。然而，在图15和图16所示的结构中，由于栅极图案GAP与第三半导体层SWACT之间的接触面积非常小，所以接触电阻增加，从而产生接触故障。
本公开的第二实施方式可改进栅极图案GAP与第三半导体层SWACT之间的接触面积。
更具体地讲，参照图17和图18，由遮光材料形成的第一数据线DL1被设置在基板SUB1上，并且缓冲层BUF被设置在第一数据线DL1上。开关晶体管的第三半导体层SWACT被设置在缓冲层BUF上，并且栅极图案GAP被设置在第三半导体层SWACT和缓冲层BUF上。栅极图案GAP的一侧通过缓冲层BUF的通孔VIAA接触第一数据线DL1，并且栅极图案GAP的另一侧通过缓冲层BUF的通孔VIAA接触第三半导体层SWACT。
在本公开的第二实施方式中，栅极绝缘图案仅被设置在驱动晶体管、开关晶体管和感测晶体管的栅极与半导体层之间，并且在除了栅极绝缘图案的形成区域之外的所有区域中去除类似于栅极绝缘层的结构。因此，由于即使在栅极图案GAP与第一数据线DL1之间的接触区域中也去除类似于栅极绝缘层的结构，所以栅极图案GAP与第三半导体层SWACT之间的接触面积可增加。
作为另一示例，参照图19和图20，通过进一步增加第三半导体层SWACT的长度，栅极图案GAP与第三半导体层SWACT之间的接触面积可进一步增加。
下面参照图21A至图21G描述根据本公开的实施方式的子像素的制造方法。图21A至图21G是示出根据本公开的实施方式的显示装置的子像素的制造方法中的各个工艺的横截面图。更具体地讲，图21A至图21G示出不同于图13的横截面结构，以示出驱动晶体管、电容器、焊盘和有机发光二极管。
参照图21A，使用第一掩模在基板SUB1上形成遮光层LS和第一数据线DL1。遮光层LS阻挡外部光输入，因此可防止在薄膜晶体管中生成光电流。遮光层LS和第一数据线DL1由相同的材料形成。
如图21B所示，在形成有遮光层LS的基板SUB1的前表面上形成缓冲层BUF。缓冲层BUF保护在后续工艺中形成的薄膜晶体管免受杂质(例如，从基板SUB1排放的碱离子)影响。缓冲层BUF可由氧化硅(SiOx)层、氮化硅(SiNx)层或其多层形成。随后，使用第二掩模在缓冲层BUF上形成第二半导体层DACT和第三半导体层SWACT。第二半导体层DACT和第三半导体层SWACT可由氧化物半导体形成。
参照图21C，在基板SUB1的前表面上沉积栅极绝缘层GI。使用半色调掩模作为第三掩模形成光刻胶PR。使用光刻胶PR形成暴露遮光层LS的过孔VIA。
参照图21D，对光刻胶PR执行灰化工艺以仅在与第二半导体层DACT的沟道对应的区域中保留光刻胶PR，而去除对应区域中保留的光刻胶PR之外的光刻胶PR。除了作为示例描述的感测晶体管之外，对其它晶体管同样执行灰化工艺，以便从基板SUB1的整个表面去除光刻胶PR。
参照图21E，栅极绝缘层GI使用剩余光刻胶PR仅保留在与第二半导体层DACT的沟道对应的区域中，其它栅极绝缘层GI被去除。因此，形成栅极绝缘图案GP。随后，完全去除剩余光刻胶PR。
如图21F所示，在形成有栅极绝缘图案GP的基板SUB1上沉积栅极材料，然后使用第四掩模对其进行构图以形成第二栅极DGAT、第二源极DSD1、第二漏极DSD2和数据焊盘DPAD。栅极材料可由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其组合中的一种形成。此外，栅极材料可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其组合中的一种形成的多层。例如，栅极材料可形成为Mo/Al-Nd或Mo/Al的双层。
第二源极DSD1和第二漏极DSD2中的每一个直接接触第二半导体层DACT，并且第二源极DSD1通过过孔VIA接触遮光层LS。
接下来，使用第二栅极DGAT作为掩模来对栅极绝缘图案GP进行干法蚀刻以使得第二栅极DGAT下方的栅极绝缘图案GP的尺寸与第二栅极DGAT的尺寸相同。因此，在第二半导体层DACT中形成与第二栅极DGAT对应的沟道CHA。结果，在基板SUB1上形成驱动晶体管DR和数据焊盘DPAD。
参照图21G，在形成有驱动晶体管DR和数据焊盘DPAD的基板SUB1上沉积钝化层PAS，并且使用第五掩模在钝化层PAS中形成钝化孔PASH。形成滤色器CF，然后形成覆盖层OC。使用第六掩模在覆盖层OC的一部分中形成暴露第二源极DSD1的钝化孔PASH。
使用第七掩模在覆盖层OC上形成第一电极PXL。第一电极PXL通过钝化孔PASH连接到驱动晶体管DR的第二源极DSD1。此外，第一电极PXL的一部分和开关晶体管的第三半导体层SWACT用作电容器Cst。在第一电极PXL上形成堤层BNK，并且使用第八掩模形成子像素的开口(未示出)。尽管未示出，使用第九掩模在堤层BNK上形成发射层，并且使用第十掩模形成第二电极。
根据本公开的第二实施方式的显示装置如上所述使用总共十个掩模来制造。因此，与图7所示的显示装置相比，本公开的实施方式可将掩模的数量减少一个。
如上所述，通过使用一个掩模来形成栅极、源极和漏极，本公开的实施方式可减少掩模的数量并改进显示装置的生产率。
此外，通过仅在栅极与半导体层之间形成栅极绝缘图案，本公开的实施方式可增加半导体层与源极之间的接触面积以及半导体层与漏极之间的接触面积。因此，本公开的实施方式可减小半导体层与源极之间的接触电阻以及半导体层与漏极之间的接触电阻并改进薄膜晶体管的特性。
此外，本公开的实施方式可去除接触孔，因为栅极绝缘图案仅形成在栅极与半导体层之间，从而将薄膜晶体管的尺寸减小所去除的接触孔的尺寸。因此，本公开的实施方式可通过薄膜晶体管的尺寸的减小来增加子像素的孔径比。
尽管已参照多个例示性实施方式描述了实施方式，应该理解，本领域技术人员可以设计出将落入本公开的原理的范围内的许多其它修改方式和实施方式。更具体地讲，在本公开、附图和所附权利要求书的范围内，可在组成部件和/或主题组合布置方式方面进行各种变化和修改。除了在组成部件和/或布置方式方面的变化和修改以外，对于本领域技术人员而言替代使用也将是显而易见的。

Claims (20)

1.一种显示装置，该显示装置包括：
基板；
设置在所述基板上的缓冲层；
设置在所述缓冲层上的第一薄膜晶体管的第一半导体层；
设置在所述第一半导体层的沟道区域上的栅极绝缘层；
设置在所述第一半导体层的所述沟道区域上方的所述栅极绝缘层上的第一栅极；
与所述第一半导体层的源极区域直接接触的第一源极；
与所述第一半导体层的漏极区域直接接触的第一漏极；
设置在所述第一栅极、所述第一源极和所述第一漏极上的钝化层，其中，所述钝化层在所述第一源极与所述第一栅极之间的区域中与第一半导体层直接接触，并且其中，所述钝化层在所述第一栅极与所述第一漏极之间的区域中与所述第一半导体层直接接触，
其中，所述第一栅极、所述第一源极和所述第一漏极包括相同的层和相同的材料。
2.根据权利要求1所述的显示装置，该显示装置还包括：
设置在所述缓冲层上的第二薄膜晶体管的第二半导体层，其中，所述栅极绝缘层还被设置在所述第二半导体层的沟道区域上；
设置在所述第二半导体层的所述沟道区域上方的所述栅极绝缘层上的第二栅极；
与所述第二半导体层的源极区域直接接触的第二源极；
与所述第二半导体层的漏极区域直接接触的第二漏极，
其中，所述钝化层还被设置在所述第二栅极、所述第二源极和所述第二漏极上，其中，所述钝化层在所述第二源极与所述第二栅极之间的区域中与第二半导体层直接接触，并且其中，所述钝化层在所述第二栅极与所述第二漏极之间的区域中与所述第二半导体层直接接触，
其中，所述第二栅极、所述第二漏极和所述第二源极包括与所述第一栅极、所述第一源极和所述第一漏极相同的层和相同的材料。
3.根据权利要求1所述的显示装置，
其中，所述缓冲层与所述基板直接接触，
其中，第一半导体层与所述缓冲层直接接触，
其中，所述栅极绝缘层与所述第一半导体层直接接触，
其中，所述第一栅极与所述栅极绝缘层直接接触，并且
其中，所述钝化层与所述第一栅极、所述第一源极和所述第一漏极直接接触。
4.根据权利要求1所述的显示装置，
其中，所述栅极绝缘层还被设置在所述第一半导体层的所述源极区域上和所述第一半导体层的所述漏极区域上，
其中，所述第一源极被设置在所述第一半导体层的所述源极区域上方的所述栅极绝缘层上并经由穿过所述栅极绝缘层的第一沟道孔接触所述第一半导体层的所述源极区域，并且
其中，所述第一漏极被设置在所述第一半导体层的所述漏极区域上方的所述栅极绝缘层上并经由穿过所述栅极绝缘层的第二沟道孔接触所述第一半导体层的所述漏极区域。
5.根据权利要求1所述的显示装置，其中，所述栅极绝缘层仅在所述第一半导体层的所述沟道区域上被设置在所述第一半导体层上，而未被设置在所述第一半导体层的所述源极区域或所述漏极区域上。
6.根据权利要求5所述的显示装置，
其中，在所述第一漏极与所述第一半导体层的所述漏极区域的整个交叠区域中，所述第一漏极与所述第一半导体层的所述漏极区域直接接触，并且
其中，在所述第一源极与所述第一半导体层的所述源极区域的整个交叠区域中，所述第一源极与所述第一半导体层的所述源极区域直接接触。
7.根据权利要求1所述的显示装置，该显示装置还包括：
设置在所述基板上的遮光层，其中，所述缓冲层还被设置在所述遮光层上；
设置在所述遮光层上方的所述缓冲层上的第二半导体层，其中，所述钝化层还与所述遮光层上方的所述第二半导体层直接接触；以及
设置在所述遮光层上方的所述钝化层上的像素电极。
8.根据权利要求1所述的显示装置，该显示装置还包括：
设置在所述基板上的数据线，其中，所述缓冲层还被设置在所述数据线上；
设置在所述缓冲层上的第二半导体层；以及
设置在所述缓冲层上方并与所述第二半导体层直接接触的栅极图案，所述栅极图案经由穿过所述缓冲层的孔与所述数据线直接接触。
9.根据权利要求8所述的显示装置，
其中，所述栅极绝缘层还被设置在所述第二半导体层和所述缓冲层上，
其中，所述栅极图案被设置在所述栅极绝缘层上，并且
其中，穿过所述缓冲层的所述孔还穿过所述栅极绝缘层。
10.根据权利要求8所述的显示装置，
其中，在所述栅极图案与所述第二半导体层的整个交叠区域中，所述栅极图案与所述第二半导体层和所述缓冲层直接接触。
11.根据权利要求8所述的显示装置，其中，所述第二半导体层被设置在所述缓冲层上并且不与所述数据线交叠。
12.根据权利要求8所述的显示装置，其中，所述第二半导体层被设置在所述缓冲层上并且与所述数据线至少部分地交叠。
13.根据权利要求1所述的显示装置，其中，所述显示装置包括有机发光二极管OLED装置。
14.一种用于制造显示装置的制造方法，该制造方法包括以下步骤：
在基板上形成缓冲层；
在所述缓冲层上形成第一薄膜晶体管的第一半导体层；
在所述第一半导体层的沟道区域上形成栅极绝缘层；
在所述第一半导体层的所述沟道区域上方的所述栅极绝缘层上形成第一栅极；
在形成所述第一栅极的同时，形成与所述第一半导体层的源极区域直接接触的第一源极，所述第一源极具有与所述第一栅极相同的材料；
在形成所述第一栅极和所述第一源极的同时，在所述第一半导体层的漏极区域上方形成第一漏极，所述第一漏极具有与所述第一栅极和所述第一源极相同的材料；以及
在所述第一栅极、所述第一源极和所述第一漏极上形成钝化层，该钝化层在所述第一源极与所述第一栅极之间的区域中与第一半导体层直接接触，并且在所述第一栅极与所述第一漏极之间的区域中与所述第一半导体层直接接触。
15.根据权利要求14所述的制造方法，该制造方法还包括以下步骤：
在所述基板上形成遮光层，其中，所述缓冲层还形成在所述遮光层上；
在所述遮光层上方的所述缓冲层上形成第二半导体层，其中，所述钝化层还形成为与所述遮光层上方的所述第二半导体层直接接触；以及
在所述遮光层上方的所述钝化层上形成像素电极。
16.根据权利要求14所述的制造方法，该制造方法还包括以下步骤：
在所述缓冲层上形成第二薄膜晶体管的第二半导体层，其中，形成所述栅极绝缘层的步骤包括在所述第二半导体层的沟道区域上形成所述栅极绝缘层；
在所述第二半导体层的所述沟道区域上方的所述栅极绝缘层上形成第二栅极；
在形成所述第二栅极的同时，形成与所述第二半导体层的源极区域直接接触的第二源极，所述第二源极包括与所述第二栅极相同的材料；
在形成所述第二栅极和所述第二源极的同时，形成与所述第二半导体层的漏极区域直接接触的第二漏极，所述第二漏极包括与所述第二栅极和所述第二源极相同的材料，
其中，形成所述钝化层的步骤包括在所述第二栅极、所述第二源极和所述第二漏极上形成所述钝化层，使得在所述第二源极与所述第二栅极之间的区域中所述钝化层与第二半导体层直接接触，并且使得在所述第二栅极与所述第二漏极之间的区域中所述钝化层与所述第二半导体层直接接触。
17.根据权利要求14所述的制造方法，该制造方法还包括以下步骤：
在所述基板上形成数据线，其中，形成所述缓冲层的步骤包括还在所述数据线上形成所述缓冲层；
在所述缓冲层上形成第二半导体层；
穿过所述数据线上方的所述缓冲层形成孔；以及
在所述缓冲层上方形成栅极图案，使得所述栅极图案与所述第二半导体层直接接触并且所述栅极图案经由穿过所述缓冲层的所述孔与所述数据线直接接触。
18.根据权利要求17所述的制造方法，
其中，形成所述栅极绝缘层的步骤包括在所述第二半导体层和所述缓冲层上形成所述栅极绝缘层，
其中，形成所述栅极图案的步骤包括在所述栅极绝缘层上形成所述栅极图案，并且
其中，穿过所述缓冲层形成所述孔的步骤包括穿过所述栅极绝缘层形成所述孔。
19.根据权利要求17所述的制造方法，
其中，形成所述栅极图案的步骤包括形成在所述栅极图案与所述第二半导体层的整个交叠区域中与所述第二半导体层和所述缓冲层直接接触的所述栅极图案。
20.根据权利要求17所述的制造方法，其中，形成所述第二半导体层的步骤包括在所述缓冲层上与所述数据线至少部分地交叠地形成所述第二半导体层。
CN201811181556.XA 2017-10-31 2018-10-11 显示装置及其制造方法 Active CN109728033B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170143311A KR102431929B1 (ko) 2017-10-31 2017-10-31 표시장치 및 그 제조방법
KR10-2017-0143311 2017-10-31

Publications (2)

Publication Number Publication Date
CN109728033A true CN109728033A (zh) 2019-05-07
CN109728033B CN109728033B (zh) 2023-06-13

Family

ID=66245661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811181556.XA Active CN109728033B (zh) 2017-10-31 2018-10-11 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US10461141B2 (zh)
KR (1) KR102431929B1 (zh)
CN (1) CN109728033B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530996A (zh) * 2019-09-19 2021-03-19 乐金显示有限公司 显示装置
WO2021169571A1 (zh) * 2020-02-27 2021-09-02 京东方科技集团股份有限公司 显示面板和电子装置
US20220208917A1 (en) * 2020-12-29 2022-06-30 Lg Display Co., Ltd. Electroluminescence Display Device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878488B (zh) * 2018-06-26 2020-12-04 上海天马有机发光显示技术有限公司 一种显示面板和显示装置及显示面板的制作方法
KR20200019309A (ko) * 2018-08-13 2020-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR20200040046A (ko) * 2018-10-08 2020-04-17 엘지디스플레이 주식회사 표시장치
KR20200047834A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102657529B1 (ko) * 2018-11-02 2024-04-12 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109917593B (zh) * 2019-02-22 2022-05-13 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN110265412A (zh) * 2019-06-27 2019-09-20 京东方科技集团股份有限公司 阵列基板、显示面板和阵列基板的制造方法
CN110459583B (zh) * 2019-08-28 2021-04-27 京东方科技集团股份有限公司 可拉伸显示面板及其制作方法
KR20210035357A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
CN112750861A (zh) * 2019-10-29 2021-05-04 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN112750859B (zh) * 2019-10-29 2022-07-29 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110783490A (zh) * 2019-11-13 2020-02-11 合肥京东方卓印科技有限公司 显示面板及其制备方法
US11984070B2 (en) 2019-12-13 2024-05-14 Beijing Boe Technology Development Co., Ltd. Display substrate and display device
KR20210097883A (ko) 2020-01-30 2021-08-10 삼성디스플레이 주식회사 디스플레이 장치
KR20210101346A (ko) 2020-02-07 2021-08-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210103017A (ko) 2020-02-12 2021-08-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220029075A (ko) * 2020-09-01 2022-03-08 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002195A1 (en) * 2005-06-30 2007-01-04 Lg Philips Lcd Co., Ltd. Thin film transistor liquid crystal display panel and method of fabricating the same
US20080067519A1 (en) * 2006-09-14 2008-03-20 Epson Imaging Devices Corporation Display device and method of manufacturing the same
US20150162363A1 (en) * 2013-12-05 2015-06-11 Samsung Display Co., Ltd. Display substrates, methods of manufacturing the same and display devices including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777264B2 (ja) * 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101056229B1 (ko) * 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002195A1 (en) * 2005-06-30 2007-01-04 Lg Philips Lcd Co., Ltd. Thin film transistor liquid crystal display panel and method of fabricating the same
US20080067519A1 (en) * 2006-09-14 2008-03-20 Epson Imaging Devices Corporation Display device and method of manufacturing the same
US20150162363A1 (en) * 2013-12-05 2015-06-11 Samsung Display Co., Ltd. Display substrates, methods of manufacturing the same and display devices including the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530996A (zh) * 2019-09-19 2021-03-19 乐金显示有限公司 显示装置
WO2021169571A1 (zh) * 2020-02-27 2021-09-02 京东方科技集团股份有限公司 显示面板和电子装置
US11985872B2 (en) 2020-02-27 2024-05-14 Hefei Boe Joint Technology Co., Ltd. Display panel and electronic device
US20220208917A1 (en) * 2020-12-29 2022-06-30 Lg Display Co., Ltd. Electroluminescence Display Device

Also Published As

Publication number Publication date
CN109728033B (zh) 2023-06-13
US10461141B2 (en) 2019-10-29
KR20190048390A (ko) 2019-05-09
US20190131369A1 (en) 2019-05-02
KR102431929B1 (ko) 2022-08-12

Similar Documents

Publication Publication Date Title
CN109728033A (zh) 显示装置及其制造方法
CN106298842B (zh) 有机发光显示装置及其制造方法
US11094768B2 (en) Electroluminescence display capable of improving an aperture ratio
CN106486526B (zh) 有机发光二极管显示器
CN105006480B (zh) 像素阵列、光电装置及电气设备
US20180151658A1 (en) Display Device
CN108122536A (zh) 显示装置
CN109427854A (zh) 电致发光显示器
CN108987437A (zh) 发光显示装置及其制造方法
US11882732B2 (en) Display device
KR102526611B1 (ko) 표시장치
KR102583621B1 (ko) 표시장치 및 그 제조방법
CN110429109A (zh) 有机发光显示装置及其制造方法
KR20180061573A (ko) 초고해상도 투명 평판 표시장치
US11193203B2 (en) Mask for display
CN111326673B (zh) 显示装置
KR102481789B1 (ko) 유기 발광 표시 장치
CN109273485A (zh) 电致发光显示器
CN109585493A (zh) 显示装置
CN115004376A (zh) 显示基板及显示装置
KR20110023996A (ko) 유기전계발광 표시장치
KR102612371B1 (ko) 표시장치
US11864424B2 (en) Pixel having capacitor overlapping with opening area and display device including the same
KR102638207B1 (ko) 표시장치
CN109728034B (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant