CN109727974B - 感光组件、其制备方法以及感光基板 - Google Patents
感光组件、其制备方法以及感光基板 Download PDFInfo
- Publication number
- CN109727974B CN109727974B CN201910003865.6A CN201910003865A CN109727974B CN 109727974 B CN109727974 B CN 109727974B CN 201910003865 A CN201910003865 A CN 201910003865A CN 109727974 B CN109727974 B CN 109727974B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- type layer
- intrinsic
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明提供一种感光组件、其制备方法以及感光基板,属于感光技术领域,其可解决现有的感光组件制备工艺复杂,本征层的入射光信号被其他功能层阻挡的问题。本发明的感光组件,包括设置于衬底上的薄膜晶体管以及光电二极管。所述薄膜晶体管包括栅极、第一电极、第二电极;所述光电二极管包括PIN结,以及与所述PIN结连接的第三电极和第四电极。所述PIN结的本征层比其P型层和N型层更靠近所述感光组件的光入射侧,所述第一电极和所述第三电极相互连接且同层设置。
Description
技术领域
本发明属于感光技术领域,具体涉及一种感光组件、其制备方法以及感光基板。
背景技术
光电二极管能够将不同强度的光线转化为不同大小的光电流,光电二极管一般和薄膜晶体管连接组成感光组件,薄膜晶体管用于控制光电二极管产生的光电流是否能输出。感光组件应用广泛,例如,光学传感、指纹识别、人机交互等。
相关技术中,参见图1,感光组件包括连接在一起的薄膜晶体管和PIN光电二极管(以下简称PIN二极管)。该感光组件由衬底01开始依次包括:衬底01、栅极6、栅极绝缘层5、有源层4、第一电极11、第一钝化层105、第二电极12、PIN结107、氧化铟锡导电层108、覆盖层08、树脂填充层110、第二钝化层111、顶层金属层112、阻挡层113。由于感光组件的多个功能层的层叠关系不够合理,造成了感光组件的功能层较多(例如,图1所示的感光组件的功能层有13层),且感光组件的整体厚度较厚。换而言之,造成了感光组件的制备工艺较为复杂,具体而言,感光组件在制备过程中,需要图形化的功能层较多。
进一步地,PIN二极管一般是垂直型PIN二极管,也即该PIN二极管从光入射侧依次包含第一半导体层、本征层、第二半导体层,这里的第一半导体层为N型层和P型层中的一者,第二半导体层为另一者。对于垂直型PIN二极管,其一,本征层的入射光信号被N型层或P型层阻挡、吸收了一部分;其二,为了实现PIN二极管和薄膜晶体管的连接结构,需在PIN二极管的PIN结上设置若干层功能层,例如,氧化铟锡(ITO)导电层108、顶层金属层112,这些功能层都会对本征层的入射光信号进行阻挡、吸收。
发明内容
本发明针对现有的感光组件的制备工艺复杂,本征层的入射光信号被阻挡的问题,提供一种薄膜晶体管和光电二极管的功能层的层叠关系合理,避免了本征层的入射光信号被阻挡的感光组件、其制备方法以及感光基板。
解决本发明技术问题所采用的技术方案是一种感光组件,包括:设置于衬底上的薄膜晶体管以及光电二极管;
所述薄膜晶体管包括栅极、第一电极、第二电极;
所述光电二极管包括PIN结,以及与所述PIN结连接的第三电极和第四电极;
所述PIN结的本征层比其P型层和N型层更靠近所述感光组件的光入射侧;
所述第一电极和所述第三电极相互连接且同层设置。
优选地,所述感光组件的光入射侧位于所述本征层背离所述衬底一侧。
进一步地,所述第三电极比所述P型层和所述N型层均靠近所述衬底,所述第四电极比所述P型层和所述N型层均靠近所述衬底。
进一步地,所述薄膜晶体管还包括形成于所述第一电极和所述第二电极背离所述衬底一侧的有源层。
进一步地,所述薄膜晶体管还包括形成于所述有源层背离所述衬底一侧的栅极绝缘层,所述栅极位于所述栅极绝缘层背离所述衬底一侧。
特别地,所述P型层和所述本征层之间设有第一阻挡层,且所述本征层与所述P型层未被所述第一阻挡层覆盖的表面接触;
和/或,
所述N型层和所述本征层之间设有第二阻挡层,且所述本征层与所述N型层未被所述第二阻挡层覆盖的表面接触。
解决本发明技术问题所采用的技术方案是一种感光组件的制备方法,包括:在衬底上形成薄膜晶体管和光电二极管,其中,所述薄膜晶体管包括栅极、第一电极、第二电极;所述光电二极管包括PIN结,以及与所述PIN结连接的第三电极和第四电极;
所述PIN结的本征层比其P型层和N型层更靠近所述感光组件的光入射侧;
所述第一电极和所述第三电极相互连接且通过一次构图工艺形成。
进一步地,所述在衬底上形成薄膜晶体管和光电二极管,包括:
形成所述第一电极、所述第二电极、所述第三电极、所述第四电极;
形成所述N型层和所述P型层;
形成薄膜晶体管的有源层;
形成薄膜晶体管的栅极;
形成所述本征层。
特别地,所述形成所述N型层和所述P型层,包括:
在所述衬底上依次沉积第一半导体材料层、第一阻挡材料层,将所述第一半导体材料层和所述第一阻挡材料层图形化成层叠的第一半导体层和第一阻挡层;
在所述衬底上依次沉积第二半导体材料层、第二阻挡材料层,将所述第二半导体材料层和所述第二阻挡材料层图形化成层叠的第二半导体层和第二阻挡层;
其中,所述第一半导体层为所述N型层和所述P型层中的一者,所述第二半导体层为所述N型层和所述P型层中的另一者。
进一步地,所述形成薄膜晶体管的有源层和所述形成薄膜晶体管的栅极,包括:
形成所述有源层;
依次沉积栅绝缘材料层、第二金属层,将所述第二金属层图形化成所述栅极,其中,所述栅极仅位于所述有源层对应源极区、漏极区之间的区域;
进行离子注入,以将所述有源层不与栅极对应的部分导体化,形成所述源极区、所述漏极区。
进一步地,所述形成所述本征层,包括:
通过刻蚀工艺除去至少部分所述第一阻挡层和第二阻挡层,使所述P型层和所述N型层的部分表面暴露出来;
沉积本征半导体材料层,将所述本征半导体材料层图形化成与所述P型层和所述N型层暴露出来的表面接触的本征层。
解决本发明技术问题所采用的技术方案是一种感光基板,其特征在于,包括多个上述感光组件。
附图说明
图1为现有的感光组件的剖面结构示意图;
图2为本发明实施例1提供的一种感光组件的剖面结构示意图;
图3为本发明实施例2提供的一种感光组件制备方法的工艺流程图;
图4为本发明实施例2提供的一种提供的一种感光组件制备方法中第一电极、第二电极、第三电极、第四电极图形化后的剖面结构示意图;
图5为本发明实施例2提供的一种提供的一种感光组件制备方法中在图4的基础上P型层、N型层图形化后的剖面结构示意图;
图6为本发明实施例2提供的一种提供的一种感光组件制备方法中在图5的基础上有源层图形化后的剖面结构示意图;
图7为本发明实施例2提供的一种提供的一种感光组件制备方法中在图6的基础上栅极绝缘层图形化后的剖面结构示意图;
图8为本发明实施例2提供的一种提供的一种感光组件制备方法中在图7的基础上栅极图形化后的剖面结构示意图;
图9为本发明实施例2提供的一种提供的一种感光组件制备方法中在图8的基础上P型层、N型层上的功能层刻蚀完成后的剖面结构示意图;
图10为本发明实施例2提供的一种提供的一种感光组件制备方法中在图9的基础上本征层图形化后的剖面结构示意图;
其中,附图标记为:01、衬底;02、缓冲层;11、第一电极;12、第二电极;13、第三电极;14、第四电极;21、P型层;22、第一阻挡层;31、N型层;32、第二阻挡层;4、有源层;5、栅极绝缘层;6、栅极;7、本征层;08、覆盖层;09、平坦化层;105、第一钝化层;107、PIN结;108、氧化铟锡导电层;110、树脂填充层;111、第二钝化层;112、顶层金属层;113、阻挡层。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明作进一步详细描述。
名词解释
在本申请中,如无特殊说明,以下技术词语应按照下述的解释理解:
多个结构“同层设置”是指多个结构是由同一个材料层形成的,故它们在层叠关系上处于相同层中,但并不代表它们与基底间的距离相等,也不代表它们与基底间的其它层结构完全相同。
“构图工艺”是指形成具有特定的图形的结构的步骤,其可为光刻工艺,光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步;当然,构图工艺也可为压印工艺、喷墨打印工艺等其它工艺。
“一次构图工艺”是指一次形成同层设置的多个结构的构图工艺。
实施例1:
如图1所示,本实施例提供一种感光组件,包括:
设置于衬底01上的薄膜晶体管以及光电二极管;
薄膜晶体管包括栅极6、第一电极11、第二电极12;
光电二极管包括PIN结,以及与PIN结连接的第三电极13和第四电极14;
PIN结的本征层7比其P型层21和N型层31更靠近感光组件的光入射侧;
第一电极11和第三电极13相互连接且同层设置。
其中,第一电极11、第二电极12是指薄膜晶体管中可在栅极6的控制下连通或断开的两个电极。
其中,PIN结包括本征层7,以及与本征层7的不同位置接触的P型层21、N型层31,而第一电极11和第三电极13中的一个与P型层21接触,另一个与N型层31接触,从而分别构成光电二极管的两电极(即阴极和阳极)。
光电二极管可根据照射到其本征层7的光产生相应的光电流,该光电流可经第三电极13和第一电极11进入薄膜晶体管,从而通过控制薄膜晶体管的栅极,即可决定光电流能否输出,以实现感光组件的功能。
与垂直型PIN结相比,本实施例PIN结的本征层7比其P型层21和N型层31更靠近感光组件的光入射侧,换而言之,P型层21和N型层31水平的设于本征层7的同一侧,而不是分别在两侧,因此,入射光信号可以不经过其P型层21和N型层31就直接射入本征层7,激发本征层7产生更多的电子-空穴对,形成更大的光电流,避免了入射光(尤其是短波长的光)信号先经过P型层21或N型层31而产生的光衰减。
第一电极11和第三电极13相互连接且同层设置,在制备工艺上来说,减少了一次形成第一电极11或第三电极13的过程,另外,省略了隔离第一电极11和第三电极13的绝缘层,以及避免了为了实现第一电极11和第三电极13连接的通孔工艺,简化了感光组件的制备工艺,并可以有效减小感光组件的整体厚度。
上述感光组件结构中,薄膜晶体管和光电二极管为并列分布,具体而言指的是第一电极11和第三电极13并列分布,而非上下层分布,极大地减少了感光组件的功能层的厚度,减轻了功能层应力问题。
优选地,感光组件的光入射侧位于本征层7背离衬底01一侧。入射侧设置在背离衬底01一侧,因此首先形成P型层21、N型层31,然后再在P型层21和N型层31上形成本征层7,PIN结的制备工艺简单。
在上述结构的基础上,更优选地,与P型层21和N型层31相比,第三电极13和第四电极14更靠近衬底01。
由于第三电极13和第一电极11同层设置,也即与P型层21和N型层31相比,第一电极11也更靠近衬底01,换而言之,第一电极11在本征层7之下,也即用于连接第一电极11和第三电极13的导电层在本征层7之下,避免了导电层对本征层的入射光信号的遮挡和吸收。
进一步地,薄膜晶体管还包括形成于第一电极11和第二电极12背离衬底01一侧的有源层4。
通过将第一电极11和第二电极12设置在有源层4下方(即底源漏设计),则可使有源层4直接搭接在第一电极11和第二电极12上,而不用设置钝化层等结构,可以减少光电组件的膜层数量。另外,第一电极11、第二电极12、第三电极13、第四电极14可以同层设置,例如,在同一层金属层上分别图形化形成第二电极12、第四电极14以及相互连接的第一电极11和第三电极13。
进一步地,薄膜晶体管还包括形成于有源层4背离衬底01一侧的栅极绝缘层5,栅极6位于栅极绝缘层5背离衬底01一侧,也即薄膜晶体管为顶栅型薄膜晶体管。一方面,薄膜晶体管的源极区和漏极区可通过离子注入的方式形成,在形成源极区和漏极区的过程中,栅极6对注入的离子有阻挡作用,防止有源层4的沟道被导体化,省略了有源层4离子注入时的保护层。另一方面,由于栅极6设置在有源层4上方,且与第一电极11、第二电极12之间通过栅极绝缘层5隔离,栅极6的形成以及源极区和漏极区的形成都不会对第一电极11和第二电极12产生影响,因此无需额外的隔离层对第一电极11、第二电极12进行保护。
进一步地,P型层21和本征层7之间设有第一阻挡层22,且本征层7与P型层21未被第一阻挡层覆盖的表面接触。
和/或,
N型层31和本征层7之间设有第二阻挡层32,且本征层7与N型层31未被第二阻挡层覆盖的表面接触。
当后形成的功能层在形成过程中会对先形成的功能层有损坏时,要在先形成的功能层上设置具有保护作用的阻挡层。因此,在形成P型层21以上的功能层(例如N型层31)时,第一阻挡层22对P型层21有保护作用;在形成N型层31以上的功能层(例如有源区)时,第二阻挡层32对N型层31有保护作用。
进一步地,可以首先在衬底01上设置缓冲层02,在缓冲层02上形成薄膜晶体管和光电二极管,还可以在薄膜晶体管和光电二极管的功能层上设置覆盖层08,在覆盖层08上方可以设置平坦化层09。
实施例2
本实施例感光组件的制备方法,包括:在衬底01上形成薄膜晶体管和光电二极管,其中,薄膜晶体管包括栅极6、第一电极11、第二电极12;光电二极管包括PIN结,以及与PIN结连接的第三电极13和第四电极14;
PIN结的本征层7比其P型层21和N型层31更靠近感光组件的光入射侧;
第一电极11和第三电极13相互连接且通过一次构图工艺形成。
本实施例PIN结的本征层7比其P型层21和N型层31更靠近感光组件的光入射侧,因此,避免了入射光信号先经过P型层21或N型层31而产生的光衰减。
第一电极11和第三电极13相互连接且通过一次构图工艺形成,在制备工艺上来说,减少一次形成第一电极11或第三电极13的过程,最主要的是第一电极11和第三电极13图形化的过程中可以减少了一个掩膜版的使用。另外,省去了为了实现第一电极11和第三电极13连接的通孔工艺。
进一步地,如图3所示,感光组件的制备方法可以包括:
步骤101,形成第一电极11、第二电极12、第三电极13、第四电极14,如图4所示。具体形成方法可以包括:沉积第一金属层,将第一金属层图形化成第一电极11、第二电极12、第三电极13、第四电极14。
第一电极11、第二电极12、第三电极13、第四电极14通过同一层金属层进行图形化而成,制备工艺简单、合理,且减少了感光组件的整体膜层厚度。
步骤102,形成N型层31和P型层21,如图5所示。
具体形成方法可以包括:
依次沉积第一半导体材料层(如N+a-Si或P+a-Si)、第一阻挡材料层(如SiO2、SiNx等),将第一半导体材料层和第一阻挡材料层图形化成层叠的第一半导体层和第一阻挡层22。依次沉积第二半导体材料层(如P+a-Si或N+a-Si)、第二阻挡材料层(如SiO2、SiNx等),将第二半导体材料层和第二阻挡材料层图形化成层叠的第二半导体层和第二阻挡层32。
其中,第一半导体层为N型层31和P型层21中的一者,第二半导体层为N型层31和P型层21中的另一者,也即P型层21和N型层31的形成顺序没有限制,第一阻挡材料层、第二阻挡材料层的材料组分可以包含二氧化硅。
优选地,第一阻挡层22和第一半导体层的图形相同,进而,在对第一阻挡层、第一半导体层图形化的过程中可以使用一块掩膜版即可。同理,优选地,第二阻挡层32和第二半导体层的图形相同。
为了避免第一半导体层、第二半导体层以上的功能层在形成过程中对第一半导体层和第二半导体层有损坏,分别在第一半导体层上设置第一阻挡层22,在第二半导体层上设置第二阻挡层32。例如,形成第一半导体层的材料中和形成第一半导体层以上的至少一个功能层的材料中包含有至少一种的相同的组分,那么图形化第一半导体层以上的功能层的时候会对第一半导体层造成损坏。同理,第二半导体层也会因为同样的原因受到损坏。相同的组分可以是a-Si、Si。
步骤103,形成薄膜晶体管的有源层4,如图6所示。
具体形成方法可以包括:
沉积第一有源材料层,采用区域激光退火技术使第一有源材料层转变为第二有源材料层,将第二有源材料层图形化成有源层4。第一有源材料层的材料组分可以包含a-Si,a-Si经激光退化之后转变为p-Si。
有源层4的形成步骤在P型层21和N型层31的形成步骤之后,因此,P型层上的阻挡层可以保护其在有源层形成过程中不受损坏。同理,N型层上的阻挡层可以保护其在有源层形成过程中不受损坏。
步骤104,形成薄膜晶体管的栅极6,如图7、8所示。
具体形成方法可以包括:
依次沉积栅绝缘材料层、第二金属层,将第二金属层图形化成栅极6,其中,栅极6仅位于有源层4对应源极区、漏极区之间的区域;
进行离子注入,以将有源层4不与栅极6对应的部分导体化,形成源极区、漏极区。
在形成源极区和漏极区的过程中,栅极6对注入的离子有阻挡作用,防止有源层4整个表面被导电化,避免了有源层4离子注入时额外形成对有源层4防止全部表面导体化的保护层。
P型层上的阻挡层可以保护其在有源层进行离子注入时,不受影响,同理,N型层上的阻挡层可以保护其在有源层进行离子注入时,不受影响。
步骤105,形成本征层7,如图9、10所示。
具体形成方法可以包括:
通过刻蚀工艺除去至少部分第一阻挡层和第二阻挡层,使P型层和N型层的部分表面暴露出来。
沉积本征半导体材料层,将本征半导体材料层图形化成与P型层21和N型层31暴露出来的表面接触的本征层7。
由于本征层7需要和P型层21、N型层31接触,故至少部分第一阻挡层和第二阻挡层需要在形成本征层之前被除去,以使部分P型层21和N型层31暴露出来。图形化形成本征层7时,P型层21和N型层31上设置的阻挡层,可以防止刻蚀P型层21、N型层产生大的侧壁电流。
其中,本征层7只要与P型层21、N型层31接触即可实现PIN结,故其通常不应超出P型层21与N型层31(或者说其上相应的阻挡层)外侧,即本征层7在图10中,左侧不应超出P型层21的左侧,右侧不应超出N型层31的右侧。
在使P型层和N型层暴露出来的步骤中具体刻蚀P型层21和N型层31上哪些功能层根据实际需要进行刻蚀,具体根据表面覆盖了那些膜层进行相应的刻蚀,例如可以是刻蚀第一阻挡层22、第二阻挡层32以及栅极绝缘保护层5。
实施例3
本实施例感光基板,包括:多个上述实施例1中记载的感光组件,这些感光组件可以采用上述实施例2中记载的感光组件的制备方法制备而成。
其中,该感光基板具有排成阵列的多个感光组件,故可在许多位置实现感光,其具体可用于在显示装置中实现触控等功能。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (7)
1.一种感光组件,包括:设置于衬底上的薄膜晶体管以及光电二极管;
所述薄膜晶体管包括栅极、第一电极、第二电极;
所述光电二极管包括PIN结,以及与所述PIN结连接的第三电极和第四电极;
其特征在于,所述PIN结的本征层比其P型层和N型层更靠近所述感光组件的光入射侧;
所述第一电极和所述第三电极相互连接且同层设置;
所述感光组件的光入射侧位于所述本征层背离所述衬底一侧;
所述P型层和所述本征层之间设有第一阻挡层,且所述本征层与所述P型层未被所述第一阻挡层覆盖的表面接触;
和/或,
所述N型层和所述本征层之间设有第二阻挡层,且所述本征层与所述N型层未被所述第二阻挡层覆盖的表面接触;
所述第三电极比所述P型层和所述N型层均靠近所述衬底,所述第四电极比所述P型层和所述N型层均靠近所述衬底。
2.根据权利要求1所述的感光组件,其特征在于,所述薄膜晶体管还包括形成于所述第一电极和所述第二电极背离所述衬底一侧的有源层。
3.根据权利要求2所述的感光组件,其特征在于,所述薄膜晶体管还包括形成于所述有源层背离所述衬底一侧的栅极绝缘层,所述栅极位于所述栅极绝缘层背离所述衬底一侧。
4.一种感光组件的制备方法,包括:在衬底上形成薄膜晶体管和光电二极管,其中,所述薄膜晶体管包括栅极、第一电极、第二电极;所述光电二极管包括PIN结,以及与所述PIN结连接的第三电极和第四电极;
其特征在于,所述PIN结的本征层比其P型层和N型层更靠近所述感光组件的光入射侧;
所述第一电极和所述第三电极相互连接且通过一次构图工艺形成;
所述感光组件的光入射侧位于所述本征层背离所述衬底一侧;
所述在衬底上形成薄膜晶体管和光电二极管,包括:
形成所述第一电极、所述第二电极、所述第三电极、所述第四电极;
形成所述N型层和所述P型层;
形成薄膜晶体管的有源层;
形成薄膜晶体管的栅极;
形成所述本征层;
所述形成所述N型层和所述P型层,包括:
在所述衬底上依次沉积第一半导体材料层、第一阻挡材料层,将所述第一半导体材料层和所述第一阻挡材料层图形化成层叠的第一半导体层和第一阻挡层;
在所述衬底上依次沉积第二半导体材料层、第二阻挡材料层,将所述第二半导体材料层和所述第二阻挡材料层图形化成层叠的第二半导体层和第二阻挡层;
其中,所述第一半导体层为所述N型层和所述P型层中的一者,所述第二半导体层为所述N型层和所述P型层中的另一者。
5.根据权利要求4所述的感光组件的制备方法,其特征在于,所述形成薄膜晶体管的有源层和所述形成薄膜晶体管的栅极,包括:
形成所述有源层;
依次沉积栅绝缘材料层、第二金属层,将所述第二金属层图形化成所述栅极,其中,所述栅极仅位于所述有源层对应源极区、漏极区之间的区域;
进行离子注入,以将所述有源层不与栅极对应的部分导体化,形成所述源极区、所述漏极区。
6.根据权利要求4所述的感光组件的制备方法,其特征在于,所述形成所述本征层,包括:
通过刻蚀工艺除去至少部分所述第一阻挡层和第二阻挡层,使所述P型层和所述N型层的部分表面暴露出来;
沉积本征半导体材料层,将所述本征半导体材料层图形化成与所述P型层和所述N型层暴露出来的表面接触的本征层。
7.一种感光基板,其特征在于,包括多个权利要求1至3任一所述感光组件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910003865.6A CN109727974B (zh) | 2019-01-03 | 2019-01-03 | 感光组件、其制备方法以及感光基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910003865.6A CN109727974B (zh) | 2019-01-03 | 2019-01-03 | 感光组件、其制备方法以及感光基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109727974A CN109727974A (zh) | 2019-05-07 |
CN109727974B true CN109727974B (zh) | 2021-10-08 |
Family
ID=66298028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910003865.6A Active CN109727974B (zh) | 2019-01-03 | 2019-01-03 | 感光组件、其制备方法以及感光基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109727974B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110112160B (zh) * | 2019-05-13 | 2021-03-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN110265509B (zh) | 2019-07-02 | 2022-02-01 | 京东方科技集团股份有限公司 | 一种光电探测器件、及其制备方法、显示面板及显示装置 |
US11610927B2 (en) * | 2020-02-27 | 2023-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capping structure along image sensor element to mitigate damage to active layer |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008171871A (ja) * | 2007-01-09 | 2008-07-24 | Hitachi Displays Ltd | 高感度光センサ素子及びそれを用いた光センサ装置 |
WO2011065057A1 (ja) * | 2009-11-27 | 2011-06-03 | シャープ株式会社 | フォトダイオードおよびその製造方法、表示パネル用基板、表示装置 |
CN105405916B (zh) * | 2015-12-22 | 2017-03-22 | 中国科学院半导体研究所 | 硅基宽光谱探测器及制备方法 |
CN105742386B (zh) * | 2016-02-25 | 2017-10-17 | 京东方科技集团股份有限公司 | 光电二极管及其制作方法、x射线探测基板及其制作方法 |
CN106355136B (zh) * | 2016-07-11 | 2018-07-17 | 京东方科技集团股份有限公司 | 一种指纹识别显示装置、其制作方法及驱动方法 |
CN106505090A (zh) * | 2016-12-27 | 2017-03-15 | 京东方科技集团股份有限公司 | 一种有机电致发光显示面板、显示装置及制作方法 |
CN106910796B (zh) * | 2017-03-02 | 2018-12-18 | 京东方科技集团股份有限公司 | 射线探测基板及其制造方法、射线探测装置 |
CN107658363A (zh) * | 2017-08-11 | 2018-02-02 | 西安科锐盛创新科技有限公司 | 横向PiN结构光电探测器 |
CN107658365A (zh) * | 2017-08-11 | 2018-02-02 | 西安科锐盛创新科技有限公司 | 基于LRC工艺的横向PiNGe光电探测器及其制备方法 |
-
2019
- 2019-01-03 CN CN201910003865.6A patent/CN109727974B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109727974A (zh) | 2019-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8994135B2 (en) | Photodiode and photodiode array | |
US9419159B2 (en) | Semiconductor light-detecting element | |
CN109727974B (zh) | 感光组件、其制备方法以及感光基板 | |
US6740884B2 (en) | Imaging array and methods for fabricating same | |
CN110808272B (zh) | 一种显示面板及其制备方法、显示装置 | |
KR100630880B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
US11605239B2 (en) | Fingerprint recognition sensor and manufacturing method thereof, and display device | |
JP5829224B2 (ja) | Mosイメージセンサ | |
KR101903784B1 (ko) | 광전 변환 소자 및 그 제조 방법 | |
CN103367379A (zh) | 放射线检测装置及其制造方法和放射线成像系统 | |
KR20180071802A (ko) | 이미지 센서 | |
US11011665B2 (en) | Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same | |
KR20190124963A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
TW201709496A (zh) | 攝像裝置及其製造方法 | |
CN112259556A (zh) | 阵列基板及其制备方法 | |
CN109817731B (zh) | 一种光电二极管及其制作方法、电子设备 | |
US6459132B1 (en) | Image sensing device and production process thereof | |
KR20110067818A (ko) | 엑스레이 검출기용 어레기 기판 및 제조방법 | |
US11183610B2 (en) | Photoelectric detector, preparation method thereof, display panel and display device | |
CN112750846A (zh) | 一种oled显示面板及oled显示装置 | |
WO2020192194A1 (en) | Pin device and manufacturing method thereof, photosensitive device and display device | |
KR101485935B1 (ko) | 태양전지의 제조방법, 및 태양전지 | |
US20220310674A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2009278143A (ja) | 固体撮像素子と固体撮像装置、固体撮像素子の製造方法 | |
JP2883370B2 (ja) | 光起電力装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |