CN109724716B - 多层薄膜型高灵敏性热敏感温芯片及其制作方法 - Google Patents

多层薄膜型高灵敏性热敏感温芯片及其制作方法 Download PDF

Info

Publication number
CN109724716B
CN109724716B CN201811638108.8A CN201811638108A CN109724716B CN 109724716 B CN109724716 B CN 109724716B CN 201811638108 A CN201811638108 A CN 201811638108A CN 109724716 B CN109724716 B CN 109724716B
Authority
CN
China
Prior art keywords
ceramic
film
sputtering
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811638108.8A
Other languages
English (en)
Other versions
CN109724716A (zh
Inventor
贺晓东
段兆祥
杨俊�
唐黎民
柏琪星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Exsense Electronics Technology Co ltd
Original Assignee
Exsense Electronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Exsense Electronics Technology Co ltd filed Critical Exsense Electronics Technology Co ltd
Priority to CN201811638108.8A priority Critical patent/CN109724716B/zh
Publication of CN109724716A publication Critical patent/CN109724716A/zh
Application granted granted Critical
Publication of CN109724716B publication Critical patent/CN109724716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及一种多层薄膜型高灵敏性热敏感温芯片,所述热敏感温芯片包括基片、陶瓷体和两个金属端电极,所述基片的表面划分为中部区以及分别设于中部区两侧的两个端部区,所述陶瓷体设于所述中部区上,所述两个金属端电极分别设于所述两个端部区上;所述陶瓷体是由N层陶瓷膜间隔层叠而成的曲折相连的层状结构,N为大于或等于2的自然数;每相邻两层陶瓷膜之间设有一层金属膜,且最底层的陶瓷膜与所述基片之间设有一层金属膜,每层金属膜只与其中一个金属端电极连接。本发明还涉及所述多层薄膜型高灵敏性热敏感温芯片的制备方法。本发明所述热敏感温芯片能够同时实现小尺寸、低阻值和高B值。

Description

多层薄膜型高灵敏性热敏感温芯片及其制作方法
技术领域
本发明涉及电子元件技术领域,特别是涉及一种多层薄膜型高灵敏性热敏感温芯片及其制作方法。
背景技术
如图1所示,传统热敏感温芯片为三层式结构,包括瓷体1’和分别设于所述瓷体1’两表面上的金属电极2’,所述金属电极2’通常为银电极。如图2所示,传统热敏感温芯片的制备工艺为:陶瓷粉料制备→烧结陶瓷锭→切片→印刷金属电极→烧结金属电极。
传统三层式结构的热敏感温芯片产品,往往会由于其瓷体材料本身固有的电阻率和B值而无法在控制芯片尺寸大小的同时实现低阻值高B值的目的,往往低阻值高B值的产品其芯片尺寸会非常大,无法应用于一些微电路、小型化生产当中,同时过大的芯片体积带来了响应速度变慢的缺点,造成芯片无法实现高灵敏测量的问题。
发明内容
基于此,本发明的目的在于,提供一种多层薄膜型高灵敏性热敏感温芯片,其能够同时实现小尺寸、低阻值和高B值。
本发明采取的技术方案如下:
一种多层薄膜型高灵敏性热敏感温芯片,包括基片、陶瓷体和两个金属端电极,所述基片的表面划分为中部区以及分别设于中部区两侧的两个端部区,所述陶瓷体设于所述中部区上,所述两个金属端电极分别设于所述两个端部区上;所述陶瓷体是由N层陶瓷膜间隔层叠而成的曲折相连的层状结构,N为大于或等于2的自然数;每相邻两层陶瓷膜之间设有一层金属膜,且最底层的陶瓷膜与所述基片之间设有一层金属膜,每层金属膜只与其中一个金属端电极连接。
本发明通过将陶瓷体设计为由多层陶瓷膜组成的曲折相连的层状结构,并且在每相邻两层陶瓷膜之间、及最底层的陶瓷膜与所述基片之间设置金属膜,使热敏感温芯片成为类似于多个厚度极薄的芯片并联的结构,而根据电阻率ρ=(面积*阻值)/厚度,由于多层芯片并联后的等效面积增大而厚度减小,所以在电阻率不变的情况下,该热敏感温芯片的阻值将会大大减少。
与阻值相同的传统三层式结构的热敏感温芯片比较,本发明所述热敏感温芯片的尺寸更小,更适用于微小电路,更有利于电子产品的微小型化,而且由于体积小,本发明所述热敏感温芯片对温度的响应速度更快,测温灵敏度更高。
本发明所述热敏感温芯片可简单等效为多个厚度极薄的芯片并联在一起,其整体表现为一个面积非常大、厚度非常薄的芯片,由此本发明解决了在实际生产中难以同时得到尺寸非常小,电阻值小且B值很大的热敏感温芯片的技术问题。
进一步地,所述陶瓷膜采用NTC热敏陶瓷。
进一步地,N等于6。
本发明的另一目的在于,提供上述任一项所述的多层薄膜型高灵敏性热敏感温芯片的制作方法:在基片的表面交替溅射陶瓷膜和金属膜,形成陶瓷体以及与金属膜连接的金属端电极,从而得到所述热敏感温芯片;所述基片的中部区划分为中央区和分别邻接两个端部区的两个侧部区,溅射陶瓷膜的区域为中部区,溅射金属膜的区域为中央区、其中一个侧部区及与其邻接的端部区。
通过在特定区域分别交替溅射陶瓷膜和金属膜,操作简单、易于控制和实现,且溅射得到的陶瓷膜和金属膜可以达到很薄且均匀致密,结合牢固,有利于保证芯片的性能和可靠性。
进一步地,所述制作方法包括如下步骤:
(1)在基片表面的中央区、其中一个侧部区及与其邻接的端部区上溅射一层金属膜;
(2)在步骤(1)得到的半成品的中部区上溅射一层陶瓷膜;
(3)在步骤(2)得到的半成品的中央区、另一个侧部区及与其邻接的端部区上溅射一层金属膜;
(4)依序循环重复步骤(2)和(3),且每次重复步骤(3)时所溅射的侧部区不同,直至得到N层陶瓷膜;
(5)在步骤(4)得到的半成品的两个端部区上溅射金属,形成所述两个金属端电极,得到所述热敏感温芯片。
金属端电极也采用溅射工艺制备,使其能与各金属膜形成很好的连接。
进一步地,溅射金属膜或陶瓷膜时,靶材设于所述基片的正上方,并且在靶材与基片之间设置挡板,所述挡板挡在基片中不需要溅射的区域上方。利用挡板遮挡不需要溅射的区域,操作简单、有效。
进一步地,采用磁控溅射镀膜机溅射金属膜,溅射条件为:以氩气为工作气体,溅射电流为1-4A,气压为0.4-0.8Pa,溅射时间为10-30分钟。
进一步地,采用磁控溅射镀膜机溅射陶瓷膜,溅射条件为:以氩气为工作气体,溅射电流为1-4A,气压为0.4-0.8Pa,溅射时间小于或等于60分钟。
进一步地,以陶瓷锭子作为靶材溅射陶瓷膜,所述陶瓷锭子是由陶瓷粉料压制后高温烧结成型得到的。
为了更好地理解和实施,下面结合附图详细说明本发明。
附图说明
图1为传统三层式结构的热敏感温芯片产品的结构示意图;
图2为传统三层式结构的热敏感温芯片产品的制备流程示意图;
图3为本发明的多层薄膜型高灵敏性热敏感温芯片的正视图;
图4为本发明的多层薄膜型高灵敏性热敏感温芯片的俯视图;
图5为基片的俯视图;
图6为实施步骤(1)的示意图;
图7为实施步骤(2)的示意图;
图8为实施步骤(3)的示意图;
图9为步骤(4)中第一次重复步骤(2)的示意图;
图10为步骤(4)所得半成品的示意图;
图11为磁控溅射示意图。
具体实施方式
请参阅图3-5,本发明的多层薄膜型高灵敏性热敏感温芯片包括基片1、陶瓷体2和两个金属端电极3,所述基片1的表面划分为中部区10以及分别设于中部区10两侧的两个端部区11,所述陶瓷体2设于所述中部区10上,所述两个金属端电极3分别设于所述两个端部区11上;所述陶瓷体2是由N层陶瓷膜20间隔层叠而成的曲折相连的层状结构,N为大于或等于2的自然数;每相邻两层陶瓷膜20之间设有一层金属膜4,且最底层的陶瓷膜20与所述基片1之间设有一层金属膜4,每层金属膜4只与其中一个金属端电极3连接。
具体地,所述陶瓷膜20采用NTC热敏陶瓷;所述基片1可采用与陶瓷膜20相同的陶瓷材料,也可采用氧化铝陶瓷片;所述金属端电极3和金属膜4采用同一种贵金属,例如银、钯、金、铂等。
具体地,各层陶瓷膜20厚度相等,各层金属膜4厚度相等。
具体地,所述基片1的中部区10划分为中央区100和分别邻接两个端部区11的两个侧部区101,如图5所示。
进一步优选N等于6,则所述陶瓷体2是由6层陶瓷膜20间隔层叠而成的曲折相连的层状结构,所述金属膜4的数量共为6层。除了N等于6以外,N还可以为2、3、4、5或大于等于7,具体根据热敏感温芯片实际所需的电阻等性能而设计。
请参阅图5-11,本发明的多层薄膜型高灵敏性热敏感温芯片的制备方法如下:
(1)在基片1表面的中央区100、其中一个侧部区101及与其邻接的端部区11上溅射一层金属膜4。
(2)在步骤(1)得到的半成品的中部区10上溅射一层陶瓷膜20。
(3)在步骤(2)得到的半成品的中央区100、另一个侧部区101及与其邻接的端部区11上溅射一层金属膜4。
(4)依序循环重复步骤(2)和(3),且每次重复步骤(3)时所溅射的侧部区101不同,直至得到N层陶瓷膜20。
具体地,如图6-9所示,溅射金属膜4或陶瓷膜20时,靶材5设于所述基片1的正上方,并且在靶材5与基片1之间设置挡板6,所述挡板6挡在基片1中不需要溅射的区域上方,即:当溅射金属膜4时,利用一块挡板6挡在不需要溅射的侧部区101及与其邻接的端部区11上方,当溅射陶瓷膜20时,利用两块挡板6分别挡在两个端部区11上方;
采用磁控溅射镀膜机溅射金属膜4,溅射条件为:以氩气为工作气体,溅射电流为1-4A,气压为0.4-0.8Pa,溅射时间为10-30分钟,以贵金属为靶材;
采用磁控溅射镀膜机溅射陶瓷膜20,溅射条件为:以氩气为工作气体,溅射电流为1-4A,气压为0.4-0.8Pa,溅射时间小于或等于60分钟,以陶瓷锭子作为靶材,所述陶瓷锭子采用现有的常规工艺制备,是由陶瓷粉料压制后在1300℃以上高温烧结成型得到的。
若选取N等于6,则步骤(4)中再依序循环重复步骤(2)和(3)四次,然后实施一次步骤(2),即可得到6层陶瓷膜20,如图10所示。
(5)在步骤(4)得到的半成品的两个端部区11上溅射金属,形成所述两个金属端电极3,得到所述热敏感温芯片。
(6)测试所得热敏感温芯片的阻值,用激光切割或者划片机进行调整。
实施例1
本实施例中,选取N为6,按现有常规配方配制25℃下电阻率为2000Ω·m的NTC热敏陶瓷粉末,并经压制、烧结成锭,再以制得的陶瓷锭子为溅射陶瓷膜20的靶材,以银作为溅射金属膜4的靶材,按照本发明的制备方法制得尺寸约为长0.3mm、宽0.3mm、厚0.005mm的所述热敏感温芯片,测得所述热敏感温芯片在25℃下的阻值为6kΩ左右。
由此可见,本发明所述的热敏感温芯片,能够同时实现小尺寸、低阻值和高B值。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。

Claims (9)

1.一种多层薄膜型高灵敏性热敏感温芯片,其特征在于:包括基片、陶瓷体和两个金属端电极,所述基片的表面划分为中部区以及分别设于中部区两侧的两个端部区,所述陶瓷体设于所述中部区上,所述两个金属端电极分别设于所述两个端部区上;所述陶瓷体是由N层陶瓷膜间隔层叠而成的曲折相连的层状结构,N为大于或等于2的自然数;每相邻两层陶瓷膜之间设有一层金属膜,且最底层的陶瓷膜与所述基片之间设有一层金属膜,每层金属膜只与其中一个金属端电极连接;所述陶瓷膜采用NTC热敏陶瓷。
2.根据权利要求1所述的多层薄膜型高灵敏性热敏感温芯片,其特征在于:所述金属端电极和金属膜采用同一种贵金属。
3.根据权利要求1所述的多层薄膜型高灵敏性热敏感温芯片,其特征在于:N等于6。
4.权利要求1-3任一项所述的多层薄膜型高灵敏性热敏感温芯片的制作方法,其特征在于:在基片的表面交替溅射陶瓷膜和金属膜,形成陶瓷体以及与金属膜连接的金属端电极,从而得到所述热敏感温芯片;所述基片的中部区划分为中央区和分别邻接两个端部区的两个侧部区,溅射陶瓷膜的区域为中部区,溅射金属膜的区域为中央区、其中一个侧部区及与其邻接的端部区。
5.根据权利要求4所述的多层薄膜型高灵敏性热敏感温芯片的制作方法,其特征在于:包括如下步骤:
(1)在基片表面的中央区、其中一个侧部区及与其邻接的端部区上溅射一层金属膜;
(2)在步骤(1)得到的半成品的中部区上溅射一层陶瓷膜;
(3)在步骤(2)得到的半成品的中央区、另一个侧部区及与其邻接的端部区上溅射一层金属膜;
(4)依序循环重复步骤(2)和(3),且每次重复步骤(3)时所溅射的侧部区不同,直至得到N层陶瓷膜;
(5)在步骤(4)得到的半成品的两个端部区上溅射金属,形成所述两个金属端电极,得到所述热敏感温芯片。
6.根据权利要求5所述的多层薄膜型高灵敏性热敏感温芯片的制作方法,其特征在于:溅射金属膜或陶瓷膜时,靶材设于所述基片的正上方,并且在靶材与基片之间设置挡板,所述挡板挡在基片中不需要溅射的区域上方。
7.根据权利要求5所述的多层薄膜型高灵敏性热敏感温芯片的制作方法,其特征在于:采用磁控溅射镀膜机溅射金属膜,溅射条件为:以氩气为工作气体,溅射电流为1-4A,气压为0.4-0.8Pa,溅射时间为10-30分钟。
8.根据权利要求5所述的多层薄膜型高灵敏性热敏感温芯片的制作方法,其特征在于:采用磁控溅射镀膜机溅射陶瓷膜,溅射条件为:以氩气为工作气体,溅射电流为1-4A,气压为0.4-0.8Pa,溅射时间小于或等于60分钟。
9.根据权利要求5所述的多层薄膜型高灵敏性热敏感温芯片的制作方法,其特征在于:以陶瓷锭子作为靶材溅射陶瓷膜,所述陶瓷锭子是由陶瓷粉料压制后高温烧结成型得到的。
CN201811638108.8A 2018-12-29 2018-12-29 多层薄膜型高灵敏性热敏感温芯片及其制作方法 Active CN109724716B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811638108.8A CN109724716B (zh) 2018-12-29 2018-12-29 多层薄膜型高灵敏性热敏感温芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811638108.8A CN109724716B (zh) 2018-12-29 2018-12-29 多层薄膜型高灵敏性热敏感温芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN109724716A CN109724716A (zh) 2019-05-07
CN109724716B true CN109724716B (zh) 2020-09-29

Family

ID=66298513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811638108.8A Active CN109724716B (zh) 2018-12-29 2018-12-29 多层薄膜型高灵敏性热敏感温芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN109724716B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256601A (ja) * 1985-05-09 1986-11-14 エヌオーケー株式会社 高分子薄膜感温素子
JPH10144503A (ja) * 1996-11-08 1998-05-29 Tdk Corp 抵抗型温度センサ及びその製造方法
WO2012133074A1 (ja) * 2011-03-28 2012-10-04 株式会社村田製作所 抵抗体および抵抗素子
JP2014504018A (ja) * 2010-12-23 2014-02-13 エプコス アクチエンゲゼルシャフト アクチュエータ及びその製造方法
CN105784183A (zh) * 2016-05-06 2016-07-20 中国工程物理研究院激光聚变研究中心 一种贴片式温度传感器及其制备工艺
CN106688116A (zh) * 2014-09-11 2017-05-17 锡克拜控股有限公司 热释电发生器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202255678U (zh) * 2011-09-07 2012-05-30 友丽系统制造股份有限公司 堆叠式测温模块
DE102012110849A1 (de) * 2012-11-12 2014-05-15 Epcos Ag Temperaturfühler und Verfahren zur Herstellung eines Temperaturfühlers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256601A (ja) * 1985-05-09 1986-11-14 エヌオーケー株式会社 高分子薄膜感温素子
JPH10144503A (ja) * 1996-11-08 1998-05-29 Tdk Corp 抵抗型温度センサ及びその製造方法
JP2014504018A (ja) * 2010-12-23 2014-02-13 エプコス アクチエンゲゼルシャフト アクチュエータ及びその製造方法
WO2012133074A1 (ja) * 2011-03-28 2012-10-04 株式会社村田製作所 抵抗体および抵抗素子
CN106688116A (zh) * 2014-09-11 2017-05-17 锡克拜控股有限公司 热释电发生器
CN105784183A (zh) * 2016-05-06 2016-07-20 中国工程物理研究院激光聚变研究中心 一种贴片式温度传感器及其制备工艺

Also Published As

Publication number Publication date
CN109724716A (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
US10788377B2 (en) Sensor element and method for producing a sensor element
US9958335B2 (en) Temperature probe and method for producing a temperature probe
CN108109789B (zh) 一种复合热敏电阻芯片及其制备方法
US20070175019A1 (en) Electrical component, method for the manufacture thereof and employment thereof
US6078250A (en) Resistor elements and methods of producing same
KR100324098B1 (ko) Ntc 써미스터 및 칩형의 ntc 써미스터
CN109724716B (zh) 多层薄膜型高灵敏性热敏感温芯片及其制作方法
CN102800449A (zh) 一种片式热敏电阻器及其制造方法
JP5321327B2 (ja) 放熱型環境センサ
US6316752B1 (en) Heating element with screen-printed Au-Pd resinate layer and Ag-Pd contact areas with solder resistant dams
KR102072287B1 (ko) Ltcc(저온 동시 소성 세라믹)를 이용한 유해가스 감지센서의 제조방법
CN109637764B (zh) 高精度高可靠多层低阻热敏芯片及其制作方法
JP5440343B2 (ja) 熱センサ
JP7469570B2 (ja) 抵抗器、その製造方法及び抵抗器を備えた装置
JP3632592B2 (ja) チップサーミスタおよびその製造方法
JPH11329803A (ja) 薄膜抵抗体組成物および薄膜抵抗体
CN111048271A (zh) 一种高精度高可靠Cr/Ni-Cu-Au复合电极热敏芯片
JPH06310304A (ja) Ntcサーミスタ
JP2001284101A (ja) 積層型チップサーミスタ及びその製造方法
JPH09229738A (ja) 感温抵抗体
JPS5932103A (ja) セラミツクptcサ−ミスタの製造方法
JPH05135912A (ja) 薄膜サーミスタ及びその製造方法
JPH09326335A (ja) 複合素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant