CN109709473A - 一种用于3D-SiP芯片测试向量压缩的方法及系统 - Google Patents

一种用于3D-SiP芯片测试向量压缩的方法及系统 Download PDF

Info

Publication number
CN109709473A
CN109709473A CN201910086847.9A CN201910086847A CN109709473A CN 109709473 A CN109709473 A CN 109709473A CN 201910086847 A CN201910086847 A CN 201910086847A CN 109709473 A CN109709473 A CN 109709473A
Authority
CN
China
Prior art keywords
vector
compressed
test
compression
test vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910086847.9A
Other languages
English (en)
Other versions
CN109709473B (zh
Inventor
奚留华
张凯虹
徐德生
武乾文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI ZHONGWEI TENGXIN ELECTRONIC CO Ltd
Original Assignee
WUXI ZHONGWEI TENGXIN ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI ZHONGWEI TENGXIN ELECTRONIC CO Ltd filed Critical WUXI ZHONGWEI TENGXIN ELECTRONIC CO Ltd
Priority to CN201910086847.9A priority Critical patent/CN109709473B/zh
Publication of CN109709473A publication Critical patent/CN109709473A/zh
Application granted granted Critical
Publication of CN109709473B publication Critical patent/CN109709473B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及集成电路测试技术领域，具体公开了一种用于3D‑SiP芯片测试向量压缩的方法，其中，所述用于3D‑SiP芯片测试向量压缩的方法包括：搜索待压缩的测试向量的路径；加载待压缩的测试向量；将待压缩的测试向量进行模式转换以得到压缩后的测试向量。本发明还公开了一种用于3D‑SiP芯片测试向量压缩的系统。本发明提供的用于3D‑SiP芯片测试向量压缩的方法使得压缩后的测试向量相比待压缩的测试向量压缩比达到50%，能够很大程度节省ATE中测试向量的空间。

Description

一种用于3D-SiP芯片测试向量压缩的方法及系统
技术领域
本发明涉及集成电路测试技术领域，尤其涉及一种用于3D-SiP芯片测试向量压缩的方法及一种用于3D-SiP芯片测试向量压缩的系统。
背景技术
随着CMOS电路特征尺寸越来越小，摩尔定律几乎发挥到了极致，一方面，封装集成度的不断提高，催生了系统级封装技术（SiP）发展；另一方面，SoC与SiP相互融合发展，系统电路线宽越来越小，集成度越来越高；衍生了三维系统级封装（3D-SiP）。
在外形尺寸方面，3D-SiP集成电路芯片增加了集成度，在同一个封装里面集成不同功能的芯片，例如FPGA、DSP、SRAM、Flash等；由于同一封装内部集成的芯片多且较为复杂，3D-SiP芯片在测试时，所产生的测试向量非常大，给ATE系统带来了较大的挑战。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种用于3D-SiP芯片测试向量压缩的方法及一种用于3D-SiP芯片测试向量压缩的系统，以解决现有技术中的问题。
作为本发明的第一个方面，提供一种用于3D-SiP芯片测试向量压缩的方法，其中，所述用于3D-SiP芯片测试向量压缩的方法包括：
搜索待压缩的测试向量的路径；
加载待压缩的测试向量；
将待压缩的测试向量进行模式转换以得到压缩后的测试向量。
优选地，所述将待压缩的测试向量进行模式转换以得到压缩后的测试向量包括：
将待压缩的测试向量的测试码每两行设置成为一个时序；
将每两行的结尾设置一个分号。
优选地，所述待压缩的测试向量的特征属性包括：时序、管脚名称、测试码固定格式和指令码。
优选地，所述压缩后的测试向量的特征属性包括：时序、管脚名称、测试码固定格式、指令码和pin_setup管脚设置选项。
优选地，所述待压缩的测试向量的格式和所述压缩后的测试向量的格式均包括atp格式。
优选地，所述压缩后的测试向量的测试码的行数为4的倍数。
优选地，所述压缩后的测试向量的指令码设置在每4行的第三行。
优选地，所述压缩后的测试向量的指令码包括repeat和match。
作为本发明的第二个方面，提供一种用于3D-SiP芯片测试向量压缩的系统，其中，所述用于3D-SiP芯片测试向量压缩的系统包括：
搜索模块，所述搜索模块用于搜索待压缩的测试向量的路径；
加载模块，所述加载模块用于加载待压缩的测试向量；
转换模块，所述转换模块用于将待压缩的测试向量进行模式转换以得到压缩后的测试向量。
本发明提供的用于3D-SiP芯片测试向量压缩的方法，通过搜索待压缩的测试向量的路径，加载待压缩的测试向量，然后将待压缩的测试向量进行模式转换得到压缩后的测试向量，该压缩后的测试向量可以基于ATE（Automstic Test Equipment，自动测试设备）对3D-SiP芯片进行功能测试，该压缩后的测试向量相比待压缩的测试向量压缩比达到50%，能够很大程度节省ATE中测试向量的空间。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明提供的用于3D-SiP芯片测试向量压缩的方法的流程图。
图2为本发明提供的待压缩的测试向量的测试码的一种具体示例图。
图3为本发明提供的压缩后的测试向量的测试码的一种具体示例图。
图4为本发明提供的用于3D-SiP芯片测试向量压缩的系统的结构框图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的第一个方面，提供一种用于3D-SiP芯片测试向量压缩的方法，其中，如图1所示，所述用于3D-SiP芯片测试向量压缩的方法包括：
S110、搜索待压缩的测试向量的路径；
S120、加载待压缩的测试向量；
S130、将待压缩的测试向量进行模式转换以得到压缩后的测试向量。
本发明提供的用于3D-SiP芯片测试向量压缩的方法，通过搜索待压缩的测试向量的路径，加载待压缩的测试向量，然后将待压缩的测试向量进行模式转换得到压缩后的测试向量，该压缩后的测试向量可以基于ATE（Automstic Test Equipment，自动测试设备）对3D-SiP芯片进行功能测试，该压缩后的测试向量相比待压缩的测试向量压缩比达到50%，能够很大程度节省ATE中测试向量的空间。
具体地，所述将待压缩的测试向量进行模式转换以得到压缩后的测试向量包括：
将待压缩的测试向量的测试码每两行设置成为一个时序；
将每两行的结尾设置一个分号。
具体地，所述待压缩的测试向量的特征属性包括：时序、管脚名称、测试码固定格式和指令码。
具体地，所述压缩后的测试向量的特征属性包括：时序、管脚名称、测试码固定格式、指令码和pin_setup管脚设置选项。
具体地，所述待压缩的测试向量的格式和所述压缩后的测试向量的格式均包括atp格式。
图2为待压缩的测试向量的测试码的一种具体示例图，图3为压缩后的测试向量的测试码的一种具体示例图。
需要说明的是，所述压缩后的测试向量的测试码的行数为4的倍数。
具体地，所述压缩后的测试向量的指令码设置在每4行的第三行。例如以ABCD为一个周期，压缩后的测试向量的指令码只能写在C这一行
具体地，所述压缩后的测试向量的指令码包括repeat和match。压缩后的测试向量需要区分输入和输出，输入填写“2x”，输出填写“2x_output”。
需要说明的是，所述时序符合一般用> TSB1、>TSB2、>TSB3、>TSB4表示。
还需要说明的是，待压缩的测试向量的固定格式为vm_vector、import tset等。
由图2和图3可以看出，压缩后的测试向量的测试码每两行只占一行ATE测试向量的空间，测试向量压缩比为50%。
作为本发明的第二个方面，提供一种用于3D-SiP芯片测试向量压缩的系统，其中，如图4所示，所述用于3D-SiP芯片测试向量压缩的系统10包括：
搜索模块110，所述搜索模块110用于搜索待压缩的测试向量的路径；
加载模块120，所述加载模块120用于加载待压缩的测试向量；
转换模块130，所述转换模块130用于将待压缩的测试向量进行模式转换以得到压缩后的测试向量。
本发明提供的用于3D-SiP芯片测试向量压缩的系统，通过搜索待压缩的测试向量的路径，加载待压缩的测试向量，然后将待压缩的测试向量进行模式转换得到压缩后的测试向量，该压缩后的测试向量可以基于ATE（Automstic Test Equipment，自动测试设备）对3D-SiP芯片进行功能测试，该压缩后的测试向量相比待压缩的测试向量压缩比达到50%，能够很大程度节省ATE中测试向量的空间。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种用于3D-SiP芯片测试向量压缩的方法，其特征在于，所述用于3D-SiP芯片测试向量压缩的方法包括：
搜索待压缩的测试向量的路径；
加载待压缩的测试向量；
将待压缩的测试向量进行模式转换以得到压缩后的测试向量。
2.根据权利要求1所述的用于3D-SiP芯片测试向量压缩的方法，其特征在于，所述将待压缩的测试向量进行模式转换以得到压缩后的测试向量包括：
将待压缩的测试向量的测试码每两行设置成为一个时序；
将每两行的结尾设置一个分号。
3.根据权利要求1所述的用于3D-SiP芯片测试向量压缩的方法，其特征在于，所述待压缩的测试向量的特征属性包括：时序、管脚名称、测试码固定格式和指令码。
4.根据权利要求1所述的用于3D-SiP芯片测试向量压缩的方法，其特征在于，所述压缩后的测试向量的特征属性包括：时序、管脚名称、测试码固定格式、指令码和pin_setup管脚设置选项。
5.根据权利要求1所述的用于3D-SiP芯片测试向量压缩的方法，其特征在于，所述待压缩的测试向量的格式和所述压缩后的测试向量的格式均包括atp格式。
6.根据权利要求1所述的用于3D-SiP芯片测试向量压缩的方法，其特征在于，所述压缩后的测试向量的测试码的行数为4的倍数。
7.根据权利要求6所述的用于3D-SiP芯片测试向量压缩的方法，其特征在于，所述压缩后的测试向量的指令码设置在每4行的第三行。
8.根据权利要求 7所述的用于3D-SiP芯片测试向量压缩的方法，其特征在于，所述压缩后的测试向量的指令码包括repeat和match。
9.一种用于3D-SiP芯片测试向量压缩的系统，其特征在于，所述用于3D-SiP芯片测试向量压缩的系统包括：
搜索模块，所述搜索模块用于搜索待压缩的测试向量的路径；
加载模块，所述加载模块用于加载待压缩的测试向量；
转换模块，所述转换模块用于将待压缩的测试向量进行模式转换以得到压缩后的测试向量。
CN201910086847.9A 2019-01-29 2019-01-29 一种用于3D-SiP芯片测试向量压缩的方法及系统 Active CN109709473B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910086847.9A CN109709473B (zh) 2019-01-29 2019-01-29 一种用于3D-SiP芯片测试向量压缩的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910086847.9A CN109709473B (zh) 2019-01-29 2019-01-29 一种用于3D-SiP芯片测试向量压缩的方法及系统

Publications (2)

Publication Number Publication Date
CN109709473A true CN109709473A (zh) 2019-05-03
CN109709473B CN109709473B (zh) 2021-05-28

Family

ID=66263186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910086847.9A Active CN109709473B (zh) 2019-01-29 2019-01-29 一种用于3D-SiP芯片测试向量压缩的方法及系统

Country Status (1)

Country Link
CN (1) CN109709473B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862274A (zh) * 2006-05-27 2006-11-15 合肥工业大学 一种多扫描链的大规模集成电路测试数据压缩方法
US20080244342A1 (en) * 2005-08-23 2008-10-02 Oc Applications Research Llc Scan string segmentation for digital test compression
US20080263418A1 (en) * 2007-04-23 2008-10-23 Ward Samuel I System and Method for Adaptive Nonlinear Test Vector Compression
CN102262208A (zh) * 2010-05-31 2011-11-30 无锡中星微电子有限公司 一种芯片测试的方法和系统
CN102608517A (zh) * 2012-02-16 2012-07-25 工业和信息化部电子第五研究所 一种创建集成电路测试程序包的快速方法
CN105137321A (zh) * 2015-08-12 2015-12-09 安庆师范学院 一种基于分组测试向量之间的近似兼容性压缩方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080244342A1 (en) * 2005-08-23 2008-10-02 Oc Applications Research Llc Scan string segmentation for digital test compression
CN1862274A (zh) * 2006-05-27 2006-11-15 合肥工业大学 一种多扫描链的大规模集成电路测试数据压缩方法
US20080263418A1 (en) * 2007-04-23 2008-10-23 Ward Samuel I System and Method for Adaptive Nonlinear Test Vector Compression
CN102262208A (zh) * 2010-05-31 2011-11-30 无锡中星微电子有限公司 一种芯片测试的方法和系统
CN102608517A (zh) * 2012-02-16 2012-07-25 工业和信息化部电子第五研究所 一种创建集成电路测试程序包的快速方法
CN105137321A (zh) * 2015-08-12 2015-12-09 安庆师范学院 一种基于分组测试向量之间的近似兼容性压缩方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SATYENDRA BISWAS等: "A Software-Based Method for Test Vector Compression in Testing System-on-a-Chip", 《IMTC 2006 – INSTRUMENTATION AND MEASUREMENT TECHNOLOGY CONFERENCE》 *
于静等: "基于测试向量压缩的多核并行测试", 《计算机辅助设计与图形学学报》 *

Also Published As

Publication number Publication date
CN109709473B (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
US8694951B1 (en) Core wrapping in the presence of an embedded wrapped core
US20090100305A1 (en) Reprogrammable built-in-self-test integrated circuit and test method for the same
CN201434875Y (zh) 芯片测试治具
CN103487744B (zh) 一种动态emmi系统及其实现方法和应用方法
WO2020047485A9 (en) Test system for executing built-in self-test in deployment for automotive applications
CN102854455A (zh) 集成电路测试系统及集成电路测试系统的控制方法
CN102360064A (zh) 芯片的测试系统
CN104345265A (zh) 一种芯片测试方法和装置
CN102446557B (zh) 一种芯片和一种芯片并行测试的方法
CN102401876B (zh) 一种光电集成电路芯片的测试系统和测试方法
CN109709473A (zh) 一种用于3D-SiP芯片测试向量压缩的方法及系统
CN104765671A (zh) 一种用可重用性层次化验证平台进行uart模块验证的方法
CN112016227A (zh) 一种SiP微系统的可靠性分析方法
CN113947048B (zh) 用于对待测设计进行验证的接口连接方法及相关设备
US20120286818A1 (en) Assembly for optical backside failure analysis of wire-bonded device during electrical testing
CN203054188U (zh) 一种jtag调测电路和系统
CN105740579A (zh) 一种连接uvm验证平台的搭建方法
CN108459262A (zh) 一种通用化的SiP芯片测试系统及测试方法
CN104459522A (zh) 芯片自测方法及系统
CN117669481A (zh) 一种共用底板验证电路的芯片物理验证方法及其evb板
CN117148770A (zh) 一种高性能信号采集系统级芯片封装及数据采集方法
CN109425823B (zh) Jtag接口中的顺序测试访问端口选择
CN104576440B (zh) 配置涂胶显影机内工艺模块数量及机器人速度的方法
CN100375196C (zh) 并列测试及烧录系统中读取半导体晶元数据的方法
US20090300442A1 (en) Field mounting-type test apparatus and method for testing memory component or module in actual PC environment

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant