CN109687288B - 一种高密度vcsel阵列结构及其制备方法 - Google Patents

Abstract

本发明提供一种高密度VCSEL阵列结构及其制备方法，结构包括依次层叠设置的衬底、第一DBR层、有源层、氧化层、第二DBR层和欧姆接触层，所述欧姆接触层远离所述第二DBR层的表面设有多个相互独立的出光区域，各所述出光区域的周围分别设有由所述欧姆接触层延伸至所述有源层的氧化孔，所述欧姆接触层远离所述第二DBR层的表面于除所述出光区域以外的区域均设有电极，相邻两个所述出光区域通过所述电极连通。有效地增加了欧姆接触的面积，减少了芯片接触电阻的升高，避免了电压上升、光电转换效率下降等问题。

Description

一种高密度VCSEL阵列结构及其制备方法

技术领域

本发明涉及一种VCSEL芯片技术领域，尤其涉及一种高密度VCSEL阵列结构及其制备方法。

背景技术

随着科学技术的不断发展，各种各样的VCSEL芯片已广泛应用于人们的日常生活、工作以及工业中，为人们的生活带来了极大的便利，具有高密度管芯的VCSEL阵列结构也应运而生。如图1和图2所示，VCSEL阵列结构包括GaAs衬底1’和设于GaAs衬底1’上的N型DBR层2’，N型DBR层2’上设有多个独立的氧化台阶，该氧化台阶由依次层叠的MQW层3’、氧化限制层4’、P型DBR层5’、GaAs层6’和环形欧姆电极7’组成，其中MQW层3’靠近N型DBR层2’设置。该环形电极的中央区域形成出光孔8’。然而，当出光孔当阵列密度增大，为确保出光效率，出光孔不能缩小，因此，环形欧姆电极的面积将被压缩，从而导致欧姆接触面积不够，芯片的接触电阻升高，进而造成电压上升及光电转换效率下降。

发明内容

有鉴于此，本发明的目的为：提供一种能够增大欧姆接触面积的高密度VCSEL阵列结构及其制备方法。

本发明提供的一个技术方案为：

一种高密度VCSEL阵列结构，包括依次层叠设置的衬底、第一DBR层、有源层、氧化层、第二DBR层和欧姆接触层，所述欧姆接触层远离所述第二DBR层的表面设有多个相互独立的出光区域，各所述出光区域的周围分别设有由所述欧姆接触层延伸至所述有源层的氧化孔，所述欧姆接触层远离所述第二DBR层的表面于除所述出光区域以外的区域均设有电极，相邻两个所述出光区域通过所述电极连通。

可选的，多个所述出光区域均匀分布。

可选的，各所述出光区域与其周围氧化孔的相对位置相同。

可选的，所述氧化孔的数量为两个以上，两个以上的所述氧化孔围绕所述出光区域均匀且间隔分布。

可选的，两个以上的所述氧化孔的大小相同。

可选的，位于相邻两个所述出光区域之间的所述氧化孔大小相同且位置重合。

可选的，所述氧化孔的孔径由所述欧姆接触层向所述有源层的方向逐渐增大。

可选的，所述氧化孔的侧壁与所述有源层的夹角范围为70度-90度，包括端点值。

可选的，所述氧化孔内填充有导电金属。

本发明提供的另一个技术方案为：

一种高密度VCSEL阵列结构的制备方法，包括：

提供衬底；

在所述衬底上依次生长第一DBR层、有源层、氧化层、第二DBR层和欧姆接触层；

在所述欧姆接触层远离所述第二DBR层的表面设置多个相互独立的出光区域；

在各所述出光区域的周围分别设蚀刻出由所述欧姆接触层延伸至所述有源层的氧化孔；

在所述欧姆接触层远离所述第二DBR层的表面于除所述出光区域以外的区域均设置电极，相邻两个所述出光区域通过所述电极连通。

从上述描述可知，本发明的高密度VCSEL阵列结构，通过设置氧化孔，使得氧化孔充分氧化，欧姆接触层远离所述第二DBR层的表面除出光区域之外的区域均设有电极，相比传统仅在出光区域设置环形电极的结构，相同阵列面积和密度下，本发明的电极面积显然要大很多，因此在很大程度上提高了欧姆接触面积，改善了芯片接触电阻升高的现象，有效避免了电压上升、光电转换效率下降等问题。

本发明的高密度VCSEL阵列结构的制备方法，设置氧化孔之后，在欧姆接触层远离所述第二DBR层的表面除出光区域之外的地方均设置了电极，有效地增加了欧姆接触的面积，减少了芯片接触电阻的升高。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术的VCSEL阵列结构的俯视图；

图2为沿图1中A-A’线切开的剖面图；

图3为本发明实施例的高密度VCSEL阵列结构的俯视示意图一；

图4为沿图3中B-B’线切开的剖面示意图；

图5为本发明实施例的高密度VCSEL阵列结构的氧化孔分布示意图一；

图6为本发明实施例的高密度VCSEL阵列结构的氧化孔分布示意图二；

图7为本发明实施例的高密度VCSEL阵列结构的俯视示意图二；

图8为本发明实施例的高密度VCSEL阵列结构的氧化孔的结构示意图。

图标：

1’、GaAs衬底；2’、N型DBR层；3’、MQW层；4’、氧化限制层；5’ 、P型DBR层；6’、GaAs层；7’环形欧姆电极；8’、出光孔；1、衬底；2、第一DBR层；3、有源层；4、氧化层；5、第二DBR层；6、欧姆接触层；7、出光区域；8、氧化孔；9、电极；10、打线电极。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

在描述本发明实施例之前，需要说明的是，本发明中所述的衬底包括但不限于GaAs，有源层包括但不限于量子阱，欧姆接触层包括但不限于GaAs。所述第一DBR层优选为N型DBR层，所述第二DBR层优选为P型DBR层。

下面是对具体实施方式的详细说明。

实施例一

本实施例提供一种高密度VCSEL阵列结构，包括从下到上依次层叠设置的衬底1、第一DBR层2、有源层3、氧化层4、第二DBR层5和欧姆接触层6，所述欧姆接触层6远离所述第二DBR层5的表面设有多个相互独立且均匀分布的出光区域7，各所述出光区域7的周围分别设有由所述欧姆接触层6延伸至所述有源层3的氧化孔8，所述欧姆接触层6远离所述第二DBR层5的表面于除所述出光区域7以外的区域均设有电极9，所述氧化孔8内填充有与所述电极9电连接的导电金属，相邻两个所述出光区域7通过所述电极9连通。所述电极9和所述导电金属的材质相同。如图3所示为本实施例高密度VCSEL阵列结构的俯视示意图，图4为沿图3中B-B’线切开的剖面示意图。

本实施例的高密度VCSEL阵列结构，出光区域均匀分布，可确保整个阵列结构出光均匀，氧化孔内设置导电金属，能够起到电流限制的作用。

实施例二

本实施例提供一种高密度VCSEL阵列结构，与上述实施例一的区别在于，各所述出光区域7与其周围氧化孔8的相对位置相同，且各所述出光区域7周围的所述氧化孔8大小均相同。氧化孔的位置和大小设置能够确保整个阵列结构电流均匀，并且降低了工艺难度。

具体的，每一出光区域7周围的氧化孔8数量为一个，氧化孔的分布示意图如图5所示。氧化孔为一个的设置可以最大限度的增大欧姆接触层上表面的电极面积，从而最大限度地提高欧姆接触面积。

每一出光区域7周围的氧化孔8也可以是多个，多个氧化孔8围绕一出光区域7间隔且均匀分布，氧化孔的分布示意图如图6所示。需要说明的是，多个氧化孔均匀分布使得欧姆接触均匀，同时能够使得电流限制均匀，当然多个氧化孔也可以不均匀分布。

实施例三

本实施例提供一种高密度VCSEL阵列结构，包括从下到上依次层叠设置的衬底1、第一DBR层2、有源层3、氧化层4、第二DBR层5和欧姆接触层6，所述欧姆接触层6远离所述第二DBR层5的表面设有多个相互独立且均匀分布的出光区域7，所述出光区域7呈方形阵列分布。

各所述出光区域7周围均匀且间隔分布有4个大小相同的氧化孔8，各所述出光区域7与其周围氧化孔8的相对位置相同，位于相邻两个所述出光区域7之间的氧化孔8大小相同且位置重合。所述氧化孔8内填充有导电金属，所述欧姆接触层6远离所述第二DBR层5的表面于除所述出光区域7以外的区域均设有与所述导电金属电连接且材质与所述导电金属相同的电极9，相邻两个所述出光区域7通过所述电极9连通。如图7所示为本实施例高密度VCSEL阵列结构的俯视示意图。

优选的，所述电极9向外延伸出整面的打线电极10。

本实施例中，每个出光区域对应4个氧化孔，而位于相邻两个出光区域之间的氧化孔大小相同且位置重合，则节省了一半的位于相邻两个出光区域之间的氧化孔，平均每个出光区域周围设置2.5个氧化孔。并且各出光区域与其周围氧化孔的相对位置相同，且位于相邻两个所述出光区域之间的氧化孔大小相同且位置重合，使得最终整个阵列结构的氧化孔分布均匀，进而使得电流效果最佳。

像图1和图2所示的传统结构，需要蚀刻成氧化台阶然后分别将每个氧化台阶氧化进行电流限制，因此若在同样的面积区域内做更多的氧化台阶只能将氧化台阶大小缩小，由于出光区域大小不能缩小，所以欧姆电极的面积必然得缩小，这样就导致欧姆电阻增大（欧姆电阻=电阻率/接触面积），所以导致大部分的电流和欧姆电阻产生热，由于输出功率P=IV-IR^2，其中I为电流，V为电压，R为欧姆电阻，此时R增大，必然导致输出功率下降，光电转换效率下降。但是采用本发明设置氧化孔并欧姆接触层上除出光区域外的地方设置欧姆电极的方案，虽然出光区域增多导致欧姆接触面积减少，但是除了氧化孔以外的部分均有欧姆效果，因此欧姆接触面积相比传统结构要大很多。

上述实施例中，出光区域和氧化孔均为圆形，出光区域的直径为13um-18um，氧化孔的直径为3um-5um。所述出光区域和氧化孔的形状不限于圆形，例如可以是方形、三角形、菱形等，出光区域和氧化的形状也可以不同，如有出光区域为圆形，氧化孔为方形。

实施例四

本实施例提供一种高密度VCSEL阵列结构，与上述实施例一的区别在于，所述氧化孔8的孔径由所述欧姆接触层向所述有源层的方向逐渐增大，所述氧化孔8的侧壁与所述有源层3的夹角α的范围为70度-90度，包括端点值。氧化孔的结构示意图如图8所示。

上述结构，靠近欧姆接触层上表面的氧化孔孔径很小，电极的面积增大，进一步增大了欧姆接触面积。而越靠近有源层方向孔径越来越大，从而增大了电流限制。本实施例使得电流限制和欧姆接触得到最佳平衡。

上述氧化孔侧壁与有源层夹角范围的设置，既能够确保电流限制和欧姆接触的效果，又能够使得电极易填充，降低工艺难度。

上述氧化孔的设置还可以运用在实施例二和实施例三中。

实施例五

一种对应上述实施例一-四的高密度VCSEL阵列结构的制备方法，包括：

提供衬底；

在所述衬底上依次生长第一DBR层、有源层、氧化层、第二DBR层和欧姆接触层；

在所述欧姆接触层远离所述第二DBR层的表面划分出多个相互独立且分布的出光区域；

在各所述出光区域的周围分别设蚀刻出由所述欧姆接触层延伸至所述有源层且孔径由所述欧姆接触层向所述有源层的方向逐渐增大的氧化孔，所述氧化孔的侧壁与所述有源层的夹角范围为70度-90度，包括端点值的氧化孔；所述氧化孔数量可以是一个，也可以是多个，具体的位置分布可参考上述实施例一至四，此处不再赘述；

在所述欧姆接触层远离所述第二DBR层的表面于除所述出光区域以外的区域以及所述氧化孔内均沉积导电金属，所述欧姆接触层远离所述第二DBR层的表面上的所述导电金属作为电极，相邻两个所述出光区域通过所述电极连通。

综上所述，本发明的高密度VCSEL阵列结构及其制备方法，增大了欧姆接触面积，降低了接触电阻，有效解决了电压上升、光电转换效率下降等问题。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种高密度VCSEL阵列结构，其特征在于，包括依次层叠设置的衬底、第一DBR层、有源层、氧化层、第二DBR层和欧姆接触层，所述欧姆接触层远离所述第二DBR层的表面设有多个相互独立的出光区域，各所述出光区域的周围分别设有由所述欧姆接触层延伸至所述有源层的氧化孔，所述欧姆接触层远离所述第二DBR层的表面于除所述出光区域以外的区域均设有电极，相邻两个所述出光区域通过所述电极连通。

2.根据权利要求1所述的高密度VCSEL阵列结构，其特征在于，多个所述出光区域均匀分布。

3.根据权利要求1或2所述的高密度VCSEL阵列结构，其特征在于，所述氧化孔的数量为两个以上，两个以上的所述氧化孔围绕所述出光区域均匀且间隔分布。

4.根据权利要求3所述的高密度VCSEL阵列结构，其特征在于，两个以上的所述氧化孔的大小相同。

5.根据权利要求1或2所述的高密度VCSEL阵列结构，其特征在于，位于相邻两个所述出光区域之间的所述氧化孔大小相同且位置重合。

6.根据权利要求1或2所述的高密度VCSEL阵列结构，其特征在于，所述氧化孔的孔径由所述欧姆接触层向所述有源层的方向逐渐增大。

7.根据权利要求6所述的高密度VCSEL阵列结构，其特征在于，所述氧化孔的侧壁与所述有源层的夹角范围为70度-90度，包括端点值。

8.根据权利要求1或2所述的高密度VCSEL阵列结构，其特征在于，所述氧化孔内填充有导电金属。

9.一种高密度VCSEL阵列结构的制备方法，其特征在于，包括：

提供衬底；

在所述衬底上依次生长第一DBR层、有源层、氧化层、第二DBR层和欧姆接触层；

在所述欧姆接触层远离所述第二DBR层的表面设置多个相互独立的出光区域；

在各所述出光区域的周围分别设蚀刻出由所述欧姆接触层延伸至所述有源层的氧化孔；

在所述欧姆接触层远离所述第二DBR层的表面于除所述出光区域以外的区域均设置电极，相邻两个所述出光区域通过所述电极连通。

Images