CN109686398A - 一种用于nand闪存的似然比软值的生成方法和装置 - Google Patents

一种用于nand闪存的似然比软值的生成方法和装置 Download PDF

Info

Publication number
CN109686398A
CN109686398A CN201811583638.7A CN201811583638A CN109686398A CN 109686398 A CN109686398 A CN 109686398A CN 201811583638 A CN201811583638 A CN 201811583638A CN 109686398 A CN109686398 A CN 109686398A
Authority
CN
China
Prior art keywords
likelihood ratio
value
read
reference voltage
soft value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811583638.7A
Other languages
English (en)
Other versions
CN109686398B (zh
Inventor
马征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Jiaotong University
Original Assignee
Southwest Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Jiaotong University filed Critical Southwest Jiaotong University
Priority to CN201811583638.7A priority Critical patent/CN109686398B/zh
Publication of CN109686398A publication Critical patent/CN109686398A/zh
Application granted granted Critical
Publication of CN109686398B publication Critical patent/CN109686398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38Response verification devices
    • G11C29/42Response verification devices using error correcting codes [ECC] or parity check
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1108Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供了一种用于NAND闪存的似然比软值的生成方法和装置。其中的用于NAND闪存的似然比软值的生成装置包括:读写控制器和纠错编码迭代译码器。通过使用上述的用于NAND闪存的似然比软值的生成方法和装置,可以得到比较准确的译码似然比软值。

Description

一种用于NAND闪存的似然比软值的生成方法和装置
技术领域
本申请涉及存储器技术领域,尤其涉及一种用于NAND闪存的似然比软值的生成方法和装置。
背景技术
随着电子技术的发展,单位面积上容纳的存储单元越来越多,单元之间的间距越来越小,因此也导致了差错率的增加。
NAND闪存(NAND Flash)是近年来发展迅猛的一种非易失性随机访问存储介质,NAND闪存中的误码主要是由擦写次数增加引起的老化、相邻单元写入干扰、长时间存储电荷流失、读操作分布等效应而引起的。差错率的增加也大大降低了NAND闪存的使用寿命,例如,当所有差错控制手段都无法保证10-15的误码率的情况下,NAND闪存就将被当成失效。
前向纠错编码是NAND系统最重要的差错控制编码,其通过产生一定的冗余比特,与信息比特形成校验关系,可以有效地对产生的误码进行纠正。为了尽可能地增加NAND闪存的使用寿命,减少误码,现代的NAND闪存中一般都采用强大的可逼近性能限的纠错编码,如LDPC码或Polar码等。为了获得更好的纠错性能,译码往往采用软输入似然比的迭代译码算法来获得逼近性能限的性能。因此,获得精确的译码软输入似然比值(Likelihoodratio)是十分重要的一步。
译码输入的似然比软值一般由接收信号的概率密度函数推得,由于NAND闪存中的数据受前述各种效应影响明显,其分布的概率密度函数十分复杂,且具有时变性,很难实时获得解析解。
现有技术中已经提出了一些解决方案。例如,美国专利US8429500B2中提出了一种用于通信或者存储系统的软判决计算方法。在该方法中,通过估算所收到信号的概率密度函数来计算似然比(LLR)软信息值。然而,由于该方法是通过已知的接收信号的电压概率分布来进行似然比软值的计算,而NAND闪存随着时间和读写次数的变化,电压概率分布也会变化,因此将造成较大的似然比软值计算误差。
另外,美国专利US8775913B2中提出了一种对数域的似然比软信息获取方法。该方法是通过非线性映射来降低生成似然比软值过程中概率密度函数的非高斯性带来的影响。但是,由于非线性映射不能很好地匹配和跟踪概率密度函数的变化,因此只能是近似,从而也将造成似然比软值的估算不精确。
另外,美国专利US9329935B2中提出了一种根据NAND中错误的个数和已读取数据的直方图动态调整读取电压的分布,以达到动态调整软输出值的目的。但是,该方法是使用直方图的方法来动态获取概率密度函数,缺乏稳定性,且精确度不高。
另外,美国专利US2017093427A1中提出了一种似然比软值的非线性映射方法,来降低生成似然比软值过程中概率密度函数的非高斯性带来的影响。但是,该方法是通过统计分析的方法来提前获取电压的概率分布的参数,形成查找表并存入NAND控制器中,供不同时间和读写次数译码时来进行查表调用,由于NAND存储器个体之间的差异,调用时间,调用模型也存在不精确性。
另外,美国专利US8856615B1中提出了一种基于过去的性能跟踪解码器的对数似然比的数据存储设备,利用以前的已经译码成功的数据来更新LLR值,供当前或新的译码使用。但是,该方法是使用已经译出的、过时的数据来更新LLR的方案,因此不具有完全的实时性,复杂度高,普适性差。
综上可知,现有方案都存在复杂度大,适用性差的问题,而且都不能很好的适应突发的电压分布的改变,从而带来译码的结果不准确。
发明内容
有鉴于此,本发明提供了一种用于NAND闪存的似然比软值的生成方法和装置,从而可以得到比较准确的译码似然比软值。
本发明的技术方案具体是这样实现的:
一种用于NAND闪存的似然比软值的生成方法,该方法包括如下步骤:
步骤A,读写控制器通过预设的参考电压对NAND闪存中各单元的电压值进行读取;
步骤B,读写控制器根据所读取的电压值进行硬判决译码;
步骤C,判断是否正确译码,如果是,则执行步骤I;否则,执行步骤D;
步骤D,读写控制器根据所读取的电压值,使用广义似然比的方法计算得到似然比软值;
步骤E,将似然比软值输入纠错编码迭代译码器进行纠错编码,并进行软判决译码;
步骤F,判断是否正确译码,如果是,则执行步骤I;否则,执行步骤G;
步骤G,判断当前的参考电压级数是否为预设的最大参考电压级数,如果是,则执行步骤I;否则,执行步骤H;
步骤H,将当前的参考电压的级数增加一级,再使用增加后的参考电压对NAND闪存中各单元的电压值进行读取;返回执行步骤D;
步骤I,输出译码结果作为读出数据。
较佳的,使用如下的公式计算得到似然比软值:
其中,L(y)为似然比软值,p(θ|y)为在读取电压值为y的条件下取参量为θ的条件概率。
较佳的,当针对参量集中的全部参量取极大值时,使用如下的公式计算得到似然比软值:
其中,μ为存储单元中的一个状态的电压的期望阈值。
较佳的,当针对参量集中的一个或多个参量取极大值时,使用如下的公式计算得到似然比软值:
其中,κ为修正因子。
较佳的,使用如下的公式计算得到似然比软值:
其中,F为采用了广义似然比原理而构造的任意函数。
本发明中还提出了一种用于NAND闪存的似然比软值的生成装置,该装置包括:读写控制器和纠错编码迭代译码器;
所述读写控制器,用于通过预设的参考电压对NAND闪存中各单元的电压值进行读取,根据所读取的电压值进行硬判决译码;当正确译码时,输出译码结果作为读出数据;当译码不正确时,根据所读取的电压值,使用广义似然比的方法计算得到似然比软值,将当前的似然比软值输入纠错编码迭代译码器;
所述纠错编码迭代译码器,用于对似然比软值进行纠错编码,并进行软判决译码;当正确译码时,输出译码结果作为读出数据;当译码不正确时,判断当前的参考电压级数是否为预设的最大参考电压级数;如果当前的参考电压级数为预设的最大参考电压级数,则输出译码结果作为读出数据;如果当前的参考电压级数不是预设的最大参考电压级数,则将当前的参考电压的级数增加一级,再将增加后的参考电压输出至所述读写控制器,使得所述读写控制器使用增加后的参考电压对NAND闪存中各单元的电压值进行读取,并根据所读取的电压值使用广义似然比的方法计算得到似然比软值,再将当前的似然比软值输入纠错编码迭代译码器。
如上可见,在本发明中的用于NAND闪存的似然比软值的生成方法和装置中,读写控制器可以通过预设的参考电压对NAND闪存中各单元的电压值进行读取,并进行硬判决译码;当译码正确时,读写控制器可以根据所读取的电压值,使用广义似然比的方法计算得到似然比软值,因此可以通过广义似然比测试来逼近实际的NAND闪存中电压的概率分布函数,从而可以得到比较准确的译码似然比软值。
本发明中的上述用于NAND闪存的似然比软值的生成方法和装置,可以基于广义似然比推导得到译码似然比软值,不需要对NAND闪存的存储单元中的电压阈值分布进行详细的估计,因此复杂度低,易于实现。而且,本发明的技术方案通用性好,适用于多种非高斯分布的电压阈值;对于器件中瞬变的分布,无需改动似然比软值的计算也能很好地适用。另外,本发明的技术方案无需对标准的信道译码器进行任何改动,适用性好。此外,本发明的技术方案对突发的或者复杂的储存单元电压改变不敏感,仍然能够保证比较好的性能,因此稳定性好。
附图说明
图1为本发明实施例中的用于NAND闪存的似然比软值的生成方法的流程图。
图2为本发明实施例中的似然比软值的生成装置的结构示意图。
具体实施方式
为使本发明的技术方案及优点更加清楚明白,以下结合附图及具体实施例,对本发明作进一步详细的说明。
图1为本发明实施例中的用于NAND闪存的似然比软值的生成方法的流程图。
如图1所示,本发明实施例中的用于NAND闪存的似然比软值的生成方法包括如下所述步骤:
步骤101,读写控制器通过预设的参考电压对NAND闪存中各单元的电压值进行读取。
在本步骤中,当读写控制器(例如,固体硬盘SSD的读写控制器)收到读请求后,该读写控制器可以通过预设的参考电压对NAND闪存中各单元的电压值进行读取,从而获得各单元的读取电压值。
步骤102,读写控制器根据所读取的电压值进行硬判决译码。
步骤103,判断是否正确译码,如果是,则执行步骤109;否则,执行步骤104。
步骤104,读写控制器根据所读取的电压值,使用广义似然比(GeneralizedLikelihood ratio)的方法计算得到似然比软值。
步骤105,将似然比软值输入纠错编码迭代译码器进行纠错编码,并进行软判决译码。
步骤106,判断是否正确译码,如果是,则执行步骤109;否则,执行步骤107。
步骤107,判断当前的参考电压级数是否为预设的最大参考电压级数,如果是,则执行步骤109;否则,执行步骤108。
步骤108,将当前的参考电压的级数增加一级,再使用增加后的参考电压对NAND闪存中各单元的电压值进行读取;返回执行步骤104。
步骤109,输出译码结果作为读出数据。
通过上述的步骤101~109,即可得到比较准确的译码似然比软值。
另外,在本发明的技术方案中,可以使用多种实现方法来实现上述的步骤104。以下将以其中的几种具体实现方式为例对本发明的技术方案进行详细的介绍。
例如,较佳的,在本发明的一个具体实施例中,假设所读取的存储单元中的电压值y分布的概率密度函数为f(y),概率为p(y),其参量集为θ,判定区域为H0:θ∈Θ*,H1:θ∈Θ\Θ*,那么可以使用如下的公式计算得到似然比软值:
其中,L(y)为似然比软值,p(θ|y)为在读取电压值为y的条件下取参量为θ的条件概率。
这里针对参量集θ取极大值可以是参量集里的一个或多个或全部参量。
具体实施例一:
在某种分布下,当针对参量集中的全部参量取极大值时,可以使用如下的公式计算得到似然比软值:
其中,μ为存储单元中的一个状态的电压的期望阈值。
具体实施例二:
在某种分布下,当针对参量集中的一个或多个参量取极大值时,可以使用如下的公式计算得到似然比软值:
其中,κ为修正因子。在本发明的技术方案中,该修正因子κ可以通过经验或计算得到。
具体实施例三:
更一般性的,可以使用如下的公式计算得到似然比软值:
其中,F为采用了广义似然比原理而构造的任意函数。
另外,较佳的,在本发明的一个具体实施例中,可以根据NAND闪存在不同的生命周期区段(例如,不同的使用时间周期段,不同的P/E循环次数段等)的电压分布特性,预先计算得到具有不同分布函数的广义似然比软值,形成查找表,预存在NAND闪存的读写控制器的ROM中,供不同的时间段译码查表调用。
另外,在本发明的技术方案中,还提出了一种用于NAND闪存的似然比软值的生成装置,具体请参见图2。
图2是本发明实施例中的似然比软值的生成装置的结构示意图。如图2所示,该似然比软值的生成装置包括:读写控制器21和纠错编码迭代译码器22;
所述读写控制器21,用于通过预设的参考电压对NAND闪存24中各单元25的电压值进行读取,根据所读取的电压值进行硬判决译码;当正确译码时,输出译码结果作为读出数据;当译码不正确时,根据所读取的电压值,使用广义似然比的方法计算得到似然比软值,将当前的似然比软值输入纠错编码迭代译码器22;
所述纠错编码迭代译码器22,用于对似然比软值进行纠错编码,并进行软判决译码;当正确译码时,输出译码结果作为读出数据;当译码不正确时,判断当前的参考电压级数是否为预设的最大参考电压级数;如果当前的参考电压级数为预设的最大参考电压级数,则输出译码结果作为读出数据;如果当前的参考电压级数不是预设的最大参考电压级数,则将当前的参考电压的级数增加一级,再将增加后的参考电压输出至所述读写控制器21,使得所述读写控制器21使用增加后的参考电压对NAND闪存24中各单元25的电压值进行读取,并根据所读取的电压值使用广义似然比的方法计算得到似然比软值,再将当前的似然比软值输入纠错编码迭代译码器22。
通过使用上述的用于NAND闪存的似然比软值的生成装置,也可得到比较准确的译码似然比软值。
综上所述,在本发明的技术方案中,读写控制器可以通过预设的参考电压对NAND闪存中各单元的电压值进行读取,并进行硬判决译码;当译码正确时,读写控制器可以根据所读取的电压值,使用广义似然比的方法计算得到似然比软值,因此可以通过广义似然比测试来逼近实际的NAND闪存中电压的概率分布函数,从而可以得到比较准确的译码似然比软值。
本发明中的上述用于NAND闪存的似然比软值的生成方法和装置,可以基于广义似然比推导得到译码似然比软值,不需要对NAND闪存的存储单元中的电压阈值分布进行详细的估计,因此复杂度低,易于实现。而且,本发明的技术方案通用性好,适用于多种非高斯分布的电压值;对于器件中电压瞬变的分布,无需改动似然比软值的计算也能很好地适用。另外,本发明的技术方案无需对标准的信道译码器进行任何改动,适用性好。此外,本发明的技术方案对突发的或者复杂的储存单元电压改变不敏感,仍然能够保证比较好的性能,因此稳定性好。
由于本发明的技术方案具有稳定性好、复杂度低、适用性广、精度好等特点,可以适用于多种不同的分布,均能取得较好的性能。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。

Claims (6)

1.一种用于NAND闪存的似然比软值的生成方法,其特征在于,该方法包括如下步骤:
步骤A,读写控制器通过预设的参考电压对NAND闪存中各单元的电压值进行读取;
步骤B,读写控制器根据所读取的电压值进行硬判决译码;
步骤C,判断是否正确译码,如果是,则执行步骤I;否则,执行步骤D;
步骤D,读写控制器根据所读取的电压值,使用广义似然比的方法计算得到似然比软值;
步骤E,将似然比软值输入纠错编码迭代译码器进行纠错编码,并进行软判决译码;
步骤F,判断是否正确译码,如果是,则执行步骤I;否则,执行步骤G;
步骤G,判断当前的参考电压级数是否为预设的最大参考电压级数,如果是,则执行步骤I;否则,执行步骤H;
步骤H,将当前的参考电压的级数增加一级,再使用增加后的参考电压对NAND闪存中各单元的电压值进行读取;返回执行步骤D;
步骤I,输出译码结果作为读出数据。
2.根据权利要求1所述的方法,其特征在于,使用如下的公式计算得到似然比软值:
其中,L(y)为似然比软值,p(θ|y)为在读取电压值为y的条件下取参量为θ的条件概率。
3.根据权利要求2所述的方法,其特征在于,当针对参量集中的全部参量取极大值时,使用如下的公式计算得到似然比软值:
其中,μ为存储单元中的一个状态的门限电压的期望值。
4.根据权利要求2所述的方法,其特征在于,当针对参量集中的一个或多个参量取极大值时,使用如下的公式计算得到似然比软值:
其中,κ为修正因子。
5.根据权利要求2所述的方法,其特征在于,使用如下的公式计算得到似然比软值:
其中,F为采用了广义似然比原理而构造的任意函数。
6.一种用于NAND闪存的似然比软值的生成装置,其特征在于,该装置包括:读写控制器和纠错编码迭代译码器;
所述读写控制器,用于通过预设的参考电压对NAND闪存中各单元的电压值进行读取,根据所读取的电压值进行硬判决译码;当正确译码时,输出译码结果作为读出数据;当译码不正确时,根据所读取的电压值,使用广义似然比的方法计算得到似然比软值,将当前的似然比软值输入纠错编码迭代译码器;
所述纠错编码迭代译码器,用于对似然比软值进行纠错编码,并进行软判决译码;当正确译码时,输出译码结果作为读出数据;当译码不正确时,判断当前的参考电压级数是否为预设的最大参考电压级数;如果当前的参考电压级数为预设的最大参考电压级数,则输出译码结果作为读出数据;如果当前的参考电压级数不是预设的最大参考电压级数,则将当前的参考电压的级数增加一级,再将增加后的参考电压输出至所述读写控制器,使得所述读写控制器使用增加后的参考电压对NAND闪存中各单元的电压值进行读取,并根据所读取的电压值使用广义似然比的方法计算得到似然比软值,再将当前的似然比软值输入纠错编码迭代译码器。
CN201811583638.7A 2018-12-24 2018-12-24 一种用于nand闪存的似然比软值的生成方法和装置 Active CN109686398B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811583638.7A CN109686398B (zh) 2018-12-24 2018-12-24 一种用于nand闪存的似然比软值的生成方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811583638.7A CN109686398B (zh) 2018-12-24 2018-12-24 一种用于nand闪存的似然比软值的生成方法和装置

Publications (2)

Publication Number Publication Date
CN109686398A true CN109686398A (zh) 2019-04-26
CN109686398B CN109686398B (zh) 2021-04-09

Family

ID=66189075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811583638.7A Active CN109686398B (zh) 2018-12-24 2018-12-24 一种用于nand闪存的似然比软值的生成方法和装置

Country Status (1)

Country Link
CN (1) CN109686398B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006086A (zh) * 2010-10-19 2011-04-06 凌阳科技股份有限公司 (n,k)方块码的软输入软输出解码装置
US20150365106A1 (en) * 2014-06-16 2015-12-17 Tidal Systems Deterministic read retry method for soft ldpc decoding in flash memories
CN106169308A (zh) * 2015-03-16 2016-11-30 爱思开海力士有限公司 存储器控制器及其操作方法
CN106341136A (zh) * 2015-07-08 2017-01-18 北京忆芯科技有限公司 Ldpc解码方法及其装置
CN106936446A (zh) * 2017-03-10 2017-07-07 南京大学 一种基于多进制ldpc码的高速译码器及其译码方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006086A (zh) * 2010-10-19 2011-04-06 凌阳科技股份有限公司 (n,k)方块码的软输入软输出解码装置
US20150365106A1 (en) * 2014-06-16 2015-12-17 Tidal Systems Deterministic read retry method for soft ldpc decoding in flash memories
CN106169308A (zh) * 2015-03-16 2016-11-30 爱思开海力士有限公司 存储器控制器及其操作方法
CN106341136A (zh) * 2015-07-08 2017-01-18 北京忆芯科技有限公司 Ldpc解码方法及其装置
CN106936446A (zh) * 2017-03-10 2017-07-07 南京大学 一种基于多进制ldpc码的高速译码器及其译码方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JUNLI PENG等: "Dynamic LLR scheme based on EM algorithm for LDPC decoding in NAND flash memory", 《IEICE ELECTRONICS EXPRESS》 *

Also Published As

Publication number Publication date
CN109686398B (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
US10276247B2 (en) Read retry operations with estimation of written data based on syndrome weights
US9563502B1 (en) Read retry operations with read reference voltages ranked for different page populations of a memory
CN101601094B (zh) 使用多个门限读取存储单元的方法
US9548128B2 (en) Read retry for non-volatile memories
KR101202537B1 (ko) 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
US10838810B2 (en) Systems and methods for inter-cell interference mitigation in a flash memory
US9170876B1 (en) Method and system for decoding encoded data stored in a non-volatile memory
US10510405B2 (en) Soft information module
US8751726B2 (en) System and methods employing mock thresholds to generate actual reading thresholds in flash memory devices
US8549385B2 (en) Soft decoding for quantizied channel
JP2010505200A (ja) ソフト入力ソフト出力(siso)復号器を有する不揮発性メモリにおける統計ユニットおよび適応操作
CN106981308B (zh) 一种精准获取llr信息的应用方法
US11139833B2 (en) Adaptive read retry optimization
TW201423748A (zh) 在讀取臨限值錯誤的存在下從類比記憶體胞之軟讀出
US11557353B2 (en) Optimal detection voltage obtaining method, reading control method and apparatus of memory
US10614897B1 (en) System and method for high performance sequential read by decoupling of inter-cell interference for NAND flash memories
US10607709B1 (en) System and method for efficient read-flow by inter-cell interference decoupling for NAND flash memories
CN109739682A (zh) 应用于闪存控制器中的自适应polar码纠错码系统和方法
CN109686398A (zh) 一种用于nand闪存的似然比软值的生成方法和装置
CN110111829B (zh) 一种闪存信道校正的方法、装置和介质
CN109450454A (zh) 一种用于nand闪存的获取译码软值的方法和装置
US9971646B2 (en) Reading-threshold setting based on data encoded with a multi-component code
CN109669806B (zh) 一种用于nand闪存的译码似然比软值的生成方法和装置
CN109935261A (zh) 一种用于存储器差错控制的多级译码方法和装置
CN109634772A (zh) 一种用于nand闪存数据的迭代差错控制方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant