CN109634772A - 一种用于nand闪存数据的迭代差错控制方法和装置 - Google Patents
一种用于nand闪存数据的迭代差错控制方法和装置 Download PDFInfo
- Publication number
- CN109634772A CN109634772A CN201811295523.8A CN201811295523A CN109634772A CN 109634772 A CN109634772 A CN 109634772A CN 201811295523 A CN201811295523 A CN 201811295523A CN 109634772 A CN109634772 A CN 109634772A
- Authority
- CN
- China
- Prior art keywords
- read
- probability density
- current
- density function
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种用于NAND闪存数据的迭代差错控制方法和装置,其中的装置包括:读写控制器、迭代译码器和概率密度函数估计器。通过使用上述的用于NAND闪存数据的迭代差错控制方法和装置,可以有效地对NAND闪存数据的迭代差错进行控制,得到比较准确的译码结果。
Description
技术领域
本发明涉及存储器中的差错控制技术,特别涉及一种用于NAND闪存数据的迭代差错控制方法和装置。
背景技术
随着电子技术的发展,单位面积上容纳的存储单元越来越多,单元之间的间距越来越小,因此也导致了差错率的增加。
NAND闪存(NAND Flash)是近年来发展迅猛的一种非易失性随机访问存储介质,NAND闪存中的误码主要是由擦写次数增加引起的老化、相邻单元写入干扰、长时间存储电荷流失、读操作分布等效应而引起的。差错率的增加也大大降低了NAND闪存的使用寿命,例如,当所有差错控制手段都无法保证10-15的误码率的情况下,NAND闪存就将被当成失效。
前向纠错编码是NAND系统最重要的差错控制编码,其通过产生一定的冗余比特,与信息比特形成校验关系,可以有效地对产生的误码进行纠正。为了尽可能地增加NAND闪存的使用寿命,减少误码,现代的NAND闪存中一般都采用强大的可逼近性能限的纠错编码,如LDPC码或Polar码等。为了获得更好的纠错性能,译码往往采用软输入似然比的迭代译码算法来获得逼近性能限的性能。因此,获得精确的译码软输入似然比值是十分重要的一步。
要获得精确的软输入似然比值,依赖于对每个单元所存储的的电压的概率密度函数进行精确估计。由于NAND闪存中的数据受前述各种效应影响明显,其分布的概率密度函数十分复杂,很难实时获得解析解。
现有技术中已经提出了一些解决方案。例如,美国专利US8429500B2中提出了一种用于通信或者存储系统的软判决计算方法。在该方法中,通过估算所收到信号的概率密度函数来计算似然比(LLR)软信息值。然而,由于该方法是通过已知的接收信号的门限电压概率分布来进行似然比软值的计算,而NAND闪存随着时间和读写次数的变化,门限电压概率分布也会变化,因此将造成较大的似然比软值计算误差。
另外,美国专利US8775913B2中提出了一种对数域的似然比软信息获取方法。该方法是通过非线性映射来降低生成似然比软值过程中概率密度函数的非高斯性带来的影响。但是,由于非线性映射不能很好地匹配和跟踪概率密度函数的变化,因此只能是近似,从而也将造成似然比软值的估算不精确。
另外,美国专利US9329935B2中提出了一种根据NAND中错误的个数和已读取数据的直方图动态调整读取门限电压的分布,以达到动态调整软输出值的目的。但是,该方法是使用直方图的方法来动态获取概率密度函数,缺乏稳定性,且精确度不高。
另外,美国专利US2017093427A1中提出了一种似然比软值的非线性映射方法,来降低生成似然比软值过程中概率密度函数的非高斯性带来的影响。但是,该方法是通过统计分析的方法来提前获取门限电压的概率分布的参数,形成查找表并存入NAND控制器中,供不同时间和读写次数译码时来进行查表调用,由于NAND存储器个体之间的差异,调用时间,调用模型也存在不精确性。
发明内容
有鉴于此,本发明提供一种用于NAND闪存数据的迭代差错控制方法和装置,从而可以有效地对NAND闪存数据的迭代差错进行控制,得到比较准确的译码结果。
本发明的技术方案具体是这样实现的:
一种用于NAND闪存数据的迭代差错控制方法,该方法包括以下步骤:
步骤A、读写控制器通过预设的参考电压对NAND闪存中各单元的门限电压值进行读取;
步骤B、读写控制器根据所读取的门限电压值进行硬判决译码;
步骤C、判断是否正确译码,如果是,则执行步骤M;否则,执行步骤D;
步骤D、读写控制器根据所读取的门限电压值,使用初始基准概率密度函数计算似然比软值;
步骤E、将当前的似然比软值输入迭代译码器进行一次迭代的软判决译码,并对译码结果进行硬判决;
步骤F、判断是否正确译码,如果是,则执行步骤M;否则,执行步骤G;
步骤G、判断当前的迭代译码次数是否为预设的迭代译码次数,如果是,则执行步骤J;否则,执行步骤H;
步骤H、将硬判决后的值输入到概率密度函数估计器,所述概率密度函数估计器根据读写控制器所读取的门限电压值以及当前硬判决的值计算得到概率密度函数,并将计算得到的概率密度函数作为当前的概率密度函数;
步骤I、根据所读取的门限电压值,使用当前的概率密度函数计算得到似然比软值,将计算得到的似然比软值作为当前的似然比软值,并将当前的迭代译码次数加一;返回执行步骤E;
步骤J、判断当前的参考电压级数是否为预设的最大参考电压级数,如果是,则执行步骤M;否则,执行步骤K;
步骤K、将当前的参考电压的级数增加一级,再使用增加后的参考电压对NAND闪存中各单元的门限电压值进行读取;
步骤L、根据所读取的门限电压值以及初始基准概率密度函数计算得到当前的似然比软值;返回执行步骤E;
步骤M、输出译码结果作为读出数据。
较佳的,所述概率密度函数估计器采用基于核函数的估计方法来计算得到概率密度函数。
较佳的,所述初始基准概率密度函数为高斯分布函数,或者为是通过从NAND闪存中读取的先验信息计算或者推导出来的概率分布函数。
本发明中还提供了一种用于NAND闪存数据的迭代差错控制的装置,该装置包括:读写控制器、迭代译码器和概率密度函数估计器;
所述读写控制器,用于通过预设的参考电压对NAND闪存中各单元的门限电压值进行读取,根据所读取的门限电压值进行硬判决译码;当正确译码时,输出译码结果作为读出数据;当译码不正确时,根据所读取的门限电压值,使用初始基准概率密度函数计算似然比软值,将当前的似然比软值输入迭代译码器;
所述迭代译码器,用于根据当前的似然比软值进行一次迭代的软判决译码,并对译码结果进行硬判决,判断是否正确译码;当正确译码时,输出译码结果作为读出数据;当译码不正确时,判断当前的迭代译码次数是否为预设的迭代译码次数;如果否,则将硬判决后的值输入到概率密度函数估计器;如果是,则判断当前的参考电压级数是否为预设的最大参考电压级数;如果当前的参考电压级数为预设的最大参考电压级数,则输出译码结果作为读出数据;如果当前的参考电压级数不是预设的最大参考电压级数,则将当前的参考电压的级数增加一级,再将增加后的参考电压输出至所述读写控制器,使得所述读写控制器使用增加后的参考电压对NAND闪存中各单元的门限电压值进行读取,并根据所读取的门限电压值以及初始基准概率密度函数计算得到当前的似然比软值,再将当前的似然比软值输入迭代译码器;
所述概率密度函数估计器,用于根据读写控制器所读取的门限电压值以及当前硬判决的值计算得到概率密度函数,并将计算得到的概率密度函数作为当前的概率密度函数;再将当前的概率密度函数输出至所述读写控制器,使得所述读写控制器根据所读取的门限电压值,使用当前的概率密度函数计算得到似然比软值,将计算得到的似然比软值作为当前的似然比软值,并将当前的迭代译码次数加一,然后将当前的似然比软值和次数加一后的迭代译码次数作为当前的迭代译码次数输出至所述迭代译码器。
较佳的,所述概率密度函数估计器采用基于核函数的估计方法来计算得到概率密度函数。
较佳的,所述初始基准概率密度函数为高斯分布函数,或者为是通过从NAND闪存中读取的先验信息计算或者推导出来的概率分布函数。
如上可见,在本发明所提供的用于NAND闪存数据的迭代差错控制方法和装置中,通过将概率密度函数估计嵌入到迭代译码过程中,从而可以自适应地追踪所读出电压的概率分布函数。在本发明的技术方案中,由于对概率密度函数估计和纠错译码进行联合的设计,使得概率密度估计的准确性和稳定性得以提升,同时译码的准确性也得以提升;另外,由于本发明的技术方案中利用基于核函数的概率密度函数估计方法作为嵌入式的概率密度函数估计器,因此收敛速度快,复杂度低,估计精度高;另外,由于本发明的技术方案中所使用的基准概率密度函数、核函数可以根据先验信息计算或推导备用,从而可以进一步提升译码的准确性和收敛速度;另外,本发明的技术方案具有在线的实时性和稳定性,并且与过往数据的译码成功与否无关。因此,本发明的技术方案可以自适应存储器件的电荷分布变化,从而使得所产生的似然比软值精确可靠,精度高,抗误码能力强,还可以有效提升存储器件的寿命。
附图说明
图1为本发明实施例中的用于NAND闪存数据的迭代差错控制方法的流程示意图。
图2为本发明的一个实施例中的用于NAND闪存数据的迭代差错控制的装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
图1为本发明的一个实施例中的用于NAND闪存数据的迭代差错控制方法的流程示意图。如图1所示,本发明实施例中的用于NAND闪存数据的迭代差错控制方法包括:
步骤101,读写控制器通过预设的参考电压对NAND闪存中各单元的门限电压值进行读取。
在本步骤中,当读写控制器(例如,固体硬盘SSD的读写控制器)收到读请求后,该读写控制器可以通过预设的参考电压对NAND闪存中各单元的门限电压值进行读取,从而获得各单元的门限电压值。
步骤102,读写控制器根据所读取的门限电压值进行硬判决译码。
步骤103,判断是否正确译码,如果是,则执行步骤113;否则,执行步骤104。
步骤104,读写控制器根据所读取的门限电压值,使用初始基准概率密度函数计算似然比软值。
步骤105,将当前的似然比软值输入迭代译码器进行一次迭代的软判决译码,并对译码结果进行硬判决。
步骤106,判断是否正确译码,如果是,则执行步骤113;否则,执行步骤107。
步骤107,判断当前的迭代译码次数是否为预设的迭代译码次数,如果是,则执行步骤110;否则,执行步骤108。
步骤108,将硬判决后的值输入到概率密度函数估计器,所述概率密度函数估计器根据读写控制器所读取的门限电压值以及当前硬判决的值计算得到概率密度函数,并将计算得到的概率密度函数作为当前的概率密度函数。
另外,较佳的,在本发明的一个具体实施例中,所述概率密度函数估计器可以采用基于核函数的估计方法(kernel-based estimation)来计算得到概率密度函数。其中,所使用的核函数可以根据实际应用的需要而预先选择或修改。
步骤109,根据所读取的门限电压值,使用当前的概率密度函数计算得到似然比软值,将计算得到的似然比软值作为当前的似然比软值,并将当前的迭代译码次数加一;返回执行步骤105。
步骤110,判断当前的参考电压级数是否为预设的最大参考电压级数,如果是,则执行步骤113;否则,执行步骤111。
步骤111,将当前的参考电压的级数增加一级,再使用增加后的参考电压对NAND闪存中各单元的门限电压值进行读取。
步骤112,根据所读取的门限电压值以及初始基准概率密度函数计算得到当前的似然比软值;返回执行步骤105。
步骤113,输出译码结果作为读出数据。
另外,较佳的,在本发明的一个具体实施例中,所述初始基准概率密度函数既可以是高斯分布函数,也可以是通过从NAND闪存中读取的先验信息计算或者推导出来的概率分布函数。
通过上述的步骤101~103,即可有效地对NAND闪存数据的迭代差错进行控制,从而得到比较准确的译码结果。
另外,在本发明的技术方案中,还提出了一种用于NAND闪存数据的迭代差错控制的装置。
图2为本发明的一个实施例中的用于NAND闪存数据的迭代差错控制的装置的结构示意图。如图2所示,本发明实施例中的用于NAND闪存数据的迭代差错控制的装置20包括:读写控制器21、迭代译码器22和概率密度函数估计器23;
所述读写控制器21,用于通过预设的参考电压对NAND闪存24中各单元25的门限电压值进行读取,根据所读取的门限电压值进行硬判决译码;当正确译码时,输出译码结果作为读出数据;当译码不正确时,根据所读取的门限电压值,使用初始基准概率密度函数计算似然比软值,将当前的似然比软值输入迭代译码器22;
所述迭代译码器22,用于根据当前的似然比软值进行一次迭代的软判决译码,并对译码结果进行硬判决,判断是否正确译码;当正确译码时,输出译码结果作为读出数据;当译码不正确时,判断当前的迭代译码次数是否为预设的迭代译码次数;如果否,则将硬判决后的值输入到概率密度函数估计器23;如果是,则判断当前的参考电压级数是否为预设的最大参考电压级数;如果当前的参考电压级数为预设的最大参考电压级数,则输出译码结果作为读出数据;如果当前的参考电压级数不是预设的最大参考电压级数,则将当前的参考电压的级数增加一级,再将增加后的参考电压输出至所述读写控制器21,使得所述读写控制器21使用增加后的参考电压对NAND闪存24中各单元25的门限电压值进行读取,并根据所读取的门限电压值以及初始基准概率密度函数计算得到当前的似然比软值,再将当前的似然比软值输入迭代译码器22;
所述概率密度函数估计器23,用于根据读写控制器21所读取的门限电压值以及当前硬判决的值计算得到概率密度函数,并将计算得到的概率密度函数作为当前的概率密度函数;再将当前的概率密度函数输出至所述读写控制器21,使得所述读写控制器21根据所读取的门限电压值,使用当前的概率密度函数计算得到似然比软值,将计算得到的似然比软值作为当前的似然比软值,并将当前的迭代译码次数加一,然后将当前的似然比软值和次数加一后的迭代译码次数作为当前的迭代译码次数输出至所述迭代译码器22。
通过使用上述的用于NAND闪存数据的迭代差错控制的装置,也可有效地对NAND闪存数据的迭代差错进行控制,从而得到比较准确的译码结果。
综上可知,在本发明中的用于NAND闪存数据的迭代差错控制方法和装置中,通过将概率密度函数估计嵌入到迭代译码过程中,从而可以自适应地追踪所读出电压的概率分布函数。在本发明的技术方案中,由于对概率密度函数估计和纠错译码进行联合的设计,使得概率密度估计的准确性和稳定性得以提升,同时译码的准确性也得以提升;另外,由于本发明的技术方案中利用基于核函数的概率密度函数估计方法作为嵌入式的概率密度函数估计器,因此收敛速度快,复杂度低,估计精度高;另外,由于本发明的技术方案中所使用的基准概率密度函数、核函数可以根据先验信息计算或推导备用,从而可以进一步提升译码的准确性和收敛速度;另外,本发明的技术方案具有在线的实时性和稳定性,并且与过往数据的译码成功与否无关。因此,本发明的技术方案可以自适应存储器件的电荷分布变化,从而使得所产生的似然比软值精确可靠,精度高,抗误码能力强,还可以有效提升存储器件的寿命。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (6)
1.一种用于NAND闪存数据的迭代差错控制方法,其特征在于,该方法包括以下步骤:
步骤A、读写控制器通过预设的参考电压对NAND闪存中各单元的门限电压值进行读取;
步骤B、读写控制器根据所读取的门限电压值进行硬判决译码;
步骤C、判断是否正确译码,如果是,则执行步骤M;否则,执行步骤D;
步骤D、读写控制器根据所读取的门限电压值,使用初始基准概率密度函数计算似然比软值;
步骤E、将当前的似然比软值输入迭代译码器进行一次迭代的软判决译码,并对译码结果进行硬判决;
步骤F、判断是否正确译码,如果是,则执行步骤M;否则,执行步骤G;
步骤G、判断当前的迭代译码次数是否为预设的迭代译码次数,如果是,则执行步骤J;否则,执行步骤H;
步骤H、将硬判决后的值输入到概率密度函数估计器,所述概率密度函数估计器根据读写控制器所读取的门限电压值以及当前硬判决的值计算得到概率密度函数,并将计算得到的概率密度函数作为当前的概率密度函数;
步骤I、根据所读取的门限电压值,使用当前的概率密度函数计算得到似然比软值,将计算得到的似然比软值作为当前的似然比软值,并将当前的迭代译码次数加一;返回执行步骤E;
步骤J、判断当前的参考电压级数是否为预设的最大参考电压级数,如果是,则执行步骤M;否则,执行步骤K;
步骤K、将当前的参考电压的级数增加一级,再使用增加后的参考电压对NAND闪存中各单元的门限电压值进行读取;
步骤L、根据所读取的门限电压值以及初始基准概率密度函数计算得到当前的似然比软值;返回执行步骤E;
步骤M、输出译码结果作为读出数据。
2.根据权利要求1所述的方法,其特征在于:
所述概率密度函数估计器采用基于核函数的估计方法来计算得到概率密度函数。
3.根据权利要求1所述的方法,其特征在于:
所述初始基准概率密度函数为高斯分布函数,或者为是通过从NAND闪存中读取的先验信息计算或者推导出来的概率分布函数。
4.一种用于NAND闪存数据的迭代差错控制的装置,其特征在于,该装置包括:读写控制器、迭代译码器和概率密度函数估计器;
所述读写控制器,用于通过预设的参考电压对NAND闪存中各单元的门限电压值进行读取,根据所读取的门限电压值进行硬判决译码;当正确译码时,输出译码结果作为读出数据;当译码不正确时,根据所读取的门限电压值,使用初始基准概率密度函数计算似然比软值,将当前的似然比软值输入迭代译码器;
所述迭代译码器,用于根据当前的似然比软值进行一次迭代的软判决译码,并对译码结果进行硬判决,判断是否正确译码;当正确译码时,输出译码结果作为读出数据;当译码不正确时,判断当前的迭代译码次数是否为预设的迭代译码次数;如果否,则将硬判决后的值输入到概率密度函数估计器;如果是,则判断当前的参考电压级数是否为预设的最大参考电压级数;如果当前的参考电压级数为预设的最大参考电压级数,则输出译码结果作为读出数据;如果当前的参考电压级数不是预设的最大参考电压级数,则将当前的参考电压的级数增加一级,再将增加后的参考电压输出至所述读写控制器,使得所述读写控制器使用增加后的参考电压对NAND闪存中各单元的门限电压值进行读取,并根据所读取的门限电压值以及初始基准概率密度函数计算得到当前的似然比软值,再将当前的似然比软值输入迭代译码器;
所述概率密度函数估计器,用于根据读写控制器所读取的门限电压值以及当前硬判决的值计算得到概率密度函数,并将计算得到的概率密度函数作为当前的概率密度函数;再将当前的概率密度函数输出至所述读写控制器,使得所述读写控制器根据所读取的门限电压值,使用当前的概率密度函数计算得到似然比软值,将计算得到的似然比软值作为当前的似然比软值,并将当前的迭代译码次数加一,然后将当前的似然比软值和次数加一后的迭代译码次数作为当前的迭代译码次数输出至所述迭代译码器。
5.根据权利要求4所述的装置,其特征在于:
所述概率密度函数估计器采用基于核函数的估计方法来计算得到概率密度函数。
6.根据权利要求4所述的装置,其特征在于:
所述初始基准概率密度函数为高斯分布函数,或者为是通过从NAND闪存中读取的先验信息计算或者推导出来的概率分布函数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811295523.8A CN109634772B (zh) | 2018-11-01 | 2018-11-01 | 一种用于nand闪存数据的迭代差错控制方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811295523.8A CN109634772B (zh) | 2018-11-01 | 2018-11-01 | 一种用于nand闪存数据的迭代差错控制方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109634772A true CN109634772A (zh) | 2019-04-16 |
CN109634772B CN109634772B (zh) | 2020-09-25 |
Family
ID=66067087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811295523.8A Active CN109634772B (zh) | 2018-11-01 | 2018-11-01 | 一种用于nand闪存数据的迭代差错控制方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109634772B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102376368A (zh) * | 2010-07-07 | 2012-03-14 | 马维尔国际贸易有限公司 | 对快闪存储器系统中递进读取的最优参考电压的确定 |
CN103365738A (zh) * | 2013-07-29 | 2013-10-23 | 忆正科技(武汉)有限公司 | 多层次闪存器件的轻量级软信息获取方法 |
US20150089323A1 (en) * | 2011-09-27 | 2015-03-26 | Sk Hynix Memory Solutions Inc. | Error recovery using erasures for nand flash |
CN106341136A (zh) * | 2015-07-08 | 2017-01-18 | 北京忆芯科技有限公司 | Ldpc解码方法及其装置 |
-
2018
- 2018-11-01 CN CN201811295523.8A patent/CN109634772B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102376368A (zh) * | 2010-07-07 | 2012-03-14 | 马维尔国际贸易有限公司 | 对快闪存储器系统中递进读取的最优参考电压的确定 |
US20150089323A1 (en) * | 2011-09-27 | 2015-03-26 | Sk Hynix Memory Solutions Inc. | Error recovery using erasures for nand flash |
CN103365738A (zh) * | 2013-07-29 | 2013-10-23 | 忆正科技(武汉)有限公司 | 多层次闪存器件的轻量级软信息获取方法 |
CN106341136A (zh) * | 2015-07-08 | 2017-01-18 | 北京忆芯科技有限公司 | Ldpc解码方法及其装置 |
Non-Patent Citations (1)
Title |
---|
吴伊蒙 等: "基于校验和更新的低复杂度LDPC码硬判决译码算法", 《上海大学学报》 * |
Also Published As
Publication number | Publication date |
---|---|
CN109634772B (zh) | 2020-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8942037B2 (en) | Threshold acquisition and adaption in NAND flash memory | |
US8458563B2 (en) | Reading a flash memory by joint decoding and cell voltage distribution tracking | |
US8149623B2 (en) | Controller and non-volatile semiconductor memory device | |
US10510405B2 (en) | Soft information module | |
CN111462800A (zh) | 用于确定非易失性存储器器件的最佳阈值的方法 | |
US9367389B2 (en) | Recovery strategy that reduces errors misidentified as reliable | |
US8464131B2 (en) | Reading a flash memory by constrained decoding | |
EP2763042B1 (en) | Detection and decoding in flash memories with selective binary and non-binary decoding | |
US9235469B2 (en) | Systems and methods for inter-cell interference mitigation in a flash memory | |
US7831881B2 (en) | Apparatus and method for hybrid detection of memory data | |
US10613927B1 (en) | System and method for improved memory error rate estimation | |
CN108038023B (zh) | 一种多级闪存的信号处理方法、装置、设备及存储介质 | |
US8990668B2 (en) | Decoding data stored in solid-state memory | |
CN107395214B (zh) | 一种基于闪存页错误特性降低ldpc译码延迟的方法 | |
CN106155587B (zh) | 信息处理方法及存储设备 | |
US11139833B2 (en) | Adaptive read retry optimization | |
US11557353B2 (en) | Optimal detection voltage obtaining method, reading control method and apparatus of memory | |
US10963338B1 (en) | System and method for decoder assisted dynamic log-likelihood ratio (LLR) estimation for NAND flash memories | |
US10614897B1 (en) | System and method for high performance sequential read by decoupling of inter-cell interference for NAND flash memories | |
US11177831B2 (en) | LLR estimation for soft decoding | |
CN109634772A (zh) | 一种用于nand闪存数据的迭代差错控制方法和装置 | |
CN106301389B (zh) | 译码方法和设备 | |
CN109686398A (zh) | 一种用于nand闪存的似然比软值的生成方法和装置 | |
US11258466B1 (en) | System and method for high reliability fast raid soft decoding for NAND flash memories | |
Lee et al. | Machine learning-based error recovery system for NAND flash memory with process variation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |