CN109684741A - 多粒度虚拟实验电路构建方法 - Google Patents

多粒度虚拟实验电路构建方法 Download PDF

Info

Publication number
CN109684741A
CN109684741A CN201811607112.8A CN201811607112A CN109684741A CN 109684741 A CN109684741 A CN 109684741A CN 201811607112 A CN201811607112 A CN 201811607112A CN 109684741 A CN109684741 A CN 109684741A
Authority
CN
China
Prior art keywords
circuit
construction methods
granularity
superposition
virtual experimental
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811607112.8A
Other languages
English (en)
Other versions
CN109684741B (zh
Inventor
朱津津
徐垚
李亮
孟昶含
刘蔚卫
李叶辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University of Media and Communications
Original Assignee
Zhejiang University of Media and Communications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University of Media and Communications filed Critical Zhejiang University of Media and Communications
Priority to CN201811607112.8A priority Critical patent/CN109684741B/zh
Publication of CN109684741A publication Critical patent/CN109684741A/zh
Application granted granted Critical
Publication of CN109684741B publication Critical patent/CN109684741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种多粒度虚拟实验电路构建方法,包括:构建电路的元件/器件的特征库,以及电路的数据模型中各电路接口之间的数学关系类型;搭建细粒度的元件,以及描述细粒度的元件的搭建关系;计算粗粒度的器件,采用等效算法,对线路进行等效运算,构建出对应该线路的电路单元;以及,每叠加一条线路,执行一次等效运算,进行电路单元间的叠加运算;存储和管理粗粒度的器件;以及叠加粗粒度的器件;在工作区域绘制所需计算的电路原型,以得到多粒度的电路;采用XML数据格式记录元件、器件的数据及其连线的信息以建立数字线路。该方法基于数学模型、开源硬件、虚拟仿真、实物实现的多粒度无感融合的实验线路构建技术,来构建多粒度虚拟实验电路。

Description

多粒度虚拟实验电路构建方法
技术领域
本发明属于模拟仿真技术领域,具体涉及一种多粒度虚拟实验电路构建方法。
背景技术
近几十年来,科学技术呈现爆炸式的发展,改变了很多领域的工作方式,以往人们只能够在实验室里面做实验,但自从1989年美国某教授提出虚拟实验室的概念至今,虚拟实验室得到了极大的重视,也有了很大的发展,很多传统实验室的工作内容也逐渐地转移到了虚拟实验室中。所谓虚拟实验室,即利用现有的数学建模技术、计算机仿真技术、多媒体技术、虚拟现实技术等构建一个用软件来模拟硬件设备进行实验且在计算机上运行的实验室。
虚拟实验电路构建是虚拟实验室的一部分构建内容,它是将大量的虚拟电子仪器进一步地整合在同一个虚拟的平台之中,并能够在该平台内自由切换。目前多使用Multisim、Protel、MATLAB等软件系统,以及工作平台EWB(Electronics Workvench)来实施应用于电子技术的仿真。此类软件提供了如万用表、功率表等大量不同型号的虚拟仪器,以及电源、基本元器件等各类的电子元器件。但是,由于电路实验的复杂性,主要还面临着以下的几个问题:
1)缺乏良好的操作界面,这导致实验系统存在“认知摩擦”;
2)虚拟实验系统模型不统一,导致实现条件和时间上存在差异;
3)缺乏基于统一支撑平台的虚拟实验开发标准;
4)缺乏共用性和复用性。
发明内容
本发明要解决的技术问题是提供一种多粒度虚拟实验电路构建方法,该方法基于数学模型、开源硬件、虚拟仿真、实物实现的多粒度无感融合的实验线路构建技术,来构建多粒度虚拟实验电路。
为解决上述技术问题,本发明采用如下的技术方案:
一种多粒度虚拟实验电路构建方法,所述方法包括:
S10构建电路的元件/器件的特征库,以及电路的数据模型中各电路接口之间的数学关系类型;
S20搭建细粒度的元件,以及描述细粒度的元件的搭建关系;
S30计算粗粒度的器件,采用等效算法,对线路进行等效运算,构建出对应该线路的电路单元;以及,每叠加一条线路,执行一次等效运算,进行电路单元间的叠加运算;
S40存储和管理粗粒度的器件;以及叠加粗粒度的器件;
S50在工作区域绘制所需计算的电路原型,以得到多粒度的电路;
S60采用XML数据格式记录元件、器件的数据及其连线的信息以建立数字线路。
一优选实施例中,所述的存储和管理粗粒度的器件,包括:
以输入和输出之间在不同频率下的计算关系作为依据,对粗粒度的器件进行等效运算。
一优选实施例中,所述的叠加粗粒度的器件,包括:
按照串并联的要求对多个粗粒度的器件进行叠加并等效化简为单元化的器件。
一优选实施例中,所述方法还包括器件的绘制步骤,包括:按照器件的线路图放置元件并连接各元件;从开路段正方向处沿该线路图依次标记节点;采用XML数据格式记录节点坐标数据,以及记录该线路图数据。
一优选实施例中,所述方法还包括器件的等效步骤,包括:遍历器件中所有节点,依照顶真的原则,按顺序每两个节点为一组循环一次串并联的判断,以XML数据格式记录等效运算结果。
一优选实施例中,所述方法还包括器件的叠加步骤,包括:绘制多个器件并连接各器件,进行等效运算并以XML数据格式记录等效运算结果。
一优选实施例中,封装绘制出的多个器件以得到新的器件。
一优选实施例中,步骤S60包括:S61测量计算多粒度的电路,对电路类型进行判断,以及进行电路的遍历计算。
一优选实施例中,步骤S60还包括:S62将同步数据导入数据库。
采用本发明具有如下的有益效果:
1、本发明利用数据的点特性以及连线的线段特性使图纸区域功能灵活、操作方便,后台采用XML数据格式记录当前图纸区域进行的元件/器件摆放、导线绘制及电流流动方向,这不仅可以判断所选元件/器件的串并联关系,还可以判断电势关系,同时界面直观清晰,满足用户观感要求和功能需求。
2、本发明利用数据的点特性和连线的线段特性,可以添加连接线,可以修改连接线,更可以删除连接线。这样为其实验台界面保持其灵活性提供了方便,既可以动态地勾勒线段,又可以在需要时修改线段的属性以让其与实验台界面的总体布局保持和谐。
附图说明
图1为本发明实施例一种多粒度虚拟实验电路构建方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
参照图1,本发明公开了一种多粒度虚拟实验电路构建方法,该方法根据电路的特征,预先在服务器端构建电路元件/器件的特征库,按照电路的电阻、电容以及电感等特性,为虚拟实验电路搭建细粒度的构建单元;对构建的单元间所显示的电流与电压之间的关系进行统计分析,得出数学关系,继而构建多粒度虚拟实验电路。
示例性地,本发明所述的多粒度虚拟实验电路构建方法包括下述内容,本发明申请中使用的步骤标记S10-S70等仅为示例性标记,不限制各步骤之间顺序的调整,以及不限制步骤所包含的内容范围。
S10确定电路的数据模型,通过计算得出相应的数学模型并存储在数据文件中。其中电路接口之间的数学关系如下所示:
(1)电阻数学特性
电阻在直流条件下,电压与电流之间呈现的是线性关系,电压与电流之间的比例关系与电阻自身的电阻特性相关;在数据存储文件中,存储电阻的阻值特性,作为表征电阻的特性的标识符。
(2)电感数学特性
电感在直流和交流条件下呈现不同的数学特性:在直流条件下,电感呈现导通状态,阻性显示为0;在交流的特性下,电感呈现断路状态,阻性显示为无穷大状态。
(3)电容数学特性
电容在直流和交流条件下呈现不同的数学特性:在交流条件下,电容呈现导通状态,阻性显示为0;在直流的特性下,电容呈现断路状态,阻性显示为无穷大状态。
S20细粒度元件的搭建
细粒度的元件搭建过程中,对各个细粒度的元件搭建关系进行描述。
S30粗粒度的器件的计算
在电路单元的构建中,每叠加一个电路,需要采用等效算法,对电路进行等效计算,随之构建一个电路单元,进而进行电路单元间的叠加运算。
具体步骤包括:
(1)粗粒度的器件的存储和管理
将粗粒度的器件进行等效运算,以输入和输出之间在不同频率下的计算关系作为依据,进行等效运算。
(2)粗粒度的器件的叠加
基于与判断器件的串并联相同的功能区域,整个图纸区域为设定坐标区域。以初始化图纸中已表明的接入电源处的位置及其正负方向,作为用户绘图的参考点。接入电源处下方设置有一按钮,该按钮控制器件的等效化简。另外,图纸区域右上角存在一个按钮,标识为“叠加”,该按钮可使图纸区域内的器件等效化简成一单元整体后供用户进行拖动,按照用户串并联的要求重新进行叠加并等效化简为一个新器件单元。
S40器件的绘制:
用户通过触发拖动事件按照需要判断的电路图将需要的元件放置在相应的图纸区域,再通过连线事件将接入电源处与各个电路元件依照电路图进行连接,连接结束后,用户需选择左侧选择栏中的节点标记工具,从开路端正方向处开始依次标记节点,以此完成器件的电路图绘制。同时,后台采用XML数据格式记录当前节点坐标数据,并存入一项二维数组中,该图纸区域中绘制的器件的电路图数据也将被记录。
以及,器件的等效:
遍历该器件中所有节点,依照顶真的原则,按顺序每两个节点为一组循环一次串并联的判断:若为串联,所有元件化简为一个且其数值进行加法运算;若为并联,所有元件化简为一个,其数值按照公式Z=(X+Y)/X·Y进行计算。其余部分保留,将器件的等效器件图冠以新变量名存入XML文件。
S50器件的叠加:
用户在图纸区域根据要求绘制多个器件后,鼠标右键按下并拖动鼠标产生选择框,该选择框的定位参数被后台获取后,进而被程序设置为新的范围即新容器,之后用户以该容器为基本单位进行拖拽,并用空格键进行整体转向。大致组合后,用户利用连线事件按下鼠标左键开始绘制,若当前引脚状态与前一初始状态不同,则触发连线终止事件,功能区域显示“连线结束,请检查连接处是否留有空隙,若无则标记节点”的提示信息。按下“叠加”按钮则进行等效化简的计算,并更新当前图纸区域内的信息,以及将更新的数据记录于储存当前界面数据的XML文件中。
最新的等效器件图将被封装,作为新创建的单元被保存。功能区域将有弹出层提示用户“新的单元已创建”,用户单击确定后,功能区域恢复器件绘制状态,用户可继续叠加新的器件。
S60测量计算多粒度单元
首先对电路类型进行判断,随后进行电路的遍历计算,具体如下:
(1)串并联判断
功能区域分为图纸区域与元器件选择栏两部分,元器件选择栏显示的电路元件/器件通过对应的元件/器件标识图案与基于XML文件储存的元器件库中对应的电路元件/器件相关联。整个图纸区域为设定坐标区域,在初始化图纸上已标明接入电源处的位置及其正负方向,作为用户绘图的参考点,接入电源处下方设置有一个按钮,按钮通过显示名称“OFF”或“ON”来体现其工作状态。
元器件选择栏中包含预设元器件库中所有元件/器件的图标,且当鼠标悬停在图案上时显示其名称,用户可根据自己的实际需要选择不同的元件/器件。
在一具体实施例中,用户通过触发拖动事件按照需要判断的电路图将需要的元件/器件放至相应的图纸区域,再通过连线事件将接入电源处与各个元件/器件依照电路图相连接,以此完成电路图的绘制。
用户通过鼠标点击选择需要判断的元件/器件,该元件/器件依次被命名为En(n=1、2、3……),且其名称显示在元件/器件上方。当用户触发接入电源处下方按钮并使其显示为“ON”时,从正向开始,虚拟连线依次变蓝,模拟电流流入状态,当变蓝虚拟导线遇到节点,电流流出方向所在支路的导线将变为非蓝的不同颜色,直至变色导线与接入电源处方向为负的一端距离为0为止,按钮显示变为“OFF”。之后进行逻辑判断,若连接所选元件/器件两端导线颜色一致则判断元件/器件Ex与元件/器件Ey串联,反之则为并联,结果将由一个弹出层弹出呈现给用户,用户单击弹出层中的“确定”项后,所有导线变为初始颜色。
(2)在一具体实施例中,拖动事件的具体步骤为:
在元器件选择栏中,按下鼠标左键,选择需要的元件/器件,触发拖动事件,将元器件选择栏中对应的元件/器件放置在图纸区域的相应位置予以存储。
在元件/器件被拖动的过程中,保持鼠标左键一直为按下状态,所选中的元件/器件根据鼠标运动轨迹进行拖动,当鼠标左键弹起,该元件/器件的坐标信息以二维数组的形式记入存储当前界面实验数据的XML文件中。
连线事件的具体步骤为:
连线开始,当鼠标在图纸区域内左键被单击时触发连线起始事件,同时获取引脚坐标存入相应XML文件,当鼠标离开引脚坐标后,图纸区域内在起始点与当前鼠标所处坐标之间建立连线作为模拟导线,若当前导线引脚状态与前一初始状态不同,则触发连线终止事件。同时,前一导线以一新变量为名存入一维数组。
当鼠标最后的当前位置与接入电源处的负方向位置坐标一致时,功能区域显示“连接完毕,请标记节点”的提示信息,随后用户利用元器件选择栏中选择工具“节点”,将节点标记出来,同时每个节点会依次存入新的一维数组中。
S70同步数据导入数据库。用户点击按钮使电流流入后,系统将代表导线的一维数组遍历,并使其相应变色。继而为所选元件/器件串并联判断提供数据。
本发明以此巧妙的结构设计,利用数据的点特性以及连线的线段特性使图纸区域功能灵活、操作方便,后台采用XML数据格式记录当前图纸区域进行的元件/器件摆放、导线绘制及电流流动方向,这不仅可以判断所选元件/器件的串并联关系,还可以判断电势关系,同时界面直观清晰,满足用户观感要求和功能需求。
下面以一具体电路作为参考来进一步描述本发明所述的多粒度虚拟实验电路构建方法,如下所述:
在前台设置与后台建立的预设芯片库中对应的数字逻辑芯片的:芯片显示单元,空芯片插槽区,输入控制开关区,逻辑灯显示区,电源输入和接地输入。其中,芯片显示单元通过对应的芯片标识与基于XML文件存储的预设芯片库中的芯片进行关联,空芯片插槽区域设定坐标区域。
芯片显示单元包括预设芯片库中所有的已建立的芯片图标,例如,74LS00芯片将以图标的形式在芯片显示单元中显示,并有代表其型号的唯一标示字符对该芯片进行标示,例如74LS00芯片的唯一标示字符可为“74LS00”,用户看到其标示字符即知道该芯片的逻辑功能,在实验中可以便捷地选择芯片。
在一具体应用实例中,空芯片插槽区以按顺序分布的A~I九个区为例,其中,A区到F区为14引脚芯片区,G区到I区为16引脚芯片区。在其他的应用实例中,将空芯片插槽区中的插槽区数量设置为一个以上即可,具体数目及排列根据实际需求可进行调整。通过设置多个插槽区的目的在于,在具体的实验过程中,可进行由多个数字逻辑芯片组成的虚拟数字电路的设计,提升了系统的扩展性。
输入控制开关为可控制输入“0”或“1”电平的逻辑开关,逻辑灯显示区为输出“0”或“1”电平的逻辑显示灯,在具体应用实例中,可以设置为输出“1”电平显示灯亮,输出“0”电平显示灯灭。当然也可以设置成输出电平不同显示为不同的颜色,例如“1”电平为红色,“0”电平为绿色。
通过触发拖动事件将与实验需要的数字逻辑芯片对应的芯片显示单元拖入空芯片插槽区,再通过连线事件将输入控制开关的端子连接到已拖入空芯片插槽区的芯片的输入端,将芯片的输出端与逻辑灯显示区的逻辑灯连接,同时后台采用XML数据格式记录当前芯片安插的数据以及连线的信息以完成数字线路的建立。
拖动事件的具体步骤为:
在芯片显示单元中,按下鼠标左键,选择需要的芯片,触发芯片拖动事件,将芯片显示单元所对应的芯片标识存储于内存堆栈中;
在芯片拖动过程中,保持鼠标左键一直为按下状态,芯片显示单元中选中的芯片将随着鼠标运动轨迹进行拖动,在鼠标拖动过程中,当鼠标中心点进入到空芯片插槽所对应的区域时,触发插槽验证事件,判定芯片引脚是否与空芯片插槽相匹配,调用相应的提示单元进行显示;
鼠标左键弹起,系统自动检测当前芯片与插槽的匹配状态,如果芯片当前没有插槽可匹配或与当前插槽不匹配,芯片显示单元自动恢复回芯片存储区域,并在内存堆栈中删除对应的芯片标识;如果芯片与当前插槽匹配,程序获取当前插槽的标识,并在堆栈中调取芯片标识以在芯片库查找对应的芯片并读取芯片引脚的逻辑关系,赋值于对应插槽,并将插槽引脚、插槽芯片状态写入到XML文件中。
连线事件的具体步骤为:
连线开始,当鼠标在实验区域内左键单击时,判定鼠标当前所在坐标状态,如果当前坐标状态属于芯片插槽引脚、开关插槽引脚或显示插槽引脚等保留区域时,触发连线起始事件,获取当前引脚坐标,并标识插槽状态,插入到内存堆栈中;当鼠标离开起始引脚坐标后,显示单元在起始点与当前鼠标所处坐标之间建立虚拟连线;
当鼠标在实验区域内单击,判断当前鼠标所在坐标状态,如果当前鼠标所在坐标为非系统保留区域(系统保留区域为芯片插槽引脚、开关插槽引脚或显示插槽引脚),触发连线中间点事件,获取当前坐标点的坐标,存储于内存堆栈中,与连线起始点状态构成连线序列关系;
鼠标单击,如果当前鼠标所在坐标为系统保留区域,获取当前引脚状态,判断输入、输出状态,并与起始引脚状态进行比对,如果同为输出、输入状态或输入与输出为同一插槽,将调用连线错误事件,以当前比对结果作为参数,调用错误提示方法,在界面上显示相应的错误信息,并删除内存堆栈中与当前连线相关的数据,当前连线回复初始状态;如果当前引脚状态与起始引脚状态不同,则触发连线终止事件,将当前插槽坐标和状态插入到内存堆栈中,与内存堆栈中其他数据构成连线序列关系,之后调取内存堆栈中与当前连线相关的数据,以二维数组的形式写入到存储当前实验界面数据的XML文件中,完成数据连线的存储。
以此独特的结构设计,利用数据的点特性和连线的线段特性,可以添加连接线,可以修改连接线,更可以删除连接线。这样为其实验台界面保持其灵活性提供了方便,既可以动态地勾勒线段,又可以在需要时修改线段的属性以让其与实验台界面的总体布局保持和谐。
例如,以芯片A为14脚芯片,芯片B为16脚芯片,插槽区C为14脚芯片插槽区,插槽区D为16脚芯片插槽区为例进行说明。如果拖动芯片A放到插槽区C中,则芯片拖放将成功完成;拖动芯片B放到插槽区D中,芯片拖放也将成功完成。如果插槽区C有芯片,将提示错误“芯片插槽上已有芯片”;如果将芯片A放到插槽区D中,将提示错误“14引脚芯片不能放在16引脚的插槽上”;将芯片B放到插槽区C中,将提示错误“16引脚芯片不能放在14引脚的插槽上”。通过拖动事件可将需要的芯片拖动至合适的插槽区,再通过连线事件将需要连接的输入引脚与输入控制开关区的输入开关连接,将需要连接的输出引脚与输出逻辑灯显示区的输出逻辑灯连接,将电源输入引脚连接电源输入,将接地引脚连接接地输入,同时后台采用XML数据格式记录当前芯片安插的数据以及连线的信息以完成数字线路的建立。
应当理解,本文所述的示例性实施例是说明性的而非限制性的。尽管结合附图描述了本发明的一个或多个实施例,本领域普通技术人员应当理解,在不脱离通过所附权利要求所限定的本发明的精神和范围的情况下,可以做出各种形式和细节的改变。

Claims (9)

1.一种多粒度虚拟实验电路构建方法,其特征在于,所述方法包括:
S10构建电路的元件/器件的特征库,以及电路的数据模型中各电路接口之间的数学关系类型;
S20搭建细粒度的元件,以及描述细粒度的元件的搭建关系;
S30计算粗粒度的器件,采用等效算法,对线路进行等效运算,构建出对应该线路的电路单元;以及,每叠加一条线路,执行一次等效运算,进行电路单元间的叠加运算;
S40存储和管理粗粒度的器件;以及叠加粗粒度的器件;
S50在工作区域绘制所需计算的电路原型,以得到多粒度的电路;
S60采用XML数据格式记录元件、器件的数据及其连线的信息以建立数字线路。
2.如权利要求1所述的多粒度虚拟实验电路构建方法,其特征在于,所述的存储和管理粗粒度的器件,包括:
以输入和输出之间在不同频率下的计算关系作为依据,对粗粒度的器件进行等效运算。
3.如权利要求1或2所述的多粒度虚拟实验电路构建方法,其特征在于,所述的叠加粗粒度的器件,包括:
按照串并联的要求对多个粗粒度的器件进行叠加并等效化简为单元化的器件。
4.如权利要求1所述的多粒度虚拟实验电路构建方法,其特征在于,所述方法还包括器件的绘制步骤,包括:按照器件的线路图放置元件并连接各元件;从开路段正方向处沿该线路图依次标记节点;采用XML数据格式记录节点坐标数据,以及记录该线路图数据。
5.如权利要求4所述的多粒度虚拟实验电路构建方法,其特征在于,所述方法还包括器件的等效步骤,包括:遍历器件中所有节点,依照顶真的原则,按顺序每两个节点为一组循环一次串并联的判断,以XML数据格式记录等效运算结果。
6.如权利要求5所述的多粒度虚拟实验电路构建方法,其特征在于,所述方法还包括器件的叠加步骤,包括:绘制多个器件并连接各器件,进行等效运算并以XML数据格式记录等效运算结果。
7.如权利要求6所述的多粒度虚拟实验电路构建方法,其特征在于,封装绘制出的多个器件以得到新的器件。
8.如权利要求1所述的多粒度虚拟实验电路构建方法,其特征在于,步骤S60包括:S61测量计算多粒度的电路,对电路类型进行判断,以及进行电路的遍历计算。
9.如权利要求8所述的多粒度虚拟实验电路构建方法,其特征在于,步骤S60还包括:S62将同步数据导入数据库。
CN201811607112.8A 2018-12-27 2018-12-27 多粒度虚拟实验电路构建方法 Active CN109684741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811607112.8A CN109684741B (zh) 2018-12-27 2018-12-27 多粒度虚拟实验电路构建方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811607112.8A CN109684741B (zh) 2018-12-27 2018-12-27 多粒度虚拟实验电路构建方法

Publications (2)

Publication Number Publication Date
CN109684741A true CN109684741A (zh) 2019-04-26
CN109684741B CN109684741B (zh) 2023-06-16

Family

ID=66189900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811607112.8A Active CN109684741B (zh) 2018-12-27 2018-12-27 多粒度虚拟实验电路构建方法

Country Status (1)

Country Link
CN (1) CN109684741B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110428684A (zh) * 2019-07-19 2019-11-08 暨南大学 虚拟现实的物理实验仿真智能引擎系统及工作方法
CN112069748A (zh) * 2020-07-31 2020-12-11 华南师范大学 虚拟实验系统和方法
CN112181546A (zh) * 2019-07-03 2021-01-05 施耐德电器工业公司 人机界面设备及人机界面辅助方法
CN112906132A (zh) * 2021-02-09 2021-06-04 中国商用飞机有限责任公司 一种用于生成飞机线束组件数据的方法和装置
CN115331526A (zh) * 2022-08-31 2022-11-11 北京航空航天大学青岛研究院 一种基于虚拟仿真的电学实验仿真方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133484A (ja) * 2005-11-08 2007-05-31 Mitsubishi Electric Corp 電子基板の発生雑音模擬測定装置及び発生雑音模擬測定方法
CN103150941A (zh) * 2013-04-10 2013-06-12 浙江传媒学院 一种可视化虚拟数字电路系统的建立方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133484A (ja) * 2005-11-08 2007-05-31 Mitsubishi Electric Corp 電子基板の発生雑音模擬測定装置及び発生雑音模擬測定方法
CN103150941A (zh) * 2013-04-10 2013-06-12 浙江传媒学院 一种可视化虚拟数字电路系统的建立方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112181546A (zh) * 2019-07-03 2021-01-05 施耐德电器工业公司 人机界面设备及人机界面辅助方法
CN110428684A (zh) * 2019-07-19 2019-11-08 暨南大学 虚拟现实的物理实验仿真智能引擎系统及工作方法
CN112069748A (zh) * 2020-07-31 2020-12-11 华南师范大学 虚拟实验系统和方法
CN112906132A (zh) * 2021-02-09 2021-06-04 中国商用飞机有限责任公司 一种用于生成飞机线束组件数据的方法和装置
CN115331526A (zh) * 2022-08-31 2022-11-11 北京航空航天大学青岛研究院 一种基于虚拟仿真的电学实验仿真方法
CN115331526B (zh) * 2022-08-31 2024-01-05 北京航空航天大学青岛研究院 一种基于虚拟仿真的电学实验仿真方法

Also Published As

Publication number Publication date
CN109684741B (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
CN109684741A (zh) 多粒度虚拟实验电路构建方法
CN103150941B (zh) 一种可视化虚拟数字电路系统的建立方法
US6631502B2 (en) Method of analyzing integrated circuit power distribution in chips containing voltage islands
CN105117835B (zh) 一种基于b/s架构的电网信息机房三维可视化管理平台
CN103345885B (zh) 箱体走线配置方法及装置和拼接式显示屏的配置方法
CN106021684B (zh) 一种模块电源标准化设计系统及其设计方法、应用
CN105488269A (zh) 一种基于cim模型的输配电网自动成图系统
CN110807015A (zh) 一种大数据资产价值交付管理方法及系统
CN105955888A (zh) 一种页面调试预览方法及系统
CN107948008B (zh) 一种用于低压配电网监控系统的建模方法
CN109343903A (zh) 一种更新用户界面的方法及终端
CN103294805B (zh) 数据仓库个性化维度表的创建方法和装置
CN110221899A (zh) 一种用户界面的调节方法、装置及系统
CN109582418A (zh) 用户行为数据收集方法、装置、计算机装置、存储介质
CN110032361A (zh) 实验模拟方法、装置、电子设备和计算机可读存储介质
CN107402766A (zh) 页面布局管理方法及装置
CN109062570A (zh) 一种基于eplan软件自动生成图纸的方法及存储介质
CN116542188B (zh) Pcb原理图的生成方法、电子设备及存储介质
CN107153749A (zh) 一种卫星矩阵电缆接点设计工具及设计方法
CN109840201B (zh) Ui测试方法、装置、电子设备及计算机可读存储介质
CN102609554B (zh) 一种led大屏幕计算机辅助设计的方法和装置
CN113705143B (zh) 一种自动化仿真系统和自动化仿真方法
CN116522854B (zh) 多供电系统的集成电路仿真模型生成与计算方法及系统
CN108388576A (zh) 交互式生成图谱的方法和系统
CN103475521B (zh) 一种部署服务器的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant