CN109672520A - 一种aes算法的实现架构 - Google Patents

Abstract

本发明公开了一种AES算法实现架构，包括加密装置及解密装置，加密装置包括加密秘钥处理模块及加密模块，解密装置包括解密秘钥处理模块及解密模块，加密秘钥处理模块及解密秘钥处理模块分别用于提供加密秘钥及解密秘钥，加密模块及解密模块分别用于利用加密秘钥实现明文的加密及利用解密秘钥实现密文的解密。从而通过秘钥处理模块及加解密模块的分开设置，实现秘钥处理过程和对应加解密计算过程的分离，从而能够只在需要更新用于实现加解密的秘钥时才由秘钥处理模块进行秘钥计算，大大节省秘钥计算的功耗开销，减少资源及时间的浪费；而且本申请也能够支持大规模数据加解密过程中的秘钥随加解密计算轮数实现实时更新，增加了秘钥计算的灵活性。

Description

一种AES算法的实现架构

技术领域

本发明涉及AES算法实现技术领域，更具体地说，涉及一种AES算法的实现架构。

背景技术

AES(Advanced Encryption Standard，高级加密标准)是新一代加密标准，其支持128位明文分组，支持128/192/256位的秘钥长度，汇聚了强安全性、高性能、高效率、易用及灵活等优点，是目前最流行的对称秘钥加密算法之一。

AES算法易于各种软硬件实现，目前实现AES算法的架构中，通常是将加解密过程及秘钥处理过程集成到一个模块中，以流水线的方式实现秘钥处理及加解密过程。具体来说，在实现一轮加解密计算时，需要先进行秘钥处理，然后利用处理得到的秘钥实现加解密计算，这种方式在实现每轮加解密计算前都必须进行秘钥处理，无疑在无需每轮更新秘钥的情况下不仅会造成对应处理资源的浪费，还会造成时间的浪费。

综上所述，现有技术实现AES算法的架构中存在浪费资源及时间的问题。

发明内容

本发明的目的是提供一种AES算法的实现架构，能够解决现有技术实现AES算法的架构中存在的浪费资源及时间的问题。

为了实现上述目的，本发明提供如下技术方案：

一种AES算法实现架构，包括加密装置及解密装置，所述加密装置包括加密秘钥处理模块及加密模块，所述解密装置包括解密秘钥处理模块及解密模块，所述加密秘钥处理模块及所述解密秘钥处理模块分别用于提供加密秘钥及解密秘钥，所述加密模块及所述解密模块分别用于利用所述加密秘钥实现明文的加密及利用所述解密秘钥实现密文的解密。

优选的，所述加密装置还包括加密参数配置模块，所述解密装置还包括解密参数配置模块，所述加密参数配置模块及所述解密参数配置模块分别用于供外界对所述加密参数配置模块及所述解密参数配置模块提供设置权限的、所述加密装置及所述解密装置对应的各项参数进行设置；对应的，所述加密秘钥处理模块、所述解密秘钥处理模块、所述加密模块及所述解密模块均基于所述参数配置模块中设置的相应参数实现对应的功能，所述参数包括加密模式及秘钥长度。

优选的，所述加密装置还包括明文处理模块，所述解密装置还包括密文处理模块，所述明文处理模块及所述密文处理模块分别用于基于所述参数配置模块中设置的相应参数、实现对待加密的明文及待解密的密文的处理，所述参数包括分别输入所述明文处理模块及所述加密模块的输入明文位宽、分别输入所述密文处理模块及所述解密模块的输入密文位宽。

优选的，所述明文处理模块及所述密文处理模块还分别用于基于所述参数配置模块中设置的相应参数、实现对加密得到的密文及解密得到的明文的输出处理，所述参数包括由所述明文处理模块输出的输出密文位宽及由所述密文处理模块输出的输出明文位宽。

优选的，所述加密模块包括加密轮控单元及加密轮处理单元，所述解密模块包括解密轮控单元及解密轮处理单元，所述加密轮控单元及所述解密轮控单元分别用于基于所述参数配置模块中设置的相应参数、实现对所述解密轮处理单元及所述解密轮处理单元的控制，所述加密轮处理单元及所述解密轮处理单元分别用于在所述加密轮控单元及所述解密轮控单元的控制下实现对应的加密计算及解密计算；所述参数包括加密轮数及解密轮数。

优选的，所述加密轮控单元、所述解密轮控单元、所述加密处理单元及所述解密处理单元的数量与所述参数配置模块中设置的相应参数相对应；所述参数包括所述加密轮控单元、所述解密轮控单元、所述加密处理单元及所述解密处理单元的数量。

优选的，所述AES算法实现架构基于FPGA实现。

本发明提供的一种AES算法实现架构，包括加密装置及解密装置，所述加密装置包括加密秘钥处理模块及加密模块，所述解密装置包括解密秘钥处理模块及解密模块，所述加密秘钥处理模块及所述解密秘钥处理模块分别用于提供加密秘钥及解密秘钥，所述加密模块及所述解密模块分别用于利用所述加密秘钥实现明文的加密及利用所述解密秘钥实现密文的解密。本申请公开的技术方案中，加密装置包括用于提供加密秘钥的加密秘钥处理模块及用于利用加密秘钥实现明文的加密的加密模块，解密装置包括用于提供解密秘钥的解密秘钥处理模块及用于利用解密秘钥实现密文的解密的解密模块，从而通过秘钥处理模块及加解密模块的分开设置，实现秘钥处理过程和对应加解密计算过程的分离，从而能够只在需要更新用于实现加解密的秘钥时才由秘钥处理模块进行秘钥计算，在不需要更新用于实现加解密的秘钥时则不会控制相应的秘钥处理模块进行秘钥计算，从而能够大大节省秘钥计算的功耗开销，减少资源及时间的浪费；并且，这种架构的设置也能够支持大规模数据加解密过程中的秘钥随加解密计算轮数实现实时更新，增加了秘钥计算的灵活性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种AES算法实现架构的结构示意图；

图2为本发明实施例提供的一种AES算法实现架构中加密装置的结构示意图；

图3为本发明实施例提供的一种AES算法实现架构中解密装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，其示出了本发明实施例提供的一种AES算法实现架构的结构示意图，该AES算法实现结构可以包括加密装置及解密装置，加密装置包括加密秘钥处理模块及加密模块，解密装置包括解密秘钥处理模块及解密模块，加密秘钥处理模块及解密秘钥处理模块分别用于提供加密秘钥及解密秘钥，加密模块及解密模块分别用于利用加密秘钥实现明文的加密及利用解密秘钥实现密文的解密。

需要说明的是，本发明实施例提供的一种AES算法实现架构中，在需要实现明文加密时，将需要实现加密的明文输入至加密装置的加密模块中，加密模块获取由加密装置的加密秘钥处理模块提供的加密秘钥，并利用该加密秘钥对输入的明文进行加密得到对应的密文；在需要实现密文解密时，将需要实现解密的密文输入至解密装置的解密模块中，解密模块获取由解密装置的解密秘钥处理模块提供的解密秘钥，并利用该解密密码对输入的密文进行解密得到对应的明文。不同于现有技术中的AES算法架构的实现方式，本实施例中将秘钥处理模块(包括加密秘钥处理模块及解密秘钥处理模块)和对应的加解密模块(包括加密模块及解密模块)分开设置，也即将加密秘钥处理模块与加密模块分开设置、将解密秘钥处理模块与解密模块分开设置，从而实现秘钥处理过程和对应加解密轮计算过程的分离，进而实现秘钥处理模块的集中复用。具体来说，在利用秘钥处理模块提供相应的秘钥时，可以只在需要更新用于实现加解密的秘钥时才控制相应的秘钥处理模块进行秘钥计算，而在不需要更新用于实现加解密的秘钥时则不会控制相应的秘钥处理模块进行秘钥计算，从而能够大大节省秘钥计算的功耗开销，减少资源及时间的浪费；并且能够支持大规模数据加解密过程中的秘钥随加解密计算轮数实现实时更新；也能够支持多路轮计算过程的秘钥申请输出，也即同时计算秘钥后将秘钥输出至不同多路的轮计算，节省了大规模数据计算时的秘钥处理的资源开销。

本申请公开的技术方案中，加密装置包括用于提供加密秘钥的加密秘钥处理模块及用于利用加密秘钥实现明文的加密的加密模块，解密装置包括用于提供解密秘钥的解密秘钥处理模块及用于利用解密秘钥实现密文的解密的解密模块，从而通过秘钥处理模块及加解密模块的分开设置，实现秘钥处理过程和对应加解密计算过程的分离，从而能够只在需要更新用于实现加解密的秘钥时才由秘钥处理模块进行秘钥计算，在不需要更新用于实现加解密的秘钥时则不会控制相应的秘钥处理模块进行秘钥计算，从而能够大大节省秘钥计算的功耗开销，减少资源及时间的浪费；并且，这种架构的设置也能够支持大规模数据加解密过程中的秘钥随加解密计算轮数实现实时更新，增加了秘钥计算的灵活性。

本发明实施例提供的一种AES算法实现架构，加密装置还可以包括加密参数配置模块，解密装置还可以包括解密参数配置模块，加密参数配置模块及解密参数配置模块分别用于供外界对加密参数配置模块及解密参数配置模块提供设置权限的、加密装置及解密装置对应的各项参数进行设置；对应的，加密秘钥处理模块、解密秘钥处理模块、加密模块及解密模块均基于参数配置模块中设置的相应参数实现对应的功能，参数包括加密模式及秘钥长度。

需要说明的是，本实施例中可以为加密装置及解密装置分别设置一个对应的参数配置模块(包括加密参数配置模块及解密参数配置模块)，从而在利用AES算法实现相应的加解密功能时，能够通过对对应参数配置模块中相应参数的设置实现对应加解密功能的控制。其中，参数配置模块中的参数可以包括AES算法实现架构中任意需要实现相应功能设置的参数，如对于加密模块及解密模块实现对应加解密计算时，加密模式则为参数配置模块中可以设置的参数，其中加密模块可以包括ECB、CBC等；而对于解密秘钥处理模块及解密秘钥处理模块实现对应秘钥计算时，秘钥长度则为参数配置模块中可以设置的参数，其中秘钥长度可以包括128位、192位、256位；等。本实施例中采用参数配置模块实现参数化配置设计，不同的参数对应不同的配置，在需求变化时仅需修改相对应的参数即可满足需求。另外，现有技术中实现AES算法的架构中各项参数通常为固定到架构中的，当需要改变参数配置时需要修改相应的代码，因此实现方式相对固定，灵活性较低；而本实施例公开的技术方案通过参数配置模块的设置，在需要改变参数配置时仅需修改参数配置模块中参数的配置即可，无需更改代码，实现方式更加灵活。

本发明实施例提供的一种AES算法实现架构，加密装置还可以包括明文处理模块，解密装置还可以包括密文处理模块，明文处理模块及密文处理模块分别用于基于参数配置模块中设置的相应参数、实现对待加密的明文及待解密的密文的处理，参数包括分别输入明文处理模块及加密模块的输入明文位宽、分别输入密文处理模块及解密模块的输入密文位宽。

需要说明的是，本实施例中还可以为加密装置及解密装置分别设置对应的明文处理模块及密文处理模块，用于分别对加密装置及解密装置需要处理的明文及密文进行处理。具体来说，明文处理模块可以实现对需要加密的明文的总体控制，包括根据明文中的中断区分出不同的数据帧，从而供加密模块在实现明文加密时实现以数据帧为单位的秘钥更新，也即同一数据帧内的明文对应实现加密的秘钥相同，从而便于加解密过程中的秘钥交互；还包括根据输入明文位宽及需要实现加密时要求的数据位宽进行明文块组合，如在进行明文加密时需要实现加密的数据为128位，而输入的明文位宽为32位，128/32＝4，则需要输入四个周期(或四次使能)的明文才能获取一次加密过程需要的128位数据，以实现加密计算过程。其中，明文一般包括数据和数据使能，一个连续的数据使能指示一个完整的数据帧，使能中断表示对应数据帧结束，因此明文处理模块可以据此区分不同的数据帧。

对应的，密文处理模块可以实现对需要加密的密文的总体控制，包括确定对应于同一数据帧的密文，以利用对应的秘钥实现密文解密；还包括根据输入密文位宽及需要实现解密时要求的数据位宽进行密文块组合，如在进行密文加密时需要实现加密的数据为128位，而输入的密文位宽为32位，128/32＝4，则需要输入四个周期(或四次使能)的密文才能获取一次解密过程需要的128位数据，以实现解密计算过程。其中，确定对应于同一数据帧的密文时可以根据密文中设置的与数据使能相同功能的标志实现，当然根据实际需要进行其他方式的实现也均在本发明的保护范围之内。

由此，通过明文处理模块及密文处理模块的设置，无需工作人员实现数据处理后再输入，而是由对输入的数据进行处理至加解密完成的整个过程均自动化实现，提高了AES算法的实现效率。

本发明实施例提供的一种AES算法实现架构，明文处理模块及密文处理模块还可以分别用于基于参数配置模块中设置的相应参数、实现对加密得到的密文及解密得到的明文的输出处理，参数包括由明文处理模块输出的输出密文位宽及由密文处理模块输出的输出明文位宽。

需要说明的是，明文处理模块及密文处理模块不仅可以实现对明文及密文的组合，还可以实现对密文及明文的分解。具体来说，为了方便实现数据传输，本申请中可以基于需要实现数据输出时的输出密文位宽及输出明文位宽，对加密得到的密文分解为位宽等于输出密文位宽的密文，对解密得到的明文分解为位宽等于输出明文位宽的明文。其中，在实现对明文及密文的输出时，还可以在明文及密文中携带一些可以包含于参数配置模块中的、根据实际需要设置的实时标志参数，如在输出的密文中可以携带加密模式、秘钥更新模式等信息，以使得解密模块可以基于此实现解密及秘钥计算；再如在输出的明文中可以携带加密模式、秘钥更新模块等信息，以使得明文的获取方能够得知明文经过的计算过程；等。另外，参数配置模块中的参数还可以包括秘钥更新模块，秘钥更新模块可以包括秘钥更新时间、秘钥更新次数等，以供秘钥处理模块基于此实现秘钥的计算处理等。从而进一步完善了架构功能，方便了相关数据的传输及获取等。

本发明实施例提供的一种AES算法实现架构，加密模块可以包括加密轮控单元及加密轮处理单元，解密模块可以包括解密轮控单元及解密轮处理单元，加密轮控单元及解密轮控单元分别用于基于参数配置模块中设置的相应参数、实现对解密轮处理单元及解密轮处理单元的控制，加密轮处理单元及解密轮处理单元分别用于在加密轮控单元及解密轮控单元的控制下实现对应的加密计算及解密计算；参数包括加密轮数及解密轮数。

需要说明的是，加密模块可以包括加密轮控单元及加密轮处理单元，加密轮处理单元用于实现对明文需要进行的每轮加密计算，而加密轮控单元用于控制加密轮处理单元实现对应功能；解密模块可以包括解密轮控单元及解密轮处理单元，解密轮处理单元用于实现对密文需要进行的每轮解密计算，而解密轮控单元用于控制解密轮处理单元实现对应功能。具体来说，可以通过配置加密参数配置模块中的加密轮数控制加密模块实现对应次数轮的加密计算，通过配置解密参数配置模块中的解密轮数控制解密模块实现对应次数轮的解密计算，从而通过这种方式进一步实现了AES算法的高灵活性。

本发明实施例提供的一种AES算法实现架构，加密轮控单元、解密轮控单元、加密处理单元及解密处理单元的数量与参数配置模块中设置的相应参数相对应；参数可以包括加密轮控单元、解密轮控单元、加密处理单元及解密处理单元的数量。

需要说明的是，一个加密轮控单元可以对应控制多个加密轮处理单元，一个解密轮控单元可以对应控制多个解密轮处理单元，本实施例中可以将一个轮控单元(包括加密轮控单元及解密轮控单元)及对应控制的至少一个轮处理单元(包括加密轮处理单元及解密轮处理单元)称为一个轮控组，加密模块及解密模块均可以包括多个对应的轮控组；而轮控组的个数及轮控组中各单元的个数均可以通过参数配置模块中的参数配置确定。具体来说，如果轮控组的数量为一个，则直接由该轮控组实现对应的加解密过程即可，如果轮控组的数量为多个，则不同的轮控组之间可以数据级联，即对于同一模块中的第一个轮控组输出的数据输入至第二个轮控组中，由第二个轮控组对其进行处理后输入至第三个轮控组，以此类推，而每个轮控组处理完数据完可以继续处理再次被输入的数据，从而通过这种方式可以加快计算速度，但是这种方式会需要较多的资源，因此可以根据实际对资源及计算速度的需求来进行参数配置，进一步增强了AES算法的灵活性。

另外需要说明的是，加密轮处理单元及解密轮处理单元可以对加密算法及解密算法中的字节替换、行移位、列混淆过程进行优化实现，具体来说，通过实现加密轮处理单元及解密轮处理单元的代码尽量采用短逻辑设计，从而逻辑设计和时序设计相结合，保证时钟频率的前提下，尽量缩短处理周期，以便在大规模数据处理时尽量复用资源。

本发明实施例提供的一种AES算法实现架构，AES算法实现架构可以基于FPGA实现。

本实施例中基于FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)实现AES算法实现架构，由于FPGA具有性能稳定、成本低等优点，从而使得本实施例的AES算法实现架构也具有对应的优点。

另外，本发明实施例中加密装置及解密装置的结构示意图可以分别如图2和图3所示。综上，本申请公开的AES算法实现架构可以根据不同的应用需求，自由配置相关参数，实现功能、资源和速率的合理搭配，也可以通过自适应实时秘钥/秘钥长度/AES模式的方式，增加加解密复杂度，使得AES算法实现更加灵活、安全、高效。其可以作为AES的可配IP使用，也可以定制化后应用于芯片设计领域。

以下均以加密过程对本实施例提供的AES实现架构的应用进行说明，本申请支持定制化配置和自适应实时配置两种AES应用方式。

定制化配置：本申请可以根据待加密的数据的规模(数据帧的频率、帧间隔、数据流位宽等)进行参数配置来定制AES加密功能的实现。以AES-128(128位秘钥长度的AES算法)加密为例，当数据量较小、速率要求不高时，可配置轮控组数GRP_NUM为1，加密轮数RND_NUM为10，其他配置无要求，可参考实际情况；该配置会牺牲一定的处理时间，完全复用加密轮控模块和加密轮处理模块，面积最小，时间相对最长，也可根据需求调整轮控组数量提高速度；当数据量较大时，可根据数据位宽匹配轮控组数和加密轮数，以流水线操作实时处理数据输出，该配置可实现数据实时输出，资源和数据规模可随数据位宽变化；举例说明，若加密轮处理模块的AES每轮计算时间为2个时钟周期，想实现数据加密的实时输出，假如输入数据位宽为64位，则明文块分组时间为2个周期，可配置轮控组数GRP_NUM为10，加密轮数RND_NUM为1，此时数据量最大，加密轮复用最小，资源耗费相对较大；若输入数据位宽为8位，则明文块分组时间为16个周期，可配置轮控组数为2，加密轮数为5，此时数据加密也能够实时输出，资源耗费较小。由此，选择适配相关参数来定制化实现AES加解密功能，可以提高效率，实现资源和处理速率的合理搭配，满足各种功能和数据规模的需求。

自适应实时配置功能：可以根据上述说明定制AES加解密为AES-256的实时加解密输出功能，其秘钥长度和加密轮数均能包含AES-128和AES-192两种情况。此时，可设计随帧传输或者配置实时标志(如秘钥长度/加密轮数，加密模式，秘钥更新等)，明文块处理模块可解析输出该标志，秘钥处理模块随实时配置计算和更新输出秘钥，轮控模块可随实时配置输出相应的加解密结果。通过这种方式，可以进一步提高加解密复杂度，保证数据安全。

需要说明的是，本发明实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。

对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种AES算法实现架构，其特征在于，包括加密装置及解密装置，所述加密装置包括加密秘钥处理模块及加密模块，所述解密装置包括解密秘钥处理模块及解密模块，所述加密秘钥处理模块及所述解密秘钥处理模块分别用于提供加密秘钥及解密秘钥，所述加密模块及所述解密模块分别用于利用所述加密秘钥实现明文的加密及利用所述解密秘钥实现密文的解密。

2.根据权利要求1所述的架构，其特征在于，所述加密装置还包括加密参数配置模块，所述解密装置还包括解密参数配置模块，所述加密参数配置模块及所述解密参数配置模块分别用于供外界对所述加密参数配置模块及所述解密参数配置模块提供设置权限的、所述加密装置及所述解密装置对应的各项参数进行设置；对应的，所述加密秘钥处理模块、所述解密秘钥处理模块、所述加密模块及所述解密模块均基于所述参数配置模块中设置的相应参数实现对应的功能，所述参数包括加密模式及秘钥长度。

3.根据权利要求2所述的架构，其特征在于，所述加密装置还包括明文处理模块，所述解密装置还包括密文处理模块，所述明文处理模块及所述密文处理模块分别用于基于所述参数配置模块中设置的相应参数、实现对待加密的明文及待解密的密文的处理，所述参数包括分别输入所述明文处理模块及所述加密模块的输入明文位宽、分别输入所述密文处理模块及所述解密模块的输入密文位宽。

4.根据权利要求3所述的架构，其特征在于，所述明文处理模块及所述密文处理模块还分别用于基于所述参数配置模块中设置的相应参数、实现对加密得到的密文及解密得到的明文的输出处理，所述参数包括由所述明文处理模块输出的输出密文位宽及由所述密文处理模块输出的输出明文位宽。

5.根据权利要求4所述的架构，其特征在于，所述加密模块包括加密轮控单元及加密轮处理单元，所述解密模块包括解密轮控单元及解密轮处理单元，所述加密轮控单元及所述解密轮控单元分别用于基于所述参数配置模块中设置的相应参数、实现对所述解密轮处理单元及所述解密轮处理单元的控制，所述加密轮处理单元及所述解密轮处理单元分别用于在所述加密轮控单元及所述解密轮控单元的控制下实现对应的加密计算及解密计算；所述参数包括加密轮数及解密轮数。

6.根据权利要求5所述的架构，其特征在于，所述加密轮控单元、所述解密轮控单元、所述加密处理单元及所述解密处理单元的数量与所述参数配置模块中设置的相应参数相对应；所述参数包括所述加密轮控单元、所述解密轮控单元、所述加密处理单元及所述解密处理单元的数量。

7.根据权利要求6所述的架构，其特征在于，所述AES算法实现架构基于FPGA实现。