CN109671697A - 电可验证熔丝和熔丝验证方法 - Google Patents
电可验证熔丝和熔丝验证方法 Download PDFInfo
- Publication number
- CN109671697A CN109671697A CN201811208414.8A CN201811208414A CN109671697A CN 109671697 A CN109671697 A CN 109671697A CN 201811208414 A CN201811208414 A CN 201811208414A CN 109671697 A CN109671697 A CN 109671697A
- Authority
- CN
- China
- Prior art keywords
- fuse
- contact
- pad
- series
- wires structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/74—Testing of fuses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Automation & Control Theory (AREA)
Abstract
公开了电可验证熔丝和熔丝验证方法。半导体晶片包括具有由切块区域彼此分离开的多个管芯区域的半导体衬底。每个管芯区域包括:在半导体衬底上的一个或多个金属层;以及形成在一个或多个金属层中的至少一个中的多个熔丝结构。每个熔丝结构包括在第一熔丝端头和第二熔丝端头之间的熔丝区域。每个管芯区域还包括连接到熔丝结构中至少一些的第一熔丝端头的不同区域的第一接触对。可以沿着切块区域将晶片单体化成单独的管芯。还提供了对应的熔丝验证方法。
Description
技术领域
本申请涉及具有熔丝的半导体晶片和管芯,特别是涉及验证编程的熔丝的结构完整性。
背景技术
半导体装置通常包括可编程熔丝,诸如激光熔丝或电熔丝(电子熔丝),以用于存储诸如芯片ID、配置信息、电气测试数据等的信息。可编程熔丝也可以被用于例如在集成的处理器缓存或存储器装置的情况下实现冗余。半导体晶片或管芯上的熔丝是通过去除熔丝金属来编程的,通常被称为熔丝熔断,例如通过激光切割或迫使高电流通过熔丝元件。在激光熔丝的情况下,高能激光被用于蒸发金属(例如Al,Cu等)并且创建使正被编程的熔丝中断的凹口或空腔。通过蒸发熔丝金属,熔丝的相对的端头之间的电连接被破坏。典型地在编程之后并且在将晶片切块成单独的管芯之前验证熔丝的状态。
典型地在熔丝编程之后执行附加的处理步骤。可以在晶片和/或管芯水平上执行在熔丝编程之后的步骤。例如,通常在熔丝编程之后执行化学蚀刻。即使在编程之后和蚀刻之前熔丝被保护性钝化层覆盖,化学蚀刻剂也可能使编程的熔丝劣化。例如,NaOH、KOH和HNO3蚀刻剂可能通过熔丝空腔进入管芯并且去除包括熔丝端头的任何剩余的熔丝金属,造成在芯片内部的过大的空腔,这可能导致诸如裂纹形成的寿命可靠性问题。包括电气测试和目视检查的常规的熔丝验证处理不能可靠地在具有正常(可接受的)熔丝空腔大小的编程熔丝和具有异常大的熔丝空腔的潜在地有问题的编程熔丝之间进行区分。
因此,存在针对改进的电可验证熔丝和熔丝验证方法的需要。
发明内容
根据半导体管芯的实施例,半导体管芯包括:半导体衬底;在半导体衬底上的一个或多个金属层;形成在一个或多个金属层中的至少一个中的熔丝结构,该熔丝结构包括在第一熔丝端头和第二熔丝端头之间的熔丝区域;以及连接到第一熔丝端头的不同区域的第一接触对。
根据半导体晶片的实施例,半导体晶片包括具有由切块区域彼此分离开的多个管芯区域的半导体衬底。每个管芯区域包括:在半导体衬底上的一个或多个金属层;形成在一个或多个金属层中的至少一个中的多个熔丝结构,每个熔丝结构包括在第一熔丝端头和第二熔丝端头之间的熔丝区域;以及连接到熔丝结构中至少一些的第一熔丝端头的不同区域的第一接触对。
根据用于半导体晶片的熔丝测试方法的实施例,半导体晶片具有多个熔丝结构,每个熔丝结构具有在第一熔丝端头和第二熔丝端头之间的熔丝区域,并且第一接触对被连接到熔丝结构中的至少一些的第一熔丝端头的不同区域,所述方法包括:测量针对第一接触对的电参数;以及将所测量的电参数或从所测量的电参数得出的值与合格/不合格标准criteria进行比较。
当阅读以下的详细描述时并且当查看随附附图时本领域技术人员将认识到附加的特征和优点。
附图说明
附图的要素不一定相对于彼此成比例。同样的参考标号指明对应的类似部分。各种所图示的实施例的特征可以被组合,除非它们彼此排斥。在附图中描绘了实施例,并且在随后的描述中详述实施例。
图1图示具有带有熔丝结构的管芯区域的半导体晶片的实施例的自上而下的平面视图;
图2A更详细地图示熔丝结构中的一个的自上而下的平面视图;
图2B图示熔丝结构的沿着图2A中的标记为A-A'的线的横截面视图;
图3图示用于半导体晶片的熔丝测试方法的实施例的示图;
图4图示在半导体管芯区域上的串联连接的熔丝结构的实施例的示意图。
具体实施方式
在此描述的实施例在包括在半导体晶片或管芯中的可编程熔丝的至少一侧上提供附加的感测接触(线)。在熔丝编程之后的处理去除了熔断的(被编程的)熔丝的任何剩余熔丝金属的情况下,在该熔丝的一个端头或两个端头内部的阻抗改变。可以对阻抗上的改变进行电检测以确保在现场关于被编程之后的处理损坏的经编程熔丝的零不合格率。
图1图示半导体晶片100的实施例,半导体晶片100包括具有由切块区域106彼此分离开的多个管芯区域104的半导体衬底102。每个管芯区域104包含无源和/或有源半导体装置,诸如电阻器、电容器、晶体管、二极管等。每个管芯区域104中的半导体装置是经由部署在半导体衬底102上的一个或多个金属层连接的,以形成诸如逻辑电路、功率电路、组合逻辑和功率电路、存储器电路等的集成电路。半导体衬底102可以是任何类型的标准半导体衬底,诸如但是不限制于具有或不具有(多个)外延层的单元素半导体(例如,Si、Ge等)、绝缘体上硅半导体、二元半导体(例如SiC、GaN、GaAs等)、三元半导体等。每个管芯区域104还包括多个熔丝结构108。
图2A图示包括在晶片100的管芯区域104中的一个中的一个熔丝结构108的自上而下的平面视图。图2B图示沿着图2A中的标记为A-A'的线的对应的截面。如上面提到那样,每个管芯区域104包括部署在半导体衬底102上的一个或多个金属层110,112,114。每个金属层110,112,114可以包括任何标准冶金,诸如但是不限制于Cu、Al、Au等。金属层110,112,114可以由相同的或不同的金属形成。例如,金属层中的一些可以包括Cu并且其它金属层可以包括Al。在一些情况下,熔丝金属136可以包括Al,并且部署在熔丝金属136上的(多个)金属层114可以包括相同的金属(Al)或不同的金属(例如Cu或Au)。用于熔丝金属136和金属层110,112,114的其它冶金组合是预期的并且在在此描述的实施例的范围内。
通过诸如二氧化硅、氮化硅等的电介质材料116将金属层110,112,114与半导体衬底102分离开。在金属层110,112,114中的各不同的金属层与形成在半导体衬底102中的半导体装置之间的电连接可以通过导电通孔118实现。为了容易说明,未示出半导体装置。可以在最靠上的金属层114上形成钝化层120以在熔丝编程之后保护晶片。并未在图2A中示出钝化层120,以提供熔丝结构108的未受阻碍的视图。最靠上的金属层114包括用于提供对外部电路的连接的点的各种焊盘。四个焊盘122,124,126,128被示出在图2A和图2B中,并且为所图示的熔丝结构108提供外部连接点。
在图2A和图2B中图示的示例中,熔丝结构108被形成在管芯区域104的第二靠上的金属层112中。一般而言,在此描述的熔丝结构108可以被形成在任何一个或多个金属层中。熔丝结构108包括在第一熔丝端头132和第二熔丝端头134之间的熔丝区域130。熔丝区域130是熔丝结构108的其中熔丝金属136要被通过编程(例如通过激光切割、电编程(高电流编程)等)来去除的部分。在编程之前,熔丝金属136在熔丝端头132,134之间形成低阻抗、连续的连接。除非熔丝结构108被编程,否则该低阻抗连接将保持完整。
图2A利用虚线图示熔丝端头132,134和熔丝金属136,因为这些结构将否则被图2A中的电介质材料116阻挡。熔丝结构108在图2B中是以被编程的状态示出的,以说明作为熔丝编程处理的结果在熔丝区域130中熔丝金属136被去除。
在图2A和图2B中图示的实施例中,第一接触对138,140通过一对导电通孔118连接到熔丝结构108的第一熔丝端头132的不同的区域142,144。每个接触138,140在同一最靠上的金属层114中延伸至对应的焊盘122,124。在其它实施例中,第一接触对138,140可以被形成在与熔丝端头132,134和熔丝金属136相同的金属层中。在这种实施例中,第一接触对138,140通过导电通孔118电连接到对应的焊盘122,124。在每种情况下,可以在测试期间探测焊盘122,124以验证熔丝结构108在熔丝编程之后的结构完整性,如在此稍后更详细地描述的那样。
通过熔丝编程处理形成的熔丝空腔145的结构完整性可能被后续的处理(例如化学蚀刻)损坏。取决于所采用的熔丝编程处理,对熔丝空腔145的损坏可能被局部化于空腔145的一侧或一部分。在这种情况下,一个接触对可以被连接到熔丝端头的最有可能被熔丝熔断之后的处理损坏的不同区域,并且可以对于在编程之后测试熔丝结构108的结构完整性而言是足够的。如果作为熔丝熔断之后的处理的结果熔丝金属被去除直到熔丝端头,那么如果在熔丝结构108的该区域中熔丝金属136缺失,则测量在连接到熔丝端头的两个接触处的电参数将检测到受损的熔丝端头,因为缺失的熔丝金属将中断两个接触之间的电连接或者使两个接触之间的电连接显著劣化。无论熔丝是否被编程(熔断),为了使熔丝结构108可靠,两个熔丝端头132,134都应当在熔丝编程之后保持完整(未受干扰)。否则,熔丝结构可能被损坏,这可能损毁由熔丝存储的电数据并且导致诸如裂纹传播的其它可靠性问题。
更稳健的方法是提供连接到两个熔丝端头132,134的不同区域的接触对,以验证熔丝结构108在两端处的结构完整性。根据该实施例,第二接触对146,148被连接到熔丝结构108的第二熔丝端头134的不同区域150,152。在图2A和图2B中,第二接触对146,148被形成在与熔丝结构108不同的金属层中,并且被通过一对导电通孔连接到第二熔丝端头134的不同区域150,152。第二接触对中的每个接触146,148在同一最靠上的金属层114中延伸至对应的焊盘126,128。如上面解释的那样,替代地第二接触对146,148可以被形成在与熔丝结构108相同的金属层中。在任一种情况下,可以在测试期间探测连接到第二接触对146,148的焊盘126,128以验证熔丝结构108在熔丝编程之后的结构完整性。
图3图示验证熔丝结构108在熔丝编程之后的结构完整性的方法的实施例。可以在管芯单体化之前和/或在例如通过沿着切块区域进行切块来将管芯区域104单体化为单独的半导体管芯之后在晶片100上执行熔丝测试。在任一种情况下,方法包括测量针对第一接触对138,140的电参数(框300)。通过探测电连接到第一接触对138,140的对应的焊盘122,124并且测量在那些焊盘122,124处的电参数来测量电参数。电参数可以是跨焊盘122,124测量的电压、从一个焊盘到另一个焊盘测量的电流、焊盘122,124之间的路径的电阻抗等。在每种情况下,方法进一步包括将所测量的电参数或从所测量的电参数得出的值与合格(P)/不合格(F)标准进行比较(框302)。例如,可以把跨焊盘122,124测量的电压与指示熔丝结构108测试合格还是测试不合格的电压合格/不合格标准进行比较。在另一示例中,可以把从一个焊盘到另一个焊盘测量的电流与用以确定熔丝结构108测试合格还是测试不合格的电流合格/不合格标准进行比较。在又一示例中,可以把在焊盘122,124之间测量的阻抗与用以确定熔丝结构108测试合格还是测试不合格的阻抗合格/不合格标准进行比较。在再一示例中,可以从在焊盘122,124处测量的电压和/或电流得出阻抗。
如果在连接到第一接触对138,140的接触138,140的区域之间第一熔丝端头132受损或者被损坏,则在电连接到第一接触对138,140的对应的焊盘122,124处测量的电参数应当不满足合格/不合格标准。如果在随后的熔丝熔断之后的处理之后第一熔丝端头132保持为完全完整,则在电连接到第一接触对138,140的对应的焊盘122,124处测量的电参数应当满足合格/不合格标准。
针对具有连接到第二熔丝端头134的不同区域150,152的第二接触对146,148的熔丝结构108,重复熔丝测试方法。以此方式,在熔丝结构的两个端头132,134处验证熔丝完整性。在这种情况下,测量针对第二接触对146,148的电参数(框300)。然后将所测量的电参数或者从所测量的电参数得出的值与合格/不合格标准进行比较(框302)。如果针对第二接触对146,148测量的电参数满足合格/不合格标准,则认为熔丝结构108是可靠的。否则将熔丝结构108标记为故障。
通过串联地电连接熔丝结构108的第一接触对142,144并且串联地电连接熔丝结构108的第二接触对146,148,可以将在上面描述的并且在图3中图示的熔丝测试处理精简成更有效率的处理。
图4图示如下的实施例:其中多个第一开关装置S1被配置为将第一接触对142,144串联地电连接,并且多个第二开关装置S2被配置为在熔丝测试处理期间将第二接触对146,148串联地电连接。开关装置S1,S2可以是诸如集成在半导体衬底102中的PMOS晶体管的晶体管。每个管芯区域104或者被单体化的管芯包括电连接到每个第一开关装置S1的栅极的第一焊盘400。在熔丝测试处理期间探测第一焊盘400,并且利用激活第一开关装置S1的电信号驱动第一焊盘400。当第一开关装置S1为导通(导电)时,第一接触对142,144被串联地电连接。
每个管芯区域104或者被单体化的管芯还包括跨串联连接的第一接触对142,144电连接的第二焊盘402和第三焊盘404。对第二焊盘402和第三焊盘404进行探测以直接地或间接地测量第二焊盘402和第三焊盘404之间的电阻抗。如果针对串联连接的第一接触对142,144测量的阻抗满足合格/不合格标准,则认为熔丝结构108的第一熔丝端头132是可靠的。否则将熔丝结构108标记为故障。在图4中利用虚线图示了通过第一开关装置S1和第一接触对142,144的串联电路径。
如果另一个熔丝端头134类似地具有连接到相应的第二熔丝端头134的不同区域150,152的一对间隔开的连接146,148,则第二开关装置S2可以被用于在熔丝测试处理期间将第二接触对146,148串联地电连接。每个管芯区域104或者被单体化的管芯可以包括电连接到每个第二开关装置S2的栅极的第四焊盘406。利用激活第二开关装置S2以将第二接触对146,148串联地电连接的电信号来驱动第四焊盘406。每个管芯区域104或者被单体化的管芯还包括跨串联连接的第二接触对146,148电连接的第五焊盘408和第六焊盘410。对第五焊盘408和第六焊盘410进行探测以直接地或间接地测量第五焊盘408和第六焊盘410之间的电阻抗。如果针对串联连接的第二接触对146,148测量的阻抗满足合格/不合格标准,则认为熔丝结构108的第二熔丝端头134是可靠的。否则将熔丝结构108标记为故障。
被串联地电连接以简化熔丝测试的熔丝结构108的数量可以取决于管芯布局。例如,如果所有的熔丝结构108位于管芯区域104的同一部分中,则在熔丝测试期间所有的熔丝结构108可以被串联地电连接,并且可以使用单个同时测试来检测在管芯区域104中的所有熔丝结构108的物理完整性。然而,如果各组的熔丝结构108位于管芯区域的不同部分中,则在熔丝测试期间每一组可以独立于其它组而被串联地电连接。例如,一组熔丝结构108可能是沿着管芯区域104的一侧部署的,并且另一组熔丝结构108可能是沿着管芯区域104的不同的侧部署的。可以使用开关装置来独立地串联连接每一组熔丝结构108,例如如上面描述并且在图4中示出的那样。以此方式,可以使用单个同时测试来检测在一个组中的所有熔丝结构108的物理完整性,并且可以针对其余的每个熔丝结构108的组重复同样的单个测试。
使用诸如“在…之下”,“在下方”,“下部”,“在…上方”和“上部”等的空间上相对的术语以易于进行描述以解释一个元件相对于第二元件的定位。这些术语意图涵盖装置的除了与各图中描绘的那些定向不同的定向之外的不同定向。进一步地,诸如“第一”和“第二”等的术语也被用于描述各种元件、区域、区段等,并且也不意图进行限制。贯穿于描述,同样的术语指代同样的元件。
如在此使用的那样,术语“具有”,“包含”,“包括”和“包括有”等是开放式的术语,其指示所声明的要素或特征的存在但是不排除附加的要素或特征。除非上下文另外清楚地指示,否则数量词“一”、“一个”以及指代词“该”意图包括多个以及单个。
在谨记以上的变化和应用的范围的情况下,应当理解的是本发明不由前述描述限制,其也不由随附附图限制。相反,本发明仅由随后的权利要求及其法律等同物限制。
Claims (20)
1.一种半导体管芯,包括:
半导体衬底;
在半导体衬底上的一个或多个金属层;
形成在所述一个或多个金属层中的至少一个中的熔丝结构,熔丝结构包括第一熔丝端头和第二熔丝端头之间的熔丝区域;以及
连接到第一熔丝端头的不同的区域的第一接触对。
2.根据权利要求1所述的半导体管芯,其中第一接触对的每个接触通过导电通孔连接到第一熔丝端头的对应的区域。
3.根据权利要求1所述的半导体管芯,进一步包括连接到熔丝结构的第二熔丝端头的不同的区域的第二接触对。
4.根据权利要求1所述的半导体管芯,其中熔丝结构形成在所述一个或多个金属层中的一个中,并且其中第一接触对形成在其中形成有熔丝结构的金属层上方的金属层中。
5.根据权利要求1所述的半导体管芯,其中所述半导体管芯包括形成在所述一个或多个金属层中的至少一个中的多个熔丝结构,每个熔丝结构包括在第一熔丝端头和第二熔丝端头之间的熔丝区域,并且其中第一接触对连接到熔丝结构中的至少一些的第一熔丝端头的不同区域。
6.根据权利要求5所述的半导体管芯,其中每一第一接触对通过一对导电通孔连接到对应的熔丝结构的第一熔丝端头的不同区域。
7.根据权利要求5所述的半导体管芯,进一步包括连接到熔丝结构中的至少一些的第二熔丝端头的不同区域的第二接触对。
8.根据权利要求7所述的半导体管芯,进一步包括:
多个第一开关装置,被配置为将第一接触对串联地电连接;以及
多个第二开关装置,被配置为将第二接触对串联地电连接。
9.根据权利要求5所述的半导体管芯,进一步包括多个开关装置,所述多个开关装置被配置为将第一接触对串联地电连接。
10.一种半导体晶片,包括具有由切块区域彼此分离开的多个管芯区域的半导体衬底,每个管芯区域包括:
在半导体衬底上的一个或多个金属层;
形成在所述一个或多个金属层中的至少一个中的多个熔丝结构,每个熔丝结构包括在第一熔丝端头和第二熔丝端头之间的熔丝区域;以及
连接到熔丝结构中至少一些的第一熔丝端头的不同的区域的第一接触对。
11.根据权利要求10所述的半导体晶片,其中针对每个管芯区域,每一第一接触对通过一对导电通孔连接到对应的熔丝结构的第一熔丝端头的不同区域。
12.根据权利要求10所述的半导体晶片,其中每个管芯区域进一步包括连接到熔丝结构中的至少一些的第二熔丝端头的不同区域的第二接触对。
13.根据权利要求12所述的半导体晶片,其中每个管芯区域进一步包括:多个第一开关装置,被配置为将第一对接触对串联地电连接;以及多个第二开关装置,被配置为将第二接触对串联地电连接。
14.根据权利要求10所述的半导体晶片,其中每个管芯区域进一步包括多个开关装置,所述多个开关装置被配置为将第一接触对串联地电连接。
15.一种用于半导体晶片的熔丝测试方法,半导体晶片具有多个熔丝结构,每个熔丝结构具有在第一熔丝端头和第二熔丝端头之间的熔丝区域,并且第一接触对被连接到熔丝结构中的至少一些的第一熔丝端头的不同区域,所述方法包括:
测量针对第一接触对的电参数;以及
将所测量的电参数或从所测量的电参数得出的值与合格/不合格标准进行比较。
16.根据权利要求15所述的方法,其中测量针对第一接触对的电参数包括:
激活多个开关装置以将第一接触对串联地电连接;以及
测量跨串联连接的第一接触对的电阻抗。
17.根据权利要求16所述的方法,
其中激活所述多个开关装置包括:
对电连接到每个开关装置的栅极的第一焊盘进行探测;以及
利用激活所述多个开关装置的电信号驱动第一焊盘,
其中测量跨串联连接的第一接触对的电阻抗包括:
对跨串联连接的第一接触对电连接的第二焊盘和第三焊盘进行探测;和
测量第二焊盘和第三焊盘之间的电阻抗。
18.根据权利要求15所述的方法,其中半导体晶片具有连接到熔丝结构中的至少一些的第二熔丝端头的不同区域的第二接触对,所述方法进一步包括:
测量针对第二接触对的电参数;和
将针对第二接触对测量的电参数或从针对第二接触对测量的电参数得出的值与合格/不合格标准进行比较。
19.根据权利要求18所述的方法,其中测量针对第一接触对的电参数和测量针对第二接触对的电参数包括:
激活多个第一开关装置以将第一接触对串联地电连接;
测量跨串联连接的第一接触对的电阻抗;
激活多个第二开关装置以将第二接触对串联地电连接;
测量跨串联连接的第二接触对的电阻抗。
20.根据权利要求19所述的方法,
其中激活所述多个第一开关装置包括:
对电连接到每个第一开关装置的栅极的第一焊盘进行探测; 和
利用激活所述多个第一开关装置的电信号来驱动第一焊盘,
其中测量跨串联连接的第一接触对的电阻抗包括:
对跨串联连接的第一接触对电连接的第二焊盘和第三焊盘进行探测;和
测量第二焊盘和第三焊盘之间的电阻抗,
其中,激活所述多个第二开关装置包括:
对电连接到每个第二开关装置的栅极的第四焊盘进行探测;和
利用激活所述多个第二开关装置的电信号来驱动第四焊盘,
其中,测量跨串联连接的第二接触对的电阻抗包括:
对跨串联连接的第二接触对电连接的第五焊盘和第六焊盘进行探测;和
测量第五焊盘和第六焊盘之间的电阻抗。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/785,773 US10935590B2 (en) | 2017-10-17 | 2017-10-17 | Electrically-verifiable fuses and method of fuse verification |
US15/785773 | 2017-10-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109671697A true CN109671697A (zh) | 2019-04-23 |
Family
ID=63840611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811208414.8A Pending CN109671697A (zh) | 2017-10-17 | 2018-10-17 | 电可验证熔丝和熔丝验证方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10935590B2 (zh) |
EP (1) | EP3474323A1 (zh) |
CN (1) | CN109671697A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11114448B2 (en) | 2019-07-09 | 2021-09-07 | Nanya Technology Corporation | Semiconductor device and method for fabricating the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US229875A (en) * | 1880-07-13 | Device for transmitting circular motion | ||
US6252292B1 (en) * | 1999-06-09 | 2001-06-26 | International Business Machines Corporation | Vertical electrical cavity-fuse |
US7521266B2 (en) * | 2005-11-16 | 2009-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Production and packaging control for repaired integrated circuits |
US8143694B2 (en) | 2008-06-02 | 2012-03-27 | Infineon Technologies Ag | Fuse device |
JP2011018854A (ja) | 2009-07-10 | 2011-01-27 | Sanyo Electric Co Ltd | 半導体装置 |
US8441266B1 (en) | 2009-08-07 | 2013-05-14 | Altera Corporation | Sensing circuit |
US8686536B2 (en) | 2009-10-30 | 2014-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse structure and method of formation |
US8633707B2 (en) * | 2011-03-29 | 2014-01-21 | International Business Machines Corporation | Stacked via structure for metal fuse applications |
JP2015176902A (ja) | 2014-03-13 | 2015-10-05 | 旭化成エレクトロニクス株式会社 | フューズ素子のテスト回路およびテスト方法 |
US9793208B2 (en) | 2015-09-29 | 2017-10-17 | Globalfoundries Singapore Pte. Ltd. | Plasma discharge path |
US10170461B2 (en) | 2015-11-16 | 2019-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD hard backend structures in nanometer dimension |
-
2017
- 2017-10-17 US US15/785,773 patent/US10935590B2/en active Active
-
2018
- 2018-10-11 EP EP18199788.3A patent/EP3474323A1/en not_active Withdrawn
- 2018-10-17 CN CN201811208414.8A patent/CN109671697A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20190113562A1 (en) | 2019-04-18 |
US10935590B2 (en) | 2021-03-02 |
EP3474323A1 (en) | 2019-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10522432B2 (en) | Semiconductor chip | |
US8159254B2 (en) | Crack sensors for semiconductor devices | |
JP6956341B2 (ja) | 電気的過剰ストレス検出デバイス | |
CN102593094B (zh) | 晶片封装体及其形成方法 | |
US10431507B2 (en) | Contact-via chain as corrosion detector | |
US8692246B2 (en) | Leakage measurement structure having through silicon vias | |
CN107728042B (zh) | 具有保护测试的集成电路及其测试方法 | |
US10147657B2 (en) | Semiconductor devices and a method of detecting a crack | |
US9146273B2 (en) | Process for controlling the correct positioning of test probes on terminations of electronic devices integrated on a semiconductor and corresponding electronic device | |
JP2010199384A (ja) | 半導体チップの電気特性測定方法 | |
CN101236233B (zh) | 用于实施ic器件测试的方法和设备 | |
US20080203388A1 (en) | Apparatus and method for detection of edge damages | |
CN113497004A (zh) | 用于集成电路的裂纹检测和监视系统 | |
CN110335861B (zh) | 一种半导体器件及其制作方法 | |
CN109671697A (zh) | 电可验证熔丝和熔丝验证方法 | |
US8253420B2 (en) | Integrated electrical circuit and test to determine the integrity of a silicon die | |
JP5174505B2 (ja) | 不具合検出機能を備えた半導体装置 | |
US6426516B1 (en) | Kerf contact to silicon redesign for defect isolation and analysis | |
US7344899B2 (en) | Die assembly and method for forming a die on a wafer | |
JP5892912B2 (ja) | 半導体装置の評価方法 | |
US8125070B2 (en) | Semiconductor component | |
CN102054809B (zh) | 一种重布线机构 | |
KR100676612B1 (ko) | 반도체 소자의 패드 | |
US11387194B2 (en) | Method for detecting an attempt to breach the integrity of a semiconductor substrate of an integrated circuit from its back face, and corresponding integrated circuit | |
JP5604992B2 (ja) | 半導体ウェハ、および半導体装置、および当該半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190423 |
|
WD01 | Invention patent application deemed withdrawn after publication |