CN109656845A - 带数据调试功能的ecc存储控制方法 - Google Patents

带数据调试功能的ecc存储控制方法 Download PDF

Info

Publication number
CN109656845A
CN109656845A CN201811484921.4A CN201811484921A CN109656845A CN 109656845 A CN109656845 A CN 109656845A CN 201811484921 A CN201811484921 A CN 201811484921A CN 109656845 A CN109656845 A CN 109656845A
Authority
CN
China
Prior art keywords
data
module
ecc
ram
sent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811484921.4A
Other languages
English (en)
Inventor
何全
周津
杨阳
付彦淇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN201811484921.4A priority Critical patent/CN109656845A/zh
Publication of CN109656845A publication Critical patent/CN109656845A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明属于数字芯片开发技术领域，具体涉及一种带数据调试功能的ECC存储控制方法。所述方法基于ECC存储控制系统来实施，所述ECC存储控制系统包括：EMIF接口处理模块、RAM_I模块、ECC编码模块、Flash Control模块、ECC解码模块、FIFO_O模块；与现有技术相比较，本发明在传统的ECC存储控制器实现方法的基础上，改进了数据接收接口的接收缓存设计，使用双口ram替代原来的FIFO作为数据缓存，双口ram能够提供数据的单路输入，双路输出功能，这样DSP可以通过ram的其中一路数据输出接口读取双口ram的数据，完成开发阶段的数据通道调试功能。

Description

带数据调试功能的ECC存储控制方法
技术领域
本发明属于数字芯片开发技术领域，具体涉及一种带数据调试功能的ECC存储控制方法。
背景技术
DSP可以用来快速的实现各种数字信号处理算法。在当今的数字化时代背景下，DSP已成为通信、计算机、消费类电子产品等领域的基础器件。而在DSP应用时，避免不了处理大量的数据，这样就需要大容量的数据存储器。目前的数据存储器通常采用NAND Flash闪存存储器，而NAND Flash存在产生缺陷的可能，所以普遍采用ECC纠错算法模块完成数据检错与纠错处理。
在DSP系统使用ECC存储控制器做数据存储时，开发调试阶段往往需要确定数据存储路径上传输的数据与DSP发送的原始数据一致性。ECC存储控制器接收数据的接口数据是关键数据之一，传统的ECC存储控制器在数据接收接口处一般都使用FIFO模块来缓存数据，如图1所示，为传统ECC存储控制器的实现方法。该传统方法的实现过程如下：(以下包含了数据编码流程和解码流程)
1.通过EMIF接口处理模块接收DSP发送的数据，发送给FIFO_I模块；
2.FIFO_I模块接收EMIF接口处理模块的数据，进行缓存，存储到一个页(页大小根据Nand Flash具体器件定义)大小数据时，将数据发送给ECC编码模块；
3.ECC编码模块接收FIFO_I发送的数据，进行ECC编码，将编码后的数据发送给Flash Control模块；
4.Flash Control模块接收ECC编码模块发送的数据，转换成Nand Flash闪存接口协议数据发送给NandFlash模块。
5.Flash Control模块读取Nand FLash闪存模块数据，将数据发送给ECC解码模块；
6.ECC解码模块接收Flash Control模块发送的数据并对其进行解码，将解码后的数据发送给FIFO_O模块；
7.FIFO_O模块缓存ECC解码模块发送的数据，存储到一个页(页大小根据NandFlash具体器件定义)大小数据时，将数据发送给EMIF接口处理模块；
8.EMIF接口处理模块接收FIFO_O模块发送的数据，处理为EMIF接口协议数据发送给DSP。
由上述技术方案可以看出，由于FIFO模块是单路输入单路输出，DSP无法读取ECC存储控制器的接收接口处理后的数据，对于DSP使用ECC存储控制器的开发调试，会造成一定的影响。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何提供一种带数据调试功能的ECC存储控制方案。
(二)技术方案
为解决上述技术问题，本发明提供一种带数据调试功能的ECC存储控制方法，所述方法基于ECC存储控制系统来实施，所述ECC存储控制系统包括：EMIF接口处理模块、RAM_I模块、ECC编码模块、Flash Control模块、ECC解码模块、FIFO_O模块；
所述方法包括如下步骤：
编码阶段为：
步骤1：通过EMIF接口处理模块接收DSP发送的数据，并转发给RAM_I模块；
步骤2：RAM_I模块接收EMIF接口处理模块的数据，进行缓存，存储到一个页大小数据后：
步骤21：将数据发送给ECC编码模块；
步骤22：响应EMIF接口处理模块的读取命令，将数据发送给EMIF接口处理模块，然后EMIF接口处理模块将数据发送给DSP；
步骤3：ECC编码模块接收RAM_I发送的数据，进行ECC编码，将编码后的数据发送给Flash Control模块；
步骤4：Flash Control模块接收ECC编码模块发送的数据，转换成Nand Flash闪存接口协议数据发送给Nand Flash闪存模块；
解码阶段为：
步骤5：Flash Control模块读取Nand FLash闪存模块的数据，将数据发送给ECC解码模块；
步骤6：ECC解码模块接收Flash Control模块发送的数据进行解码，将解码后的数据发送给FIFO_O模块；
步骤7：FIFO_O模块缓存ECC解码模块发送的数据，存储到一个页大小数据时，将数据发送给EMIF接口处理模块；
步骤8：EMIF接口处理模块接收FIFO_O模块发送的数据，处理为EMIF接口协议数据发送给DSP。
其中，所述步骤2中，一个页大小根据NandFlash具体器件定义。
其中，所述步骤7中，一个页大小根据NandFlash具体器件定义。
其中，所述RAM_I模块为双口RAM模块。
其中，由步骤2可以看到，EMIF接口处理模块后的缓存RAM_I模块的读取数据接口，实现了EMIF接口处理模块后的数据读取通道，达到DSP调试阶段对该位置数据的读取功能。
(三)有益效果
与现有技术相比较，本发明在传统的ECC存储控制器实现方法的基础上，改进了数据接收接口的接收缓存设计，使用双口ram替代原来的FIFO作为数据缓存，双口ram能够提供数据的单路输入，双路输出功能，这样DSP可以通过ram的其中一路数据输出接口读取双口ram的数据，完成开发阶段的数据通道调试功能。
附图说明
图1为传统ECC存储控制方案示意图。
图2为本发明ECC存储控制方案示意图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
为解决现有技术问题，本发明提供一种带数据调试功能的ECC存储控制方法，如图2所示，所述方法(包含数据编码流程和解码流程)基于ECC存储控制系统来实施，所述ECC存储控制系统包括：EMIF接口处理模块、RAM_I模块、ECC编码模块、Flash Control模块、ECC解码模块、FIFO_O模块；
所述方法包括如下步骤：
编码阶段为：
步骤1：通过EMIF接口处理模块接收DSP发送的数据，并转发给RAM_I模块；
步骤2：RAM_I模块接收EMIF接口处理模块的数据，进行缓存，存储到一个页大小数据后：
步骤21：将数据发送给ECC编码模块；
步骤22：响应EMIF接口处理模块的读取命令，将数据发送给EMIF接口处理模块，然后EMIF接口处理模块将数据发送给DSP；
步骤3：ECC编码模块接收RAM_I发送的数据，进行ECC编码，将编码后的数据发送给Flash Control模块；
步骤4：Flash Control模块接收ECC编码模块发送的数据，转换成Nand Flash闪存接口协议数据发送给Nand Flash闪存模块；
解码阶段为：
步骤5：Flash Control模块读取Nand FLash闪存模块的数据，将数据发送给ECC解码模块；
步骤6：ECC解码模块接收Flash Control模块发送的数据进行解码，将解码后的数据发送给FIFO_O模块；
步骤7：FIFO_O模块缓存ECC解码模块发送的数据，存储到一个页大小数据时，将数据发送给EMIF接口处理模块；
步骤8：EMIF接口处理模块接收FIFO_O模块发送的数据，处理为EMIF接口协议数据发送给DSP。
其中，所述步骤2中，一个页大小根据NandFlash具体器件定义。
其中，所述步骤7中，一个页大小根据NandFlash具体器件定义。
其中，所述RAM_I模块为双口RAM模块。
其中，由步骤2可以看到，相比于传统方法，增加了EMIF接口处理模块后的缓存RAM_I模块的读取数据接口，实现了EMIF接口处理模块后的数据读取通道，达到DSP调试阶段对该位置数据的读取功能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (5)

1.一种带数据调试功能的ECC存储控制方法，其特征在于，所述方法基于ECC存储控制系统来实施，所述ECC存储控制系统包括：EMIF接口处理模块、RAM_I模块、ECC编码模块、Flash Control模块、ECC解码模块、FIFO_O模块；
所述方法包括如下步骤：
编码阶段为：
步骤1：通过EMIF接口处理模块接收DSP发送的数据，并转发给RAM_I模块；
步骤2：RAM_I模块接收EMIF接口处理模块的数据，进行缓存，存储到一个页大小数据后：
步骤21：将数据发送给ECC编码模块；
步骤22：响应EMIF接口处理模块的读取命令，将数据发送给EMIF接口处理模块，然后EMIF接口处理模块将数据发送给DSP；
步骤3：ECC编码模块接收RAM_I发送的数据，进行ECC编码，将编码后的数据发送给Flash Control模块；
步骤4：Flash Control模块接收ECC编码模块发送的数据，转换成Nand Flash闪存接口协议数据发送给Nand Flash闪存模块；
解码阶段为：
步骤5：Flash Control模块读取Nand FLash闪存模块的数据，将数据发送给ECC解码模块；
步骤6：ECC解码模块接收Flash Control模块发送的数据进行解码，将解码后的数据发送给FIFO_O模块；
步骤7：FIFO_O模块缓存ECC解码模块发送的数据，存储到一个页大小数据时，将数据发送给EMIF接口处理模块；
步骤8：EMIF接口处理模块接收FIFO_O模块发送的数据，处理为EMIF接口协议数据发送给DSP。
2.如权利要求1所述的带数据调试功能的ECC存储控制方法，其特征在于，所述步骤2中，一个页大小根据NandFlash具体器件定义。
3.如权利要求1所述的带数据调试功能的ECC存储控制方法，其特征在于，所述步骤7中，一个页大小根据NandFlash具体器件定义。
4.如权利要求1所述的带数据调试功能的ECC存储控制方法，其特征在于，所述RAM_I模块为双口RAM模块。
5.如权利要求1所述的带数据调试功能的ECC存储控制方法，其特征在于，由步骤2可以看到，EMIF接口处理模块后的缓存RAM_I模块的读取数据接口，实现了EMIF接口处理模块后的数据读取通道，达到DSP调试阶段对该位置数据的读取功能。
CN201811484921.4A 2018-12-06 2018-12-06 带数据调试功能的ecc存储控制方法 Pending CN109656845A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811484921.4A CN109656845A (zh) 2018-12-06 2018-12-06 带数据调试功能的ecc存储控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811484921.4A CN109656845A (zh) 2018-12-06 2018-12-06 带数据调试功能的ecc存储控制方法

Publications (1)

Publication Number Publication Date
CN109656845A true CN109656845A (zh) 2019-04-19

Family

ID=66111847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811484921.4A Pending CN109656845A (zh) 2018-12-06 2018-12-06 带数据调试功能的ecc存储控制方法

Country Status (1)

Country Link
CN (1) CN109656845A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255239A (en) * 1991-08-13 1993-10-19 Cypress Semiconductor Corporation Bidirectional first-in-first-out memory device with transparent and user-testable capabilities
US20050185472A1 (en) * 2004-02-05 2005-08-25 Research In Motion Limited Memory controller interface
CN103218177A (zh) * 2013-04-19 2013-07-24 杭州电子科技大学 具有数据均衡处理功能的NAND Flash存储系统
CN106776104A (zh) * 2016-11-11 2017-05-31 大唐微电子技术有限公司 一种Nand Flash控制器和终端以及控制Nand Flash的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255239A (en) * 1991-08-13 1993-10-19 Cypress Semiconductor Corporation Bidirectional first-in-first-out memory device with transparent and user-testable capabilities
US20050185472A1 (en) * 2004-02-05 2005-08-25 Research In Motion Limited Memory controller interface
CN103218177A (zh) * 2013-04-19 2013-07-24 杭州电子科技大学 具有数据均衡处理功能的NAND Flash存储系统
CN106776104A (zh) * 2016-11-11 2017-05-31 大唐微电子技术有限公司 一种Nand Flash控制器和终端以及控制Nand Flash的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李晴: "高速大容量NAND FLASH存储系统的设计与实现", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 *

Similar Documents

Publication Publication Date Title
US7443318B2 (en) High speed context memory implementation for H.264
KR20110111108A (ko) 반도체 장치 및 이의 복호 방법
CN101562455B (zh) 内容可适性二元算数编码的译码装置及其译码方法
CN101937724A (zh) 用于执行拷贝回存操作的方法以及闪存存储设备
JP3149345B2 (ja) データ・ストリームの個々のストリング・シーケンスのデータ圧縮方法及びその実行プロセッサ
US10891082B2 (en) Methods for accelerating compression and apparatuses using the same
CN110087140A (zh) 一种传输流媒体数据的方法、装置、介质及设备
CN107801044B (zh) 后向适应装置与相关方法
WO2023059517A1 (en) Systems for estimating bit error rate (ber) of encoded data using neural networks
CN104135496A (zh) 一种同构环境下的rpc数据传输方法及系统
CN107592117A (zh) 基于Deflate的压缩数据块输出方法及装置
CN110363291B (zh) 神经网络的运算方法、装置、计算机设备和存储介质
CN110557224A (zh) 电力网络单向传输装置与系统
CN108965878A (zh) 一种熵解码方法及装置
CN109656845A (zh) 带数据调试功能的ecc存储控制方法
CN109710452A (zh) 带数据调试功能的ecc存储控制系统
US20120045140A1 (en) Image processing apparatus having context memory controller
US10355823B2 (en) System and method for block-coding transcoding
CN109446126A (zh) 基于emif总线的dsp与fpga高速通信系统及方法
CN106843805A (zh) 一种8031系列mcu在线下载模块及实现方法
CN112820343B (zh) 数据保护方法、装置、计算机设备及存储介质
CN108932315A (zh) 一种数据解压的方法以及相关装置
CN107026707B (zh) 一种自适应采样率的信道编码、解码方法和装置
CN114900555A (zh) 基于无损压缩算法的数据分发方法及装置
CN106788466A (zh) 用于小型化通信系统的Turbo码编译码芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190419

RJ01 Rejection of invention patent application after publication