CN109637972A - 浅沟槽隔离结构及其形成方法 - Google Patents
浅沟槽隔离结构及其形成方法 Download PDFInfo
- Publication number
- CN109637972A CN109637972A CN201811522098.1A CN201811522098A CN109637972A CN 109637972 A CN109637972 A CN 109637972A CN 201811522098 A CN201811522098 A CN 201811522098A CN 109637972 A CN109637972 A CN 109637972A
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- fleet plough
- plough groove
- groove isolation
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 101
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 239000000945 filler Substances 0.000 claims abstract description 70
- 238000003860 storage Methods 0.000 claims description 37
- 238000003384 imaging method Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 description 11
- 238000009413 insulation Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000011049 filling Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000005622 photoelectricity Effects 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明涉及浅沟槽隔离结构及其形成方法。在一个实施例中，本公开涉及一种浅沟槽隔离结构，包括形成在接地的半导体衬底中的浅沟槽；形成在浅沟槽的侧壁及底部上的氧化层；形成在氧化层上以填满所述浅沟槽的导电填充体，其中导电填充体被施加负电势以使得半导体衬底与浅沟槽的界面处的自由电荷在负电势的驱动下通过半导体衬底流向地。
Description
技术领域
本公开一般涉及半导体器件制造技术领域，特别是涉及一种浅沟槽隔离结构、半导体器件及其制备方法。
背景技术
随着集成电路技术的不断成熟，在半导体衬底单位面积上集成的有源器件的数量越来越多(例如数以百万计)，因此器件被更紧密地放置在芯片中以适应芯片的可用空间。为了让器件之间不相互影响，需要采用隔离技术将各个有源器件相互隔离。由于半导体衬底单位面积上的有源器件的密度不断增加，因此器件之间的有效绝缘隔离变得更加重要。
浅沟槽隔离(Shallow Trench Isolation，STI)为常用的一种隔离技术。浅沟槽隔离技术具有良好的隔离效果(例如工艺隔离效果和电性隔离效果)，浅沟槽隔离技术还具有减少占用晶圆表面的面积和增加器件集成度等优点。现有的浅沟槽隔离技术主要包括如下步骤：首先，在硅衬底上位于不同有源器件之间的区域刻蚀出沟槽；然后，在所述沟槽的侧壁及底部形成一层薄氧化层作为浅沟槽隔离衬垫；最后，在所述浅沟槽隔离衬垫的表面形成填满所述沟槽的隔离材料以形成浅沟槽隔离结构。
然而，在硅衬底上刻蚀出的沟槽与填充沟槽的隔离材料之间会产生悬挂键，这种悬挂键会导致在没有光照射的状态下，在有源区的光电元件中形成流动的电流，即暗电流。因此，当浅沟槽隔离结构位于相邻的有源区之间时，即使没有光照，浅沟槽隔离结构也会在光电元件中产生电流；另外在有光照的条件下，这些多余电荷会扩散或者漂移到光电元件区域，从而使得光电元件产生与实际光照不符的电流。无论哪种情况，浅沟槽隔离结构都会因为界面缺陷所引入的多余电荷而增加图像传感器的噪声，从而影响半导体器件的性能。
因此，需要避免这种由浅沟槽隔离结构引入的多余电荷进入到光电元件区域，从而导致暗电流的情况。
发明内容
浅沟槽隔离作为一种半导体制造工艺中常用的隔离技术具有良好的隔离效果。但是，由于蚀刻半导体衬底使得半导体衬底的晶格在表面突然终止，表面的最外层的原子将有未配对的电子，即有未饱和的键，称之为悬挂键。所述悬挂键会在半导体衬底和浅沟槽隔离结构之间的交界面形成界面缺陷，从而在界面处产生多余电荷。当这些多余电荷进入到光电元件时便会形成暗电流。该暗电流会增加图像传感器的噪声，从而影响半导体器件的性能。
为了解决现有技术中所存在的缺陷，本公开提供一种本领域的新技术。本发明提供了一种改进的浅沟槽隔离结构。
总体来说，本发明的改进方向在于在光电元件接收外界入射光之前，也就是光电元件上电之前，将浅沟槽隔离结构中的多余电荷通过半导体衬底流向地，或者将浅沟槽隔离结构中的多余电荷固定在某个位置处使之不能自由流动。由此，多余电荷要么是在光电元件开始运行之前就已经被释放到了半导体衬底外，要么就是被固定在半导体器件中的某个位置处不能自由流动。无论哪种情况这些多余电荷都无法再干扰光电元件的运行，也就不会产生暗电流的情形了。
具体来说，在一种实施例中，本发明将现有技术中的浅沟槽隔离结构中的“氧化层-绝缘填充体”结构改进成“氧化层-导电填充体”，并且在光电元件运行之前对该导电填充体施以负电势。由于衬底接地，而导电填充体被施加了负电势，在半导体衬底和浅沟槽隔离结构的界面处的多余电荷会在负电势的驱动下向半导体衬底方向流动并且通过半导体衬底的接地线而最终被释放到半导体衬底外。在自由电荷已经被释放到半导体衬底外之后，断开导电填充体的负电势，再启动光电元件以接收外部入射光。
在另一个实施例中，本发明将现有技术中的浅沟槽隔离结构中的“氧化层-绝缘填充体”结构改进成“第一氧化层-电荷储存层-第二氧化层-导电填充体”结构，并且在光电元件运行之前对导电填充体施加以正电势。由于衬底接地，而导电填充体被施加以正电势，在半导体衬底和浅沟槽隔离结构界面处的多余电荷就在正电势的驱动下隧穿通过第一氧化层进入到电荷储存层。这里要注意的是，第一氧化层通常被设置为比较薄(例如，在5埃到20埃的范围内)从而使得电子能够在电势的驱动下隧穿通过。由于第二氧化层通常会相对厚一些(例如，在50埃到500埃的范围内)，即使在电势驱动的情况下电荷也无法成功隧穿，电荷因此会被“锁定”在电荷储存层中。在自由电荷已经被“锁定”在电荷存储层中以后，断开导电填充体的正电势，再启动光电元件以接收外部入射光。
值得注意的是，该自由电荷释放/锁定过程可以在图像传感器每次工作前都进行、或者不必每次都进行而是几个星期、几个月或几年进行一次、抑或仅在产品出厂时进行一次自由电荷的释放/锁定。
在本发明的一个实施例中，提供一种浅沟槽隔离结构，包括浅沟槽，形成在接地的半导体衬底中；氧化层，形成在浅沟槽的侧壁及底部上；以及导电填充体，形成在氧化层上以填满所述浅沟槽；其中导电填充体被施加负电势以使得半导体衬底与浅沟槽的界面处的自由电荷在负电势的驱动下通过半导体衬底流向地。
在本发明的另一个实施例中，提供一种图像传感器，包括如上所述的浅沟槽隔离结构，所述图像传感器的半导体衬底内形成有多个光电元件，所述浅沟槽隔离结构形成在所述光电元件之间。
在本发明的另一个实施例中，提供一种操作如上所述的图像传感器的方法，包括在光电元件开启之前，为所述导电填充体施加负电势；当自由电荷在负电势的驱动下通过半导体衬底流向接地之后，断开导电填充体的负电势；以及开启光电元件。
本发明提供一种浅沟槽隔离结构，所述浅沟槽隔离结构包括浅沟槽，形成在半导体衬底中；第一氧化层，形成在所述浅沟槽的侧壁及底部；电荷储存层，形成在第一氧化层的侧壁及底部；第二氧化层，形成在所述电荷储存层的侧壁及底部；以及导电填充体，形成在所述第二氧化层上以填满所述浅沟槽；其中所述导电填充体被施加正电势，以使得浅沟槽界面处的自由电荷在正电势的驱动下隧穿第一氧化层而进入并被存储在电荷储存层中。
本发明提供一种图像传感器，包括如上所述的浅沟槽隔离结构，所述图像传感器的半导体衬底内形成有多个光电元件，所述浅沟槽隔离结构形成在所述光电元件之间。
本发明提供一种操作如上所述的图像传感器的方法，包括在光电元件开启之前，为所述导电填充体施加正电势；当自由电荷在正电势的驱动下隧穿通过第一氧化层而进入并被存储在电荷储存层中，断开导电填充体的正电势；开启光电元件。
本发明提供一种形成浅沟槽隔离结构的方法，所述方法包括提供半导体衬底；蚀刻所述半导体衬底以形成浅沟槽；在所述浅沟槽的侧壁和底部形成氧化层；在所述氧化层上形成导电填充体以填满所述浅沟槽；以及导电填充体上形成接触件。
本发明提供一种形成浅沟槽隔离结构的方法，所述方法包括提供半导体衬底；蚀刻所述半导体衬底以形成浅沟槽；在所述浅沟槽的侧壁及底部形成第一氧化层；在所述第一氧化层的侧壁及底部形成电荷储存层；在所述电荷储存层的侧壁和底部形成第二氧化层；在第二氧化层上形成导电填充体以填满所述浅沟槽；在导电填充体上形成接触件。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1是现有技术中的浅沟槽隔离结构的截面图以及制作步骤图。
图2示出了根据本发明的一个实施例的浅沟槽隔离结构的截面图。
图3示出了根据本发明的另一个实施例的浅沟槽隔离结构的截面图。
图4示出了根据本发明的一个实施例的浅沟槽隔离结构的制作流程的示意图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为本说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
图1是现有技术中的浅沟槽隔离结构10的截面图以及制作步骤图。
首先，提供半导体衬底100。所述半导体衬底100上形成有硬掩膜层101，所述硬掩膜层101内形成有开口，所述开口露出下方的半导体衬底100。然后，沿所述开口刻蚀所述半导体衬底100，以在所述半导体衬底100内形成浅沟槽102。接着，在所述浅沟槽102内形成氧化层103，所述氧化层103覆盖所述浅沟槽102的侧壁和底部，在所述氧化层103上形成绝缘填充体104，所述绝缘填充体104位于所述氧化层103上方，所述绝缘填充体104将所述浅沟槽102和开口填满。在所述绝缘填充体104形成之后，需要进行平坦化工艺，使得所述绝缘填充体104与所述掩膜层101齐平。接着，去除所述硬掩膜层101。所述填充体104和所述氧化层103形成浅沟槽隔离结构。根据工艺需要，还可以进行蚀刻工艺，对所述绝缘填充体104的高度进行调节，从而形成符合工艺要求高度的浅沟槽隔离结构。所述浅沟槽隔离结构用于对图像传感器的相邻受光元件之间进行隔离。
继续参考图1，在进行平坦化处理之后，在所述浅沟槽隔离结构10的侧面形成有源区105，并且按照标准工艺流程制作图像传感器的晶体管和外围电路。例如，在一些实施例中，在有源区105中，可以形成有诸如MOS晶体管等半导体器件。各个有源器件之间可以通过浅沟槽结构部件实现隔离。尽管在图中仅示出一个浅沟槽隔离结构10及由其分隔开的两个有源区105以便简化描述，但本领域技术人员将容易理解，可以根据实际应用需要在衬底100中形成任意数量的沟槽结构部件和相应的有源区105，而不背离本公开的范围。
但是，制约现有的图像传感器的成像质量的因素之一在于浅沟槽隔离结构导致了光电元件中的暗电流。
具体来讲，结合图1，造成暗电流的主要原因是由于在浅沟槽隔离结构10和半导体衬底100之间的交界面处存在悬挂键。例如半导体衬底100的材料可以为硅(Si)，氧化层103的材料可以为二氧化硅(SiO2)。在Si和SiO2的界面存在悬挂键(Si-SiO2)。所述悬挂键会在浅沟槽隔离结构与半导体衬底100之间的交界面形成界面缺陷，从而在浅沟槽隔离结构与半导体衬底100的界面上形成多余电荷e-。所产生的这些多余电荷e-会在半导体衬底100内扩散或漂移，当部分电荷到达有源区105时，将会造成暗电流，从而影响图像传感器的成像质量。
图2为根据本发明的一个实施例的浅沟槽隔离结构20的截面图。浅沟槽隔离结构20包括形成在半导体衬底200内的浅沟槽202，所述半导体衬底200接地。优选地，所述浅沟槽202的深度范围是500埃-5000埃。优选的，衬底200的材料的示例可以包括但不限于一元半导体材料(诸如，硅或锗等)、化合物半导体材料(诸如碳化硅、硅锗、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)或其组合。优选地，半导体衬底200可以被提供为在绝缘体上的外延层，诸如“SOI”层。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。半导体材料的晶圆可以接合或堆叠，并且衬底可以是这些层之一。半导体衬底通常通过晶圆研磨方法减薄，诸如，化学机械抛光(“CMP”)、机械晶圆研磨或半导体刻蚀。衬底中可以形成有其它的半导体装置构件，例如，在早期处理步骤中形成的其它构件。优选地，可沿半导体衬底上的硬掩膜层的开口来刻蚀半导体衬底从而在半导体衬底内形成浅沟槽。所述刻蚀可以为干法刻蚀或者湿法刻蚀。所述干法刻蚀和湿法刻蚀与现有技术相同，作为本领域技术人员的公知技术，在此不做赘述。
尽管图中所示的浅沟槽202被设置为与衬底200的表面基本垂直，但本领域技术人员应该理解的是，浅沟槽202的倾斜角的取值不限于此。尽管图中所示的浅沟槽202为矩形，但是本领域技术人员应该理解浅沟槽的形状不限于矩形，可以为梯形等任何合适的形状。
浅沟槽隔离结构20还包括形成在所述浅沟槽202侧壁及底部的氧化层203。所述氧化层203用于使得所述浅沟槽202的底部和侧壁交界处更加光滑，从而有利于后续形成的导电填充体更好地将浅沟槽202填满，从而提高最终形成的浅沟槽隔离结构20的隔离效果。优选地，所述氧化层203的厚度范围为5埃-500埃。
浅沟槽隔离结构20包括形成在所述氧化层203上从而填满所述浅沟槽202的导电填充体204。导电填充体204至少将所述浅沟槽202填满，浅沟槽202中的导电填充体204和氧化层203共同构成浅沟槽隔离结构20。优选地，所述导电填充体204可以利用化学气相沉积工艺制成。
优选地，在浅沟槽隔离结构20的侧面形成有源区205,。
优选地，浅沟槽隔离结构20还包括在所述导电填充体204上形成的接触件206。在有源区205上电之前，通过所述接触件206向所述导电填充体204施加负电势。
具体来讲，与现有技术中浅沟槽隔离结构中的绝缘填充体不同的是，本发明中的浅沟槽隔离结构中填充的是导电填充体204。之所以改进为导电填充体并且对其施加负电势，是为了使浅沟槽结构20和半导体衬底200的界面处的自由电荷e-在负电势的驱动下通过半导体衬底200流向接地。优选地，通过形成在导电填充体204上的接触件206来向导电填充体204提供负电势。如前所述的，在半导体衬底200和浅沟槽隔离结构20的交界面处存在缺陷，从而产生的大量的自由电荷e-。如果不加以限制，这些自由电荷e-会在半导体衬底200中随意扩散和游走，可能会进入到有源区205中从而在有源区205中产生暗电流。
在本发明中，在有源区205上电之前，向导电填充体204施加负电势。由于半导体衬底200是接地的，存在于交界面处的自由电荷e-会在负电势的驱动下有规律地通过半导体衬底200流向接地，从而最终被释放到半导体衬底之外。由此，浅沟槽隔离结构20所产生的自由电荷e-便不会再对后续的光电元件的操作产生负面影响了，因为这些自由电荷是不可能进入到光电元件中从而形成暗电流的。当自由电荷e-被释放到半导体衬底20外之后，断开导电填充体204的负电势，继而开启有源区205进行正常的感光操作，有源区205便不会再收到自由电荷所引起的暗电流的影响了。另外，由于在这时半导体衬底200和浅沟槽隔离结构20之间的电势驱动在有源区205操作时已不存在了，有源区205由于接收外部入射光所产生的电荷是不会被继续释放到半导体衬底200之外的，因此图像传感器可以正常操作并且不会受到之前释放自由电荷的影响。
优选地，可以在有源区的光电元件的每次上电操作之前都清空一次浅沟槽隔离结构20与衬底200交界处的自由电荷e-。优选地，由于该自由电荷e-并不是随着时间的推进而被源源不断地产生出来，因此不必每次上电操作前都进行一次清空操作，而是每隔几个星期、几个月或几年定期进行一次清空操作。优选地，也可以仅在产品出厂时进行一次自由电荷的清空。
优选地，所述导电填充体可以是半导体材料。优选地，所述半导体材料为非晶硅、多晶硅、单晶硅中的一种或多种。
在本发明的一个实施例中，图像传感器在衬底中包括多个有源区205以及如上所述的浅沟槽隔离结构20，所述浅沟槽隔离结构20形成在有源区205之间以起到隔离效果。
在图像传感器的有源区205中可以形成例如光电二极管。例如，光电二极管可以包括衬底内的具有第一掺杂类型(例如，n掺杂类型)的对应的第一区域，和衬底内的第一区域上面的具有与第一掺杂类型不同的第二掺杂类型(例如，p型掺杂)的对应的第二区域。形成方法为通过进行杂质离子注入及退火工艺等常规工艺来完成，包括在光电二极管区域进行杂质离子注入形成掺杂区，掺杂区与半导体衬底之间构成PN结，以形成光电二极管及光电二极管耗尽区。光电二极管及光电二极管耗尽区的形成方法为本领域技术人员所熟知，在此不作详述。
优选地，图像传感器中还包括相应的放大器，例如晶体管。
优选地，衬底还可以包括其它器件，包括在衬底的另一部分中形成的有源晶体管、二极管、电容器、电阻器、存储器单元、模拟器件、过滤器、收发器等电子连接件，以用于将来自光敏元件的信号传输到读出电子器件。而且，在形成本发明所述的图像传感器之后，封装材料可以设置在衬底上方，以形成完整微电子组件，诸如，集成电路、太阳能电池、处理器等。
图3为根据本发明的另一个实施例的浅沟槽隔离结构30的截面图。与图2所示的实施例类似的是，浅沟槽隔离结构30包括形成在半导体衬底300中的浅沟槽302。优选地，所述浅沟槽302的深度范围是500埃-5000埃。
浅沟槽隔离结构30还包括形成在所述浅沟槽302的侧壁及底部的第一氧化层303。优选地，第一氧化层303的厚度为5埃-20埃。第一氧化层303的厚度较薄是为了便于半导体衬底300和浅沟槽隔离结构30界面处的自由电荷在电势的作用下可以隧穿通过第一氧化层303从而进入到电荷储存层304中。
浅沟槽隔离结构30还包括形成在第一氧化层303的侧壁及底部的电荷储存层304。优选地，所述电荷储存层304是多晶硅。多晶硅具有能够长时间储存电荷的优势。自由电荷在隧穿通过第一氧化层303之后便会长时间存储在电荷储存层304中。
浅沟槽隔离结构30还包括形成在所述电荷储存层304的侧壁及底部的第二氧化层307。优选地，所述第二氧化层307的厚度为50埃-500埃。第二氧化层307的厚度比较厚是为了防止电荷储存层304中的自由电荷在正电势的作用下进一步隧穿通过第二氧化层307而进入到导电填充体308中。一旦从半导体衬底300到导电填充体308的电流路径由于第二氧化层308过薄而被打通之后，自由电荷就会源源不断地流向外部。这是不期望看到的，因为这里面的自由电荷不仅包括半导体衬底和浅沟槽隔离结构界面间的自由电荷，也包括来自光电元件的自由电荷，而光电元件的自由电荷的流失会对后续光电元件的运行产生不利地影响。因此第二氧化层307的厚度是比较厚的。
这同样解释了为何在图2所示的实施中向导电填充体204施加的是负电势，而不是正电势。如果施加的是正电势的话，图2的光电元件中的电荷在上电之前便会源源不断地通过接触件206而被排出，从而对光电元件的后续运行产生诸多不利影响。
具体来讲，图3所示的实施例将现有技术中的浅沟槽隔离结构中的“氧化层-绝缘填充体”结构改进成“第一氧化层-电荷储存层-第二氧化层-导电填充体”。在有源区305上电之前，通过接触件306对导电填充体308施加正电势。由于半导体衬底300接地，而导电填充体308又被施加正电势，半导体衬底300和浅沟槽隔离结构30之间的自由电荷在正电势的驱动下隧穿通过第一氧化层303而进入到电荷储存层304中。如上所述，由于第一氧化层303比较薄，所以自由电荷得以在电势的驱动下隧穿通过。在进入到电荷储存层304中之后，由于第二氧化层307比较厚，自由电荷无法在电势的驱动下隧穿通过，所以自由电荷得以被“锁存”在电荷储存层304中。优选地，所述电荷储存层304是多晶硅。多晶硅的特性允许电荷在其中长期地储存(诸如，U盘或者其他存储装置采用多晶硅通过存储电荷的方式来存储数据)。本发明不限于多晶硅，本发明还可以采用任何其他能够长期存储电荷的材料。在自由电荷被“锁存”在电荷储存层之后，断开导电填充体308的正电势，继而开启有源区305进行正常的感光操作。由于在这时半导体衬底300和浅沟槽隔离结构30之间的电势驱动不存在了，有源区305由于接收外部入射光所产生的电荷是不会进入到电荷储存层304中的，因此图像传感器可以正常操作并且不会受到之前电荷锁定的影响。
图4示出了根据本发明的一个实施例的浅沟槽隔离结构的制作方法框图。
在步骤S401中，提供半导体衬底。
在步骤S402中，蚀刻所述半导体衬底以形成浅沟槽。优选地，所述半导体衬底上形成有硬掩膜层，所述硬掩膜层内形成有开口，所述开口露出下方的半导体衬底，沿所述开口刻蚀所述半导体衬底，在所述半导体衬底内形成浅沟槽。优选地，所述刻蚀可以为干法刻蚀或者湿法刻蚀。所述干法刻蚀和湿法刻蚀与现有技术相同，作为本领域技术人员的公知技术，在此不做赘述。
在步骤S403中，在所述浅沟槽的侧壁和底部形成氧化层。优选地，所述氧化层的厚度范围为5埃-500埃。优选地，所述氧化层为氧化硅。优选地，形成所述氧化层的工艺可以为热氧化工艺。
在步骤S404中，在所述氧化层上形成导电填充体以填满所述浅沟槽。优选地，所述导电填充体将所述浅沟槽和所述硬掩膜层的开口均填满。在所述导电填充体形成之后，需要进行平坦化工艺，使得所述导电填充体与所述硬掩膜层齐平，接着去除所述硬掩膜层。所述导电填充体和所述氧化层形成浅沟槽隔离结构。根据工艺需要，还可以进行蚀刻工艺，对所述导电填充体的高度进行调节，从而形成符合工艺要求高度的浅沟槽隔离结构。
在步骤S405中，在导电填充体上形成接触件。优选地，在导电填充体上形成氧化层，蚀刻氧化层以形成至导电填充体的通孔，在通孔中沉积接触件。
本发明公开了一种浅沟槽隔离结构，包括浅沟槽，形成在接地的半导体衬底中；氧化层，形成在所述浅沟槽侧壁及底部；以及导电填充体，形成在所述氧化层上以填满所述浅沟槽；其中所述导电填充体被施加负电势以使得浅沟槽界面处的自由电荷在负电势的驱动下通过半导体衬底流向地。
优选地，所述导电填充体为半导体材料。
优选地，所述半导体材料为非晶硅、多晶硅、单晶硅中的一种或多种。
优选地，通过接触件向所述导电填充体施加负电势。
优选地，所述氧化层为氧化硅。
本发明公开一种图像传感器，包括如上所述的浅沟槽隔离结构，所述图像传感器的半导体衬底内形成有多个光电元件，所述浅沟槽隔离结构形成在所述光电元件之间。
本发明公开一种操作如上所述的图像传感器的方法，包括在光电元件开启之前，为所述导电填充体施加负电势；当自由电荷在负电势的驱动下通过半导体衬底流向接地之后，断开导电填充体的负电势；开启光电元件。
本发明公开一种浅沟槽隔离结构，包括浅沟槽，形成在接地的半导体衬底中；第一氧化层，形成在所述浅沟槽的侧壁及底部；电荷储存层，形成在第一氧化层的侧壁及底部；第二氧化层，形成在所述电荷储存层的侧壁及底部；以及导电填充体，形成在所述第二氧化层上以填满所述浅沟槽；其中所述导电填充体被施加正电势，以使得浅沟槽界面处的自由电荷在正电势的驱动下隧穿通过第一氧化层而进入并被存储在电荷储存层中。
优选地，所述第一氧化层的厚度为20埃-150埃。
优选地，所述第二氧化物的厚度为250埃-500埃。
优选地，所述导电填充体为半导体材料。
优选地，所述半导体材料为非晶硅、多晶硅、单晶硅中的一种或多种。
优选地，所述电荷储存层为多晶硅。
优选地，所述第一氧化层和第二氧化层为氧化硅。
优选地，通过接触件为所述导电填充体施加以正电势。
本发明公开了一种图像传感器，包括如上所述的浅沟槽隔离结构，所述图像传感器的半导体衬底内形成有多个光电元件，所述浅沟槽隔离结构形成在所述光电元件之间。
本发明公开一种操作如上所述的图像传感器的方法，包括在光电元件开启之前，为所述导电填充体施加正电势；当自由电荷在正电势的驱动下隧穿通过第一氧化层而进入并被存储在电荷储存层中，断开导电填充体的正电势；开启光电元件。
本发明公开一种浅沟槽隔离结构的形成方法，包括提供半导体衬底；蚀刻所述半导体衬底以形成浅沟槽；在所述浅沟槽的侧壁和底部形成氧化层；在所述氧化层上形成导电填充体以填满所述浅沟槽；以及在导电填充体上形成接触件。
本发明公开一种浅沟槽隔离结构的形成方法，包括提供半导体衬底；蚀刻所述半导体衬底以形成浅沟槽；在所述浅沟槽的侧壁及底部形成第一氧化层；在所述第一氧化层的侧壁及底部形成电荷储存层；在所述电荷储存层的侧壁和底部形成第二氧化层；在第二氧化层上形成导电填充体以填满所述浅沟槽；在导电填充体上形成接触件。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其它取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
上述描述可以指示被“连接”或“耦合”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦合”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦合”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
另外，仅仅为了参考的目的，还可以在下面描述中使用某种术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其它各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
Claims (10)
1.一种浅沟槽隔离结构，包括：
浅沟槽，形成在接地的半导体衬底中；
氧化层，形成在浅沟槽的侧壁及底部上；以及
导电填充体，形成在氧化层上以填满所述浅沟槽；
其中导电填充体被施加负电势以使得半导体衬底与浅沟槽的界面处的自由电荷在负电势的驱动下通过半导体衬底流向地。
2.根据权利要求1所述的浅沟槽隔离结构，其中导电填充体为半导体材料。
3.根据权利要求2所述的浅沟槽隔离结构，其中半导体材料为非晶硅、多晶硅、单晶硅中的一种或多种。
4.根据权利要求1所述的浅沟槽隔离结构，其中通过接触件向导电填充体施加负电势。
5.根据权利要求1所述的浅沟槽隔离结构，其中氧化层为氧化硅。
6.一种图像传感器，包括权利要求1-5中任一项所述的浅沟槽隔离结构，所述图像传感器的半导体衬底内形成有多个光电元件，所述浅沟槽隔离结构形成在所述多个光电元件之间。
7.一种操作根据权利要求6所述的图像传感器的方法，包括：
在光电元件开启之前，为所述导电填充体施加负电势；
当自由电荷在负电势的驱动下通过半导体衬底流向接地之后，断开导电填充体的负电势；
开启光电元件。
8.一种浅沟槽隔离结构，包括：
浅沟槽，形成在接地的半导体衬底中；
第一氧化层，形成在浅沟槽的侧壁及底部上；
电荷储存层，形成在第一氧化层的侧壁及底部上；
第二氧化层，形成在所述电荷储存层的侧壁及底部上；以及
导电填充体，形成在所述第二氧化层上以填满所述浅沟槽；
其中导电填充体被施加正电势，以使得浅沟槽与半导体衬底的界面处的自由电荷在正电势的驱动下隧穿通过第一氧化层而进入并被存储在电荷储存层中。
9.根据权利要求8所述的浅沟槽隔离结构，其中所述第一氧化层的厚度为5埃-20埃。
10.根据权利要求8所述的浅沟槽隔离结构，其中所述第二氧化物的厚度为50埃-500埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811522098.1A CN109637972A (zh) | 2018-12-13 | 2018-12-13 | 浅沟槽隔离结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811522098.1A CN109637972A (zh) | 2018-12-13 | 2018-12-13 | 浅沟槽隔离结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109637972A true CN109637972A (zh) | 2019-04-16 |
Family
ID=66073468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811522098.1A Pending CN109637972A (zh) | 2018-12-13 | 2018-12-13 | 浅沟槽隔离结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109637972A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111293132A (zh) * | 2020-02-21 | 2020-06-16 | 上海集成电路研发中心有限公司 | 图像传感器结构 |
| CN114268753A (zh) * | 2021-12-22 | 2022-04-01 | 上海韦尔半导体股份有限公司 | 一种高转换增益的图像传感器像素结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108428709A (zh) * | 2018-04-10 | 2018-08-21 | 德淮半导体有限公司 | 图像传感器及其制造和控制方法 |
-
2018
- 2018-12-13 CN CN201811522098.1A patent/CN109637972A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108428709A (zh) * | 2018-04-10 | 2018-08-21 | 德淮半导体有限公司 | 图像传感器及其制造和控制方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111293132A (zh) * | 2020-02-21 | 2020-06-16 | 上海集成电路研发中心有限公司 | 图像传感器结构 |
| CN114268753A (zh) * | 2021-12-22 | 2022-04-01 | 上海韦尔半导体股份有限公司 | 一种高转换增益的图像传感器像素结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101978498B (zh) | 具有深光反射沟槽的背照式图像传感器 | |
| CN100405598C (zh) | 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术 | |
| US11177304B2 (en) | Method for forming light-sensing device | |
| KR100526725B1 (ko) | 부분 ｓｏｉ 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| US4926231A (en) | Integrated pin photo-detector | |
| US20080265295A1 (en) | Methods, structures and sytems for an image sensor device for improving quantum efficiency of red pixels | |
| JP2007221121A (ja) | ピクセル・センサ・セルおよび製造方法（増加したキャパシタンスを有するｃｍｏｓ撮像装置のフォトダイオード） | |
| US20060258042A1 (en) | Integrated photodiode of the floating substrate type | |
| US20070087550A1 (en) | Low-voltage single-layer polysilicon eeprom memory cell | |
| TW202107691A (zh) | 形成影像感側器晶片的方法 | |
| KR20220147503A (ko) | 이미지 센서를 위한 후면 구조체 | |
| US20230089511A1 (en) | Deep trench isolation structure for image sensor | |
| KR101620706B1 (ko) | 이면 조명식 이미지 센서의 화소 격리 구조체 | |
| CN109637972A (zh) | 浅沟槽隔离结构及其形成方法 | |
| US7479403B2 (en) | Pinned photodiode integrated with trench isolation and fabrication method | |
| TW202008591A (zh) | 記憶體結構及其形成方法 | |
| US10304893B2 (en) | Back-side illuminated image sensor | |
| CN111009540B (zh) | 一种cmos图像传感器结构及制造方法 | |
| CN112133714A (zh) | 一种图像传感器结构 | |
| US11637106B2 (en) | Capacitive element comprising a monolithic conductive region having one part covering a front surface of a substrate and at least one part extending into an active region perpendicularly to the front surface | |
| US6469332B1 (en) | Pinned floating photoreceptor with active pixel sensor | |
| JP2003318379A (ja) | 光電変換装置及びその製造方法 | |
| CN113838876B (zh) | 图像传感器以及用于形成图像传感器的方法 | |
| CN115863367A (zh) | 图像传感器及其形成方法 | |
| TWI790528B (zh) | 影像感測器及形成影像感測器之方法及半導體元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190416 |
|
| WD01 | Invention patent application deemed withdrawn after publication |