CN109632044A

CN109632044A - 具有多个雷达芯片的物位测量装置

Info

Publication number: CN109632044A
Application number: CN201811167273.XA
Authority: CN
Inventors: 罗兰·韦勒; 约尔格·布尔斯格; 斯特芬·瓦尔德
Original assignee: Vega Grieshaber KG
Current assignee: Vega Grieshaber KG
Priority date: 2017-10-06
Filing date: 2018-10-08
Publication date: 2019-04-16
Anticipated expiration: 2038-10-08
Also published as: EP3467447A1; US10788351B2; EP3467447B1; US20190107425A1; CN109632044B

Abstract

本发明涉及一种具有多个雷达芯片的物位测量装置，其中，同步至少两个芯片，并且评估电路仅从两个芯片中的一者中获取时钟信号。由此能够降低电路成本。

Description

具有多个雷达芯片的物位测量装置

技术领域

本发明涉及物位测量和填充材料表面的拓扑检测。特别地，本发明涉及一种具有第一雷达芯片和与第一雷达芯片同步的第二雷达芯片的物位测量装置、一种用于测量容器中的填充材料的物位或者表面的方法、一种程序元件和一种计算机可读介质。

背景技术

如今，具有雷达的物位测量是现有技术。与许多其它领域相比，仅在能够通过测量设备的电子装置检测并处理极小的反射信号之后，才实现了物位测量中的雷达技术的突破。

现代物位测量装置和拓扑测量装置的特征不仅在于通常在75GHz至85GHz的范围内的高发射频率，还在于能够可靠地处理反射信号的高达120dB的范围内的振幅差异。

为了产生并处理79GHz的范围内的高频发射信号，可以设置单片微波集成电路(MMIC)。该器件可以具有多个在本申请中也被称为雷达通道的发射和接收通道，以便能够扫描填充材料表面。

填充材料表面的扫描越精确，就需要越多的发射和接收通道，以便实现高质量的图像，这相应地伴随着高的硬件成本和能量需求。

发明内容

本发明的目的在于提供一种用于测量容器中的介质的物位或者容器中的介质的拓扑的物位测量装置。

通过独立权利要求的主题来实现该目的。由从属权利要求和如下的说明书得到本发明的进一步改进。

第一方面涉及一种具有第一雷达芯片和与第一雷达芯片同步的第二雷达芯片的雷达物位测量装置。第一雷达芯片和第二雷达芯片均具有一个或多个用于在填充材料表面的方向上发射相应的发射信号的发射通道和一个或多个用于接收在填充材料表面上反射的发射信号的接收通道。

雷达芯片可以是也被称为片上雷达系统的微波集成电路。这种片上雷达系统(RSoC)是具有用于数字功能的电路组件的高度集成的微波电路(MMIC)，根据实施例，该微波电路能够将常规雷达系统的(用于信号产生、信号处理和接收信号(反射信号)的传输)完整功能以数字化的形式集成在单个雷达芯片上。

每个发射通道可被配置成用于产生具有在千兆赫范围内(例如，在75至85GHz或更高的范围内)的频率的高频发射信号。发射通道能够被设置为组合的发射/接收通道。

设置有评估电路，评估电路经由数据线路布置结构连接至第一雷达芯片和第二雷达芯片，并且被配置成以高的精确度和尽可能小的能量需求根据由第一和第二雷达芯片检测到的发射信号来计算容器中的介质的物位和/或容器中的介质的填充物料表面的拓扑。

此外，设置有时钟线路布置结构，时钟线路布置结构将第一雷达芯片连接到评估电路，并且被配置成将公共时钟信号提供到评估电路，以用于评估第一雷达芯片的接收信号和第二雷达芯片的接收信号。

另一方面涉及一种具有一个或多个雷达芯片和时钟发生器电路的物位测量装置，时钟发生器电路将至少一个雷达芯片连接到评估电路并且向雷达芯片和评估电路提供公共时钟信号，以同步雷达芯片和评估电路。此外，设置有时钟线路布置结构和一个或多个数据线路布置结构，以用于将雷达芯片的测量数据传输到评估电路。所有(数据和时钟)线路具有大致相同的长度。

一个实施例涉及一种用于物位和/或拓扑检测的物位测量装置，该物位测量装置具有至少N≥2个(N为整数)高度集成的雷达芯片，其中，这些至少N个雷达芯片经由串联的至少N条数据线连接至至少一个(例如，具有处理器形式的)评估电路或评估单元，以传输数字回波信号，其中，额外地具有M＜N(M为整数)条时钟线(在下文中也称为始终线路布置结构)的雷达芯片连接至至少一条评估线，以传输串行时钟信号。

根据另一个实施例，物位测量装置具有时钟发生器电路，时钟发生器电路被配置成用于将公共时钟信号提供到第一雷达芯片和第二雷达芯片，以同步这两个雷达芯片。在这种情况下，时钟发生器电路被设置成少于雷达芯片，这降低了电路成本。

根据另一个实施例，时钟发生器电路具有用于第一雷达芯片和第二雷达芯片二者的多个时钟发生器或振荡器。

根据另一个实施例，物位测量装置具有多个雷达芯片(例如，八个或多个雷达芯片)，其中，没有为每个雷达芯片设置单独的用于将该雷达芯片连接至评估电路从而向评估电路提供该雷达芯片的时钟信号的时钟线路布置结构。相反，该雷达芯片与物位测量装置的其它雷达芯片同步，使得其它芯片的时钟信号能够在评估该芯片的测量信号的同时用于信号处理。

通过这种方式也节省了电路成本。

根据另一个实施例，如上所述，时钟发生器电路被设置为少于雷达芯片。

根据另一个实施例，用于将第一雷达芯片连接至评估电路的时钟线路布置结构具有与同样用于将该雷达芯片连接至评估电路并且用于向评估电路传输测量数据的数据线路布置结构相同的长度。

在本申请的上下文中，如果经由第一线路布置结构传输的具有预定的最大频率的信号和经由第二线路布置结构传输的具有预定的最大频率的信号在相应传输路径的末端具有小于或等于最大传输信号频率的周期的一半的时间偏移，则这两种线路布置结构具有相同或大致相同的长度。

通过这种方式，向第一雷达芯片和评估电路提供公共时钟信号的时钟发生器电路能够用于同步第一雷达芯片和评估电路。通过这种方式能够降低电路成本。

根据另一种实施例，物位测量装置被设计成使用调频连续波(FMCW)进行测量的物位测量装置，其中，每个测量周期包括具有例如75GHz的起始频率和85GHz的最大频率的频率扫描。

根据另一个实施例，第一雷达芯片和第二雷达芯片均具有集成的模拟数字转换器，模拟数字转换器被配置成用于将接收信号转换成数字化的中频信号，该接收信号源自于在填充材料表面上反射的一个或多个发射信号。

根据另一个实施例，发射通道中的至少两者均具有与其相连的天线。

根据另一个实施例，第一雷达芯片和第二雷达芯片均基于BiCMOS技术。根据本发明的另一个实施例，雷达芯片基于硅锗(SiGe)技术。根据本发明的另一个实施例，雷达芯片基于HF-CMOS技术并且因此具有用于75GHz及以上频率的高频电路部分。

根据另一个实施例，物位测量装置被设计成用于检测容器中的介质的拓扑，并且能够通过数字波束成形来扫描填充材料表面。

本发明的另一个方面涉及一种用于测量容器中的介质的物位或容器中的介质的表面的拓扑的方法，其中，使第一雷达芯片和第二雷达芯片彼此同步。两个芯片通过多个发射通道中的至少一者分别产生高频信号并且经由一个或多个接收通道接收在填充材料表面上反射的发射信号。能够将这些信号转换成中频信号。针对信号处理，通过第一雷达芯片能够向评估电路提供公共时钟信号以用于评估两个芯片的接收信号，并且评估电路进而根据由第一雷达芯片和/或第二雷达芯片检测到的发射信号来计算容器中的介质的物位和/或拓扑。

另一方面涉及一种程序元件，程序元件当在物位测量装置的处理器上被运行时指示物位测量装置执行上下文所述的步骤。

另一方面涉及一种存储有上述程序元件的计算机可读介质。

如下所述的与物位测量装置有关的特性也能够作为方法步骤实施。反过来，下文所述的所有方法步骤也能够在物位测量装置中实施。

在下文中，将参照附图说明本发明的实施例。如果在如下附图描述中使用了相同的参考标记，则这些相同的参考标记描述相同或相似的元件。附图中的视图是示意性的而不是成比例的。

附图说明

图1示出了安装在容器中的用于检测容器中的填充材料的表面拓扑的物位测量装置。

图2示出了另一种物位测量装置。

图3示出了另一种物位测量装置。

图4示出了另一种物位测量装置。

图5示出了另一种物位测量装置。

图6示出了另一种物位测量装置。

图7示出了根据本发明的实施例的方法的流程图。

具体实施方式

在散装材料测量的很多领域中，用于测量填充材料的拓扑的物位测量装置显著改进了测量结果，并且因此越来越多地用于可靠并准确地监控散装材料。此外，随着最近的发展，可以提供高度集成的雷达芯片，由此能够简化并且低成本地设计物位测量领域中的成像雷达传感器的系统构造。

图1示出了安装在容器130中的用于检测拓扑的具有雷达芯片的物位测量装置101的第一实施方式。雷达芯片104通过集成在芯片104中的电路组件(PLL、VCO、放大器)来产生雷达信号105，经由至少一个连接至芯片的发射天线102将雷达信号105朝向填充材料表面107发射。雷达信号105在填充材料表面上进行反射106，并且再次通过至少一个接收天线103被传送至雷达芯片104。在雷达芯片中，使用特定的电路组件(混频器、放大器、耦合器)将信号首先转换至低频范围，并且随后通过集成在芯片104中的一个或多个模拟数字转换器转换成数字表示。

因为在填充测量环境中必须考虑到传感器101中的有限能量情况，所以为了在完成先前的测量之后关闭芯片时防止丢失存储内容而在雷达芯片104中不进行数据存储。因此，在现有的系统设计概念中，将集成在芯片104中的模拟数字转换器的测量数据实时地传送到外部评估单元108。示例性的雷达芯片104能够应用于汽车领域，由此为了监控快速移动的物体而使用非常快速的连续测量周期。

因此，模拟数字转换器具有相对较快的时钟控制(通常为10...100MHz)。因此，为了能够以这种速度向外部的信号评估单元传送所检测的数字值，经常以与额外的数据时钟线111组合的方式使用快速串行数据传输线109、110。为了提高抗干扰性，可以差分地设置数据线109、110和时钟线111。

在图1的示例中，雷达芯片104恰好具有两个接收通道112、113。这些通道的数据经由相应数据线109、110传送到评估单元108。在此处，可以使用SPI标准、LVDS标准或其他串行传输标准。额外的时钟线111使评估单元108能够正确地解释串行数据流并且将传送的数据存储在评估单元108的存储器中。整个系统由电源114供电。评估处理器108可以是具有用于连接雷达芯片104的适当接口(时钟输入、多个SPI或LVDS输入)的专用处理器。然而，评估单元也可以定制在相应编程的FPGA或者ASIC中。

与汽车领域的检测应用相比，物位测量领域的发展重点在于散装材料表面的连续分布的单独反射器的高成像质量。因此，当前研究工作的主题在于提高用于检测拓扑的散装材料测量装置101的成像质量。如图2所示，这能够通过增加所使用的天线数量来实现。测量装置201具有多个雷达芯片104，雷达芯片连接至多个发射和接收天线202。在检测测量数据时需要实时地将由雷达芯片203、204检测的数据读取到评估单元108中。因此，由雷达芯片提供的串行数据流205、206必须连接到评估单元的多个输入端。另外，芯片203、204中的每一者供应属于串行数据流且也必须被评估单元108处理的时钟信号207、208。

原则上，上述系统构造也可以用于实现具有多个雷达芯片104、203、204的雷达系统。然而，很快清楚的是，随着雷达芯片数量的增加，用于从雷达芯片向评估单元传送回波数据的线路的数量也大量增加。先前可用的用于连接外部雷达芯片的处理器108仅允许具有至多两个雷达芯片203、204的系统构造。

因此，期望实现一种能够将多个雷达芯片(例如，8个雷达芯片)连接到评估单元108的系统架构。

在第一解决方案中，在适当选择的FPGA 108中实现评估单元。在存在充足量的逻辑单元的情况下能够实现多个串行高速接口的管理。然而，FPGA还必须具有足够的用于时钟同步的IO引脚和/或PLL，以从多个雷达芯片203、204读入多个时钟线和数据线205、206、207、208的信号。因此，在当前的包括分别具有4个接收通道的8个雷达芯片的示例性最大配置中必须能够连接32条差分数据线和8条差分时钟线。PFGA还必须具有用于自由编程的至少80个IO引脚，以便读入芯片数据。因此，使用低成本芯片是不可行的，由此导致相应更高的系统成本。

因此，图3示出了问题的第二种解决方案。根据这种解决方案的基本思想，通过公共系统时钟304来同步系统301中使用的雷达芯片302、303。雷达芯片内的数字组件和(此处，特别地)模拟数字转换器因而完全同步地操作，因此从雷达芯片和模拟数字转换器传送的数据流305、306、307、308在评估单元108的输入端处完全同步。因此，为了解释同步的数据流，将单个芯片302的串行数据时钟309传输至评估单元就足够了。此处，应当补充的是，根据本发明，雷达芯片302、303的公共系统时钟在雷达芯片302、303的输入端处必须大致同步。因此，需要将线路设计成具有大致相同的电气传输时间或者长度。还需要首先共同引导信号309、310，并且将它们分配到主振荡器304和雷达芯片302、303之间的路径上。需要通过在主振荡器304和雷达芯片302、303之间插入放大器元件来放大时钟或者例如通过具有相应设计的电阻网络来调节时钟电平。也能够将串行信号线305、306、307、308、309设置成具有大致相同的电信号传输时间。

也可以设置的是，主振荡器304被包含在第一雷达芯片302内。可设置的是，第一雷达芯片向其它的雷达芯片303提供由主振荡器304产生的系统时钟或者从该系统时钟中获得的时钟。

在较大的雷达系统中，单个主振荡器信号的分配会导致布局问题。因此，图4示出了根据本发明的用于检测拓扑的物位测量装置401的另一个实施例。也可以将雷达芯片402、403、404、405再划分为多个子组406、407。在这些子组的每一者中，必须通过公共振荡器408、409来同步相应的雷达芯片。为了将雷达芯片连接到公共评估单元108，针对每个子组件406、407，向评估单元传输至少一个串行高速时钟410、411就足够了。

可以设置的是，至少一个主振荡器408、409被包含在第一雷达芯片402、404内。也可以设置的是，第一芯片向其它雷达芯片403、405提供由主振荡器408、409产生的系统时钟或者从该系统时钟中获得的时钟。

图5示出了传感器的另一种构造。芯片502与之前提到的芯片104的不同之处在于改变了用于串行高速数据的接口的位置。此处应当注意的是，在考虑到数据时钟速率的情况下，在评估单元108处能够大致同步地接收由雷达芯片发射的串行数据和时钟信号。因此，在本示例中，利用相应的延长结构507来延长数据线503，使得在其上传输时钟信号的传输时间大致等于数据线504、505、506上的数据信号的传输时间。也可以设置的是，数据线具有相应的传输时间补偿路径508。此外，在差分信号的情况下，相应的传导部件505、506具有大致相同的电气长度。

此外，图5还示出了在EVM技术上有利的补充方案。可设置的是，经由公共时钟发生器509向评估元件108和至少一个雷达芯片502供应时钟信号，并且在这方面同步处理单元。时钟发生器509能够被实施为评估单元108中或者雷达芯片502中的单独组件。

图6示出了用于评估多个雷达芯片602、603、604、605的信号的另一替代实施例。此处，雷达芯片602、603连接至第一评估单元607(例如，第一FPGA)。雷达芯片604、605连接至第二评估单元606。可设置的是，第一评估单元607被配置为主单元，并且特别地进行测量装置601的操作过程的控制。可设置的是，第一评估单元607和第二评估单元606经由通信线608彼此连接。特别地，评估单元607从评估单元606请求原始数据和/或预处理数据，以便以与自身检测的数据相结合的方式处理这些原始数据和/或预处理数据。可设置的是，评估单元607在测量数据检测周期结束之后使评估单元606和/或雷达芯片602、603、604、605中的至少一者进入节能状态。此处，评估单元607和其它组件能够经由未示出的控制线彼此连接。

图7示出了根据本发明的实施例的方法的流程图。在步骤701中，使两个雷达芯片彼此同步。在步骤702中，雷达芯片朝向填充材料表面发射发射信号，发射信号在表面上反射并在步骤703中被雷达芯片的发射/接收天线检测。在步骤704中，芯片中的一者向评估单元提供公共时钟信号，并且在步骤705中，由芯片产生的测量信号被传输至评估电路，在步骤706中，评估电路根据测量信号来计算容器中的介质的物位或拓扑。

另外，应当理解的是，“包括”和“具有”不排除其它元件或步骤，并且不定冠词“一”或“一个”不排除多个。另外，应当理解的是，参照上述实施例说明的特征或步骤也能够与上述其它实施例的其他特征或步骤结合使用。权利要求中的参考标记不应视为限制。

Claims

1.一种物位测量装置(301)，其包括：

第一雷达芯片(302)和与所述第一雷达芯片同步的第二雷达芯片(303)，所述第一雷达芯片和所述第二雷达芯片均具有用于发射相应的发射信号的一个或多个发射通道(112、113；320、321)和用于接收在填充材料表面上反射的相应的所述发射信号的一个或多个接收通道(112、113；320、321)；

评估电路(108)，其经由数据线路布置结构(305、306、307、308)连接到所述第一雷达芯片和所述第二雷达芯片，并被配置成用于根据由所述第一雷达芯片和所述第二雷达芯片检测到的所述发射信号来计算容器(130)中的介质的物位和/或所述介质的所述填充材料表面的拓扑；

时钟线路布置结构(309)，其将所述第一雷达芯片连接至所述评估电路，并且被配置成用于向所述评估电路提供公共时钟信号以用于评估所述第一雷达芯片所接收的信号和所述第二雷达芯片所接收的信号。

2.根据权利要求1所述的物位测量装置(301)，其还包括：

时钟发生器电路(304)，其被配置成用于向所述第一雷达芯片(302)和所述第二雷达芯片(303)提供公共时钟信号，以同步所述两个雷达芯片。

3.根据权利要求2所述的物位测量装置(301)，

其中，所述时钟发生器(304)包括用于所述第一雷达芯片(302)和所述第二雷达芯片(302)二者的单个时钟发生器。

4.根据前述权利要求中任一项所述的物位测量装置(301)，

其中，所述物位测量装置(100)包括多个雷达芯片(302、303)，

其中，没有为每个雷达芯片设置用于将该雷达芯片连接至所述评估电路(108)以向所述评估电路(108)提供该雷达芯片的时钟信号的时钟线路布置结构(309)。

5.根据前述权利要求中任一项所述的物位测量装置(301)，

其中，所述物位测量装置(100)包括多个雷达芯片(302、303)，

其中，所述时钟发生器电路(304)被设置为少于所述雷达芯片。

6.根据前述权利要求中任一项所述的物位测量装置(301)，

其中，用于将所述第一雷达芯片(302)连接到所述评估电路的所述时钟线路布置结构(309)具有与所述数据线路布置结构(305)相同的长度。

7.根据权利要求6所述的物位测量装置(301)，其还包括：

时钟发生器电路(509)，其被配置成用于向所述第一雷达芯片(302、502)和所述评估电路(108)提供公共时钟信号，以同步所述第一雷达芯片和所述评估电路。

8.根据前述权利要求中任一项所述的物位测量装置(301)，

其中，所述物位装置(100)被设计成FMCW物位测量装置。

9.根据前述权利要求中任一项所述的物位测量装置(301)，

其中，所述第一雷达芯片(302)和所述第二雷达芯片(303)均包括至少一个集成的模拟数字转换器，所述模拟数字转换器被配置成用于将接收信号转换成数字化的中频信号。

10.根据前述权利要求中任一项所述的物位测量装置(301)，其被配置成用于测量容器中的介质的拓扑。

11.一种用于测量容器中的介质的物位和/或所述介质的表面的拓扑的方法，其包括如下步骤：

同步第一雷达芯片和第二雷达芯片；

通过所述第一雷达芯片和所述第二雷达芯片的多个发射通道中的至少一者来产生高频发射信号；

通过所述第一雷达芯片和所述第二雷达芯片的多个接收通道来接收在填充材料表面上反射的所述发射信号；

通过所述第一雷达芯片向所述评估电路提供公共时钟信号，以用于评估所述第一雷达芯片所接收的信号和所述第二雷达芯片所接收的信号；

根据由所述第一雷达芯片和所述第二雷达芯片检测到的所述发射信号来计算所述容器中的所述介质的物位和/或拓扑。

12.一种程序元件，其当在物位测量装置(301)的处理器(109)上被执行时指示所述物位测量装置进行根据权利要求11所述的步骤。

13.一种计算机可读介质，在所述计算机可读介质上存储有根据权利要求12所述的程序元件。