CN109616871A - 一种vcsel芯片及其制作方法 - Google Patents

一种vcsel芯片及其制作方法 Download PDF

Info

Publication number
CN109616871A
CN109616871A CN201811474280.4A CN201811474280A CN109616871A CN 109616871 A CN109616871 A CN 109616871A CN 201811474280 A CN201811474280 A CN 201811474280A CN 109616871 A CN109616871 A CN 109616871A
Authority
CN
China
Prior art keywords
layer
gaas buffer
buffer layer
gaas
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811474280.4A
Other languages
English (en)
Other versions
CN109616871B (zh
Inventor
田宇
韩效亚
吴真龙
杜石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Changelight Co Ltd
Original Assignee
Yangzhou Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Changelight Co Ltd filed Critical Yangzhou Changelight Co Ltd
Priority to CN201811474280.4A priority Critical patent/CN109616871B/zh
Publication of CN109616871A publication Critical patent/CN109616871A/zh
Application granted granted Critical
Publication of CN109616871B publication Critical patent/CN109616871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H01S5/3432—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs the whole junction comprising only (AI)GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)

Abstract

本发明提供了一种VCSEL芯片及其制作方法，包括：提供样品，样品包括衬底以及位于衬底表面的外延结构层，外延结构层包括第一半导体层、MQW层、第二半导体层和第一GaAs缓冲层；对样品进行多个阶段的烘烤，并在中间的至少一个阶段中，使样品在As源气体中烘烤；采用间歇式生长方法在外延结构层表面生长第二GaAs缓冲层。其中对样品进行多个阶段的烘烤，可以消除样品表面的杂质、胶等，从而可以提高后续形成的膜层的质量；而采用间歇式生长方法生长第二GaAs缓冲层，可以使得第二GaAs缓冲层具有平整的表面，进而可以提高后续形成的膜层的质量，使得VCSEL芯片具有较低的阈值电流，较高的增益以及更高的功率。

Description

一种VCSEL芯片及其制作方法
技术领域
本发明涉及光电技术领域，更具体地说，涉及一种VCSEL芯片及其制作方法。
背景技术
VCSEL(Vertical-Cavity Surface-Emitting Laser，垂直腔面发射激光)芯片，因具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉和易集成为大面积阵列等优点，而被广泛应用在光通信、光互连和光存储等领域。但是，现有的VCSEL芯片的功率仍较低。
发明内容
有鉴于此，本发明提供了一种VCSEL芯片及其制作方法，以解决现有的VCSEL芯片的功率仍较低的问题。
为实现上述目的，本发明提供如下技术方案：
一种VCSEL芯片的制作方法，包括：
提供样品，所述样品包括衬底以及位于所述衬底表面的外延结构层，所述外延结构层包括第一半导体层、MQW层、第二半导体层和第一GaAs缓冲层；
对所述样品进行多个阶段的烘烤，并在中间的至少一个阶段中，使所述样品在As源气体中烘烤；
采用间歇式生长方法在所述外延结构层表面生长第二GaAs缓冲层。
可选地，对所述样品进行多个阶段的烘烤包括：
在第一温度、第一气压和第一载气量下，对所述样品进行第一阶段的烘烤；
在所述第一温度、所述第一气压和所述第一载气量下，通入所述As源气体，对所述样品进行第二阶段的烘烤；
在所述第一温度、所述第一气压和所述第一载气量下，停止通入所述As源气体，对所述样品进行第三阶段的烘烤。
可选地，所述第一温度为760℃，所述第一气压为50mbar，所述第一载气量为20L，所述第一阶段的烘烤时间为3min，所述第二阶段的烘烤时间为1min，所述第三阶段的烘烤时间为3min。
可选地，采用间歇式生长方法在所述外延结构层表面生长第二GaAs缓冲层，包括：
生长第二GaAs缓冲层的阶段和停止生长第二GaAs缓冲层的阶段交替进行。
可选地，生长第二GaAs缓冲层的阶段和停止生长第二GaAs缓冲层的阶段交替进行，包括：
在第二温度、第二气压和第二载气量下，通入As源和Ga源气体，进行第二GaAs缓冲层的生长；
在所述第二温度、所述第二气压和所述第二载气量下，通入As源气体，停止第二GaAs缓冲层的生长，并对所述第二GaAs缓冲层进行烘烤；
在第二温度、第二气压和第二载气量下，通入As源和Ga源气体，进行第二GaAs缓冲层的生长；
在所述第二温度、所述第二气压和所述第二载气量下，通入As源气体，停止第二GaAs缓冲层的生长，并对所述第二GaAs缓冲层进行烘烤；
在第二温度、第二气压和第二载气量下，通入As源和Ga源气体，进行第二GaAs缓冲层的生长。
可选地，所述第二温度为730℃，所述第二气压为50mbar，所述第二载气量为16L，所述第二GaAs缓冲层的生长时间为3min，所述第二GaAs缓冲层进行烘烤的时间为1min。
可选地，提供样品之前，还包括：
在所述衬底表面依次形成第一缓冲层、N型DBR层、第一限制层、第一波导层、MQW层、第二波导层、第二限制层、氧化层和第一GaAs缓冲层。
可选地，采用间歇式生长方法在所述外延结构层表面生长第二GaAs缓冲层之后，还包括：
在所述第二GaAs缓冲层表面依次形成P型DBR层和P型GaAs复合帽层。
一种VCSEL芯片，采用如上任一项所述的方法制作而成，包括：
衬底；
位于所述衬底表面的外延结构层，所述外延结构层包括第一半导体层、MQW层、第二半导体层和第一GaAs缓冲层；
位于所述外延结构层表面的第二GaAs缓冲层，所述第二GaAs缓冲层是采用间歇式生长方法生长而成的，并且，在生长所述第二GaAs缓冲层之前进行了多个阶段的烘烤。
可选地，所述第一半导体层包括依次位于所述衬底上的第一缓冲层、N型DBR层、第一限制层和第一波导层；所述第二半导体层包括依次位于所述MQW层上的第二波导层、第二限制层、氧化层和第一GaAs缓冲层；
还包括位于所述第二GaAs缓冲层表面的P型DBR层和P型GaAs复合帽层。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的VCSEL芯片及其制作方法，在生长第二GaAs缓冲层之前，对样品进行多个阶段的烘烤，可以消除样品表面的杂质、胶等，并且，由于高温烘烤会使得大量As原子析出，因此，使样品在As源气体中烘烤，可以避免第一GaAs缓冲层因缺失As原子而导致表面出现不平整等缺陷，从而可以提高后续形成的膜层的质量；而采用间歇式生长方法在外延结构层表面生长第二GaAs缓冲层，可以改善第二GaAs缓冲层的表面形貌，使得第二GaAs缓冲层具有平整的表面，进而可以提高后续形成的膜层的质量，使得VCSEL芯片具有较低的阈值电流，较高的增益以及更高的功率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的VCSEL芯片的制作方法流程图；
图2至图7为本发明实施例提供的VCSEL芯片的制作方法的结构示意图。
具体实施方式
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种VCSEL芯片的制作方法，如图1所示，包括：
S101：提供样品，样品包括衬底以及位于衬底表面的外延结构层，外延结构层包括第一半导体层、MQW(Multiple Quantum Well，多量子阱)层、第二半导体层和第一GaAs缓冲层；
S102：对样品进行多个阶段的烘烤，并在中间的至少一个阶段中，使样品在As源气体中烘烤；
S103：采用间歇式生长方法在外延结构层表面生长第二GaAs缓冲层。
由于外延结构层表面的残余杂质，会导致二次外延生长第二GaAs缓冲层时，生长出的外延层晶体质量较差，缺陷密度较高，影响增益以及阈值电流，因此，本发明实施例中，在生长第二GaAs缓冲层之前，对样品进行了多个阶段的烘烤，以消除样品表面的残余杂质、胶等，其中，杂质可以是空气中的颗粒物等，胶可以为残余的光刻胶等。
可选地，对样品进行多个阶段的烘烤包括：
在第一温度、第一气压和第一载气量下，停止通入As源气体，对样品进行第一阶段的烘烤；
在第一温度、第一气压和第一载气量下，通入As源气体，对样品进行第二阶段的烘烤；
在第一温度、第一气压和第一载气量下，停止通入As源气体，对样品进行第三阶段的烘烤。
其中，As源气体可以是AsH3气体等，可选地，第一温度为760℃，第一气压为50mbar，第一载气量为20L，第一阶段的烘烤时间为3min，第二阶段的烘烤时间为1min，第三阶段的烘烤时间为3min。当然，本发明并不仅限于此，在其他实施例中，可以根据实际情况对上述参数进行调整。
由于高温烘烤会使得第一GaAs缓冲层中大量的As原子析出，因此，在中间阶段使样品在As源气体中烘烤，可以使得As源气体与缺失As原子的第一GaAs缓冲层重新结合，避免第一GaAs缓冲层因缺失As原子而导致表面出现不平整等缺陷，从而可以使得后续形成的膜层如第二GaAs缓冲层在平整的表面上生长，进而可以提高后续形成的膜层如第二GaAs缓冲层的质量。
本发明实施例中，采用间歇式生长方法在外延结构层表面生长第二GaAs缓冲层，包括：生长第二GaAs缓冲层的阶段和停止生长第二GaAs缓冲层的阶段交替进行。
可选地，生长第二GaAs缓冲层的阶段和停止生长第二GaAs缓冲层的阶段交替进行，包括：
在第二温度、第二气压和第二载气量下，通入As源和Ga源气体，进行第二GaAs缓冲层的生长；
在第二温度、第二气压和第二载气量下，通入As源气体，停止第二GaAs缓冲层的生长，并对第二GaAs缓冲层进行烘烤；
在第二温度、第二气压和第二载气量下，通入As源和Ga源气体，进行第二GaAs缓冲层的生长；
在第二温度、第二气压和第二载气量下，通入As源气体，停止第二GaAs缓冲层的生长，并对第二GaAs缓冲层进行烘烤；
在第二温度、第二气压和第二载气量下，通入As源和Ga源气体，进行第二GaAs缓冲层的生长。
其中，本发明实施例中采用的是MOCVD(Metal-organic Chemical VaporDeposition，金属有机化合物化学气相沉淀)的方法来生长第二GaAs缓冲层。可选地，第二温度为730℃，第二气压为50mbar，第二载气量为16L，第二GaAs缓冲层的生长时间为3min，第二GaAs缓冲层进行烘烤的时间为1min。同样，本发明并不仅限于此，在其他实施例中，可以根据实际情况对上述参数进行调整。
采用间歇式生长方法在外延结构层表面生长第二GaAs缓冲层的过程中，先低温生长第二GaAs缓冲层，使得第二GaAs缓冲层成3D生长，再停止生长第二GaAs缓冲层，并使第二GaAs缓冲层在As源气体中进行高温烘烤，可以改善第二GaAs缓冲层的表面形貌，使得第二GaAs缓冲层形成平整的表面，进而可以提高后续形成的膜层的质量，使得VCSEL芯片具有较低的阈值电流，较高的增益以及更高的功率。
还需要说明的是，提供样品之前，还包括：
在衬底表面依次形成第一缓冲层、N型DBR层、第一限制层、第一波导层、MQW层、第二波导层、第二限制层、氧化层和第一GaAs缓冲层。
下面对VCSEL芯片的具体制作过程进行说明。
首先，提供衬底10，该衬底为GaAs衬底、InP衬底等。
之后，如图2所示，在衬底10上生长第一缓冲层11，当衬底10为GaAs衬底时，第一缓冲层11为GaAs层，其生长温度为600℃-700℃，生长气压为50mbar，生长厚度为10nm-25nm。在第一缓冲层11上生长N型DBR层12，其生长温度为650℃-800℃，生长气压为50mbar，生长厚度为4um。
如图3所示，在N型DBR层12上生长第一限制层13和第一波导层14，其中，第一限制层13的生长温度为650℃-800℃，生长气压为50mbar，生长厚度为60nm。第一波导层14的生长温度为650℃-800℃，生长气压为50mbar，生长厚度为50nm。
之后，如图4所示，在第一波导层14上生长MQW层15，其温度为650℃-800℃，生长气压为50mbar，生长厚度为45nm。
如图5所示，在MQW层15上生长第二波导层16和第二限制层17，其中，第二波导层16的生长温度为650℃-800℃，生长气压为50mbar，生长厚度为50nm。第二限制层17为生长温度为650℃-800℃，生长气压为50mbar，生长厚度为60nm。
之后，如图6所示，在第二限制层17上生长氧化层18和第一GaAs缓冲层19，其中，氧化层18为二氧化硅层，氧化层18的生长温度为650℃-800℃，生长气压为50mbar，生长厚度为100nm。第一GaAs缓冲层19的生长温度为650℃-800℃，生长气压为50mbar，生长厚度为30nm。
之后，将温度升温至760℃，生长气压为50mbar，反应室载气量为20L，烘烤3min，然后通入AsH3烘烤1min，关掉AsH3气体烘烤3min。然后降温至730℃，生长气压为50mbar，反应室载气量为16L，通入As源和Ga源气体，生长3min，然后关掉Ga源1min，再通入Ga源气体，生长3min，再关掉Ga源1min，再通入Ga源气体，生长3min，共计生长20nm厚度的第二GaAs缓冲层20。
之后，如图7所示，在第二GaAs缓冲层20上生长P型DBR层21和P型GaAs复合帽层22，其中，P型DBR层21的生长温度为650℃-800℃，生长气压为50mbar，生长厚度为3um。P型-GaAs复合帽层22的生长温度为650℃-800℃，生长气压为50mbar，生长厚度为20nm。
当然，在形成P型DBR层21和P型GaAs复合帽层22之后，还会形成P型电极4和N型电极3等，在此不再赘述。
本发明实施例还提供了一种VCSEL芯片，采用上述任一实施例提供的制作方法制作而成，如图7所示，包括衬底10；
位于衬底10表面的外延结构层，外延结构层包括第一半导体层、MQW层15、第二半导体层和第一GaAs缓冲层19；
位于外延结构层表面的第二GaAs缓冲层20，第二GaAs缓冲层20是采用间歇式生长方法生长而成的，并且，在生长第二GaAs缓冲层20之前进行了多个阶段的烘烤。
其中，第一半导体层包括依次位于衬底10上的第一缓冲层11、N型DBR层12、第一限制层13和第一波导层14；第二半导体层包括依次位于MQW层15上的第二波导层16、第二限制层17、氧化层18和第一GaAs缓冲层19；
本发明实施例中的VCSEL芯片，还包括位于第二GaAs缓冲层20表面的P型DBR层21和P型GaAs复合帽层22。当然，本发明实施例中的VCSEL芯片还包括P型电极和N型电极等，在此不再赘述。
本发明所提供的VCSEL芯片及其制作方法，在生长第二GaAs缓冲层之前，对样品进行多个阶段的烘烤，可以消除样品表面的杂质、胶等，并且，由于高温烘烤会使得大量As原子析出，因此，使样品在As源气体中烘烤，可以避免第一GaAs缓冲层因缺失As原子而导致表面出现不平整等缺陷，从而可以提高后续形成的膜层的质量；而采用间歇式生长方法在外延结构层表面生长第二GaAs缓冲层，可以改善第二GaAs缓冲层的表面形貌，使得第二GaAs缓冲层具有平整的表面，进而可以提高后续形成的膜层的质量，使得VCSEL芯片具有较低的阈值电流，较高的增益以及更高的功率。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种VCSEL芯片的制作方法，其特征在于，包括：
提供样品，所述样品包括衬底以及位于所述衬底表面的外延结构层，所述外延结构层包括第一半导体层、MQW层、第二半导体层和第一GaAs缓冲层；
对所述样品进行多个阶段的烘烤，并在中间的至少一个阶段中，使所述样品在As源气体中烘烤；
采用间歇式生长方法在所述外延结构层表面生长第二GaAs缓冲层。
2.根据权利要求1所述的方法，其特征在于，对所述样品进行多个阶段的烘烤包括：
在第一温度、第一气压和第一载气量下，对所述样品进行第一阶段的烘烤；
在所述第一温度、所述第一气压和所述第一载气量下，通入所述As源气体，对所述样品进行第二阶段的烘烤；
在所述第一温度、所述第一气压和所述第一载气量下，停止通入所述As源气体，对所述样品进行第三阶段的烘烤。
3.根据权利要求2所述的方法，其特征在于，所述第一温度为760℃，所述第一气压为50mbar，所述第一载气量为20L，所述第一阶段的烘烤时间为3min，所述第二阶段的烘烤时间为1min，所述第三阶段的烘烤时间为3min。
4.根据权利要求1所述的方法，其特征在于，采用间歇式生长方法在所述外延结构层表面生长第二GaAs缓冲层，包括：
生长第二GaAs缓冲层的阶段和停止生长第二GaAs缓冲层的阶段交替进行。
5.根据权利要求4所述的方法，其特征在于，生长第二GaAs缓冲层的阶段和停止生长第二GaAs缓冲层的阶段交替进行，包括：
在第二温度、第二气压和第二载气量下，通入As源和Ga源气体，进行第二GaAs缓冲层的生长；
在所述第二温度、所述第二气压和所述第二载气量下，通入As源气体，停止第二GaAs缓冲层的生长，并对所述第二GaAs缓冲层进行烘烤；
在第二温度、第二气压和第二载气量下，通入As源和Ga源气体，进行第二GaAs缓冲层的生长；
在所述第二温度、所述第二气压和所述第二载气量下，通入As源气体，停止第二GaAs缓冲层的生长，并对所述第二GaAs缓冲层进行烘烤；
在第二温度、第二气压和第二载气量下，通入As源和Ga源气体，进行第二GaAs缓冲层的生长。
6.根据权利要求5所述的方法，其特征在于，所述第二温度为730℃，所述第二气压为50mbar，所述第二载气量为16L，所述第二GaAs缓冲层的生长时间为3min，所述第二GaAs缓冲层进行烘烤的时间为1min。
7.根据权利要求1所述的方法，其特征在于，提供样品之前，还包括：
在所述衬底表面依次形成第一缓冲层、N型DBR层、第一限制层、第一波导层、MQW层、第二波导层、第二限制层、氧化层和第一GaAs缓冲层。
8.根据权利要求1所述的方法，其特征在于，采用间歇式生长方法在所述外延结构层表面生长第二GaAs缓冲层之后，还包括：
在所述第二GaAs缓冲层表面依次形成P型DBR层和P型GaAs复合帽层。
9.一种VCSEL芯片，其特征在于，采用权利要求1～8任一项所述的方法制作而成，包括：
衬底；
位于所述衬底表面的外延结构层，所述外延结构层包括第一半导体层、MQW层、第二半导体层和第一GaAs缓冲层；
位于所述外延结构层表面的第二GaAs缓冲层，所述第二GaAs缓冲层是采用间歇式生长方法生长而成的，并且，在生长所述第二GaAs缓冲层之前进行了多个阶段的烘烤。
10.根据权利要求9所述的芯片，其特征在于，所述第一半导体层包括依次位于所述衬底上的第一缓冲层、N型DBR层、第一限制层和第一波导层；所述第二半导体层包括依次位于所述MQW层上的第二波导层、第二限制层、氧化层和第一GaAs缓冲层；
还包括位于所述第二GaAs缓冲层表面的P型DBR层和P型GaAs复合帽层。
CN201811474280.4A 2018-12-04 2018-12-04 一种vcsel芯片及其制作方法 Active CN109616871B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811474280.4A CN109616871B (zh) 2018-12-04 2018-12-04 一种vcsel芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811474280.4A CN109616871B (zh) 2018-12-04 2018-12-04 一种vcsel芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN109616871A true CN109616871A (zh) 2019-04-12
CN109616871B CN109616871B (zh) 2020-06-26

Family

ID=66006362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811474280.4A Active CN109616871B (zh) 2018-12-04 2018-12-04 一种vcsel芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN109616871B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110165552A (zh) * 2019-06-10 2019-08-23 厦门乾照半导体科技有限公司 一种具有高功率的vcsel芯片及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529541B1 (en) * 2000-11-13 2003-03-04 Fuji Xerox Co., Ltd. Surface emitting semiconductor laser
CN1892986A (zh) * 2005-07-07 2007-01-10 中国科学院半导体研究所 以原位垂直超晶格为模板定位生长量子线或点的方法
CN105337166A (zh) * 2015-11-30 2016-02-17 武汉电信器件有限公司 一种高速垂直腔面发射激光器的分子束外延生长方法
CN105846310A (zh) * 2016-04-20 2016-08-10 北京大学 一种出光增强型电子束泵浦紫外光源及其制备方法
CN107171181A (zh) * 2017-05-22 2017-09-15 苏州全磊光电有限公司 一种高速vcsel激光器外延结构及其制备方法
CN207459396U (zh) * 2017-09-21 2018-06-05 苏州全磊光电有限公司 一种用于vcsel阵列激光器的外延结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529541B1 (en) * 2000-11-13 2003-03-04 Fuji Xerox Co., Ltd. Surface emitting semiconductor laser
CN1892986A (zh) * 2005-07-07 2007-01-10 中国科学院半导体研究所 以原位垂直超晶格为模板定位生长量子线或点的方法
CN105337166A (zh) * 2015-11-30 2016-02-17 武汉电信器件有限公司 一种高速垂直腔面发射激光器的分子束外延生长方法
CN105846310A (zh) * 2016-04-20 2016-08-10 北京大学 一种出光增强型电子束泵浦紫外光源及其制备方法
CN107171181A (zh) * 2017-05-22 2017-09-15 苏州全磊光电有限公司 一种高速vcsel激光器外延结构及其制备方法
CN207459396U (zh) * 2017-09-21 2018-06-05 苏州全磊光电有限公司 一种用于vcsel阵列激光器的外延结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110165552A (zh) * 2019-06-10 2019-08-23 厦门乾照半导体科技有限公司 一种具有高功率的vcsel芯片及其制备方法

Also Published As

Publication number Publication date
CN109616871B (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
JP4511473B2 (ja) Ｉｉｉ族窒化物基反射器を製造する方法
JP5929115B2 (ja) 半導体ナノデバイス
JP6159796B2 (ja) 窒化物半導体多層膜反射鏡とそれを用いた発光素子
CN109461799A (zh) 深紫外led的外延结构及其制备方法
CN111564756B (zh) 一种硅基无磷激光器及其制备方法
WO2021212597A1 (zh) 一种四元系张应变半导体激光外延片及其制备方法
CN109510063A (zh) Dfb激光器外延结构及其制备方法
CN109216514A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN210379766U (zh) 一种高速dfb激光器外延结构
CN109616871A (zh) 一种vcsel芯片及其制作方法
CN103579902A (zh) 一种硅基微腔激光器的制作方法
JP5758257B2 (ja) 化合物半導体太陽電池製造用積層体、化合物半導体太陽電池およびその製造方法
TWI236200B (en) Long wavelength VCSEL bottom mirror
CN111404026A (zh) 一种高性能dfb激光器结构及其生长方法
CN209088265U (zh) Dfb激光器外延结构
TW200304173A (en) Carbon doped GaAsSb suitable for use in tunnel junctions of long-wavelength VCSELs
WO2016127675A1 (zh) 光电子器件及其制作方法
CN109904723A (zh) 一种纳米线激光器外延结构及其制备方法
CN114883916A (zh) 大应变红外量子级联激光器及其制备方法
CN115207776A (zh) 一种半导体外延结构及其生长方法
JP2000277867A (ja) 半導体レーザ装置
CN111404027A (zh) 一种dfb激光器外延结构及其生长方法
CN113300214A (zh) 一种高速铝铟镓砷分布反馈式激光器及其外延机构生长方法
JPWO2009048056A1 (ja) 化合物半導体エピタキシャルウェーハおよびその製造方法
JP2728672B2 (ja) 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant