CN109614790B - 基于反馈环puf的轻量级认证设备及认证方法 - Google Patents

基于反馈环puf的轻量级认证设备及认证方法 Download PDF

Info

Publication number
CN109614790B
CN109614790B CN201811434561.7A CN201811434561A CN109614790B CN 109614790 B CN109614790 B CN 109614790B CN 201811434561 A CN201811434561 A CN 201811434561A CN 109614790 B CN109614790 B CN 109614790B
Authority
CN
China
Prior art keywords
module
bit
output
trigger
puf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811434561.7A
Other languages
English (en)
Other versions
CN109614790A (zh
Inventor
曹元�
韩丽娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Campus of Hohai University
Original Assignee
Changzhou Campus of Hohai University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Campus of Hohai University filed Critical Changzhou Campus of Hohai University
Priority to CN201811434561.7A priority Critical patent/CN109614790B/zh
Publication of CN109614790A publication Critical patent/CN109614790A/zh
Application granted granted Critical
Publication of CN109614790B publication Critical patent/CN109614790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种基于反馈环PUF的轻量级认证设备，包括N位线性反馈移位寄存器、N位仲裁器PUF模块，M位计数器模块、基于eFuse的反馈网络模块和输出D触发器模块；在时钟周期CLK的控制下，每经过1个时钟周期，N位线性反馈移位寄存器模块输出新的值，N位仲裁器PUF模块输出新的响应；在时钟2^M分频信号CLK_2^M的控制下，N位仲裁器PUF模块的某个响应作为输出D触发器模块的最终输出Out。基于此设备的认证方法，无需存储大量的激励‑响应对，提高了对现有机器学习攻击的弹性，低成本和高安全性的优点对边缘网络中的资源受限设备具有吸引力。

Description

基于反馈环PUF的轻量级认证设备及认证方法
技术领域
本发明涉及PUF认证技术领域，具体涉及一种基于反馈环PUF的轻量级认证设备及认证方法。
背景技术
雾计算是云计算到网络边缘的扩展，以分散式架构为特征。雾计算涵盖了广泛的新应用，如实时数据处理，智能医疗保健。
身份验证是雾计算中必不可少的安全协议，因为它增强了雾网络中设备之间的相互信任。现有技术中已经致力于开发可行的低成本认证方案以应对资源受限的边缘设备。例如，在具有小计算要求的分布式传感器网络中提出并实现了诸如SPINS，TinySec和LEAP+之类的轻量级对称密钥加密算法。然而，密钥管理和通信开销在这些算法中有所增加。另一方面，已经提出了非对称密钥加密算法，如TinyECC和TinyPBC。然而，它们属于软件级别。因此，硬件和软件的共同优化尚未得到充分考虑。此外，由于几乎所有加密算法的安全性都依赖于“密钥”，因此这些密钥的存储可能容易受到侵入性物理攻击。这个问题在雾计算中甚至是严重的，因为设备通常暴露于来自攻击者的物理访问。
为了避免上述问题，基于物理不可克隆功能(PUF)的设备认证得到快速发展。PUF是一种新兴的轻量级安全原语，可从芯片制造中固有的不可预测和不可控制的工艺变化中提取可靠而独特的数字签名。与采用非易失性存储器的传统密钥存储方法不同，秘密信息嵌入到PUF的固有物理结构中。任何侵入性或半侵入性攻击都将不可避免地破坏结构，导致无法提取原始“秘钥”。最近提出了基于PUF的高级认证方案，以便为资源受限的设备提供认证协议，例如RFID标签，传感器等。虽然这些方法在硬件级别提供安全认证，但它们对于大规模边缘设备是不可行的，因为它们需要安全服务器来存储巨大的激励-响应对(CRP)。
发明内容
为了克服现有技术上的不足，本发明提供了一种基于反馈环PUF的轻量级认证设备及认证方法，无需存储大量的激励-响应对(CRP)，提高了对现有机器学习攻击的弹性，低成本和高安全性的优点对边缘网络中的资源受限设备具有吸引力。
为了解决上述技术问题，本发明提供了一种基于反馈环PUF的轻量级认证设备，其特征是，包括N位线性反馈移位寄存器、N位仲裁器PUF模块，M位计数器模块、基于eFuse的反馈网络模块和输出D触发器模块；
N位线性反馈移位寄存器模块在每个时钟周期输出N位信号，作为N位仲裁器PUF模块的控制信号；
N位仲裁器PUF模块通过在对称延迟路径中建立竞争条件以产生响应R；
M位计数器模块用来对输入的时钟信号进行2^M分频，输出时钟信号CLK_2^M；
基于eFuse的反馈网络模块通过eFuse的不可逆融合来启用反馈网络使R值反馈到N位线性反馈移位寄存器以产生新的控制信号；
输出D触发器模块在时钟信号CLK_2^M的控制下将相应响应R作为输出Out。
进一步的，N位线性反馈移位寄存器模块，包括1个2选1数据选择器MUX、N个D触发器和K个异或门，2选1数据选择器的两个输入端分别接输入信号Serial_in和异或门xor_1的输出端，选择控制端接控制信号Mode，输出端连接第一个D触发器的输入端D；N个D触发器依次串联连接，N个D触发器的时钟控制端C均接时钟脉冲信号CLK；K个D触发器的输出端与相应异或门输出端异或；
N位仲裁器PUF模块，包括1个延迟单元、2N个2选1数据选择器和1个D触发器。2N个2选1数据选择器均匀对称分布为2行N列，每一列包含2个2选1数据选择器，构成两条布局相同的延迟路径，N位线性反馈移位寄存器模块中的N个D触发器的输出信号端分别对应连接N列2选1数据选择器的选择控制端；延迟单元的输入端接时钟脉冲信号CLK，控制输入端连接控制信号Mode，输出端B接第1列的两个2选1数据选择器的输入端；2N个2选1数据选择器交叉连接；第N列的两个2选1数据选择器的输出端分别接D触发器的输入端D和时钟控制端C，D触发器的输出端表示为节点R；
M位计数器模块，包括M个D触发器，第一个D触发器的时钟控制端C接延迟单元的输出端B；第一个D触发器的输出端
Figure BDA0001883447770000031
分别连接第一个D触发器的输入端D和第二个D触发器的时钟控制端C；第二个D触发器的输出端
Figure BDA0001883447770000032
接第二个D触发器的输入端D，以此类推，第M个D触发器的输出端输出信号CLK_2^M；
基于eFuse的反馈网络模块，包括eFuse、1个电阻、1个非门NOT和1个与门AND；eFuse的一端接电源电压，eFuse的另一端A串联电阻后接地；非门NOT的输入端连接eFuse的端点A，输出端接与门AND的一个输出端；与门AND的输入端分别接非门NOT的输出端和节点R，输出端接异或门xor_K的一个输入端；
输出D触发器模块包括1个D触发器，D触发器的输入端D连接节点R，时钟控制端C接M位计数器的输出信号CLK_2^M，输出端Q输出信号Out。
进一步的，N取值64，M取值2，K取值4。
相应的，本发明还提供了一种基于上述认证设备的认证方法，其特征是，包括如下两个阶段：登记阶段、认证阶段；
登记阶段：
根据设备生成n个激励-响应对CRPs；
根据n个激励-响应对CRPs中提取设备的数学模型PUFm，PUFm函数模型表示的是激励值和响应值的一一对应关系；
存储设备及其数学模型PUFm构成的特征向量；
认证阶段：
烧毁eFuse来启用认证设备中基于eFuse的反馈网络；
将激励-响应对CRPs中的随机激励值作为激励，对认证设备发起挑战，得到对应的响应值；
对于相同的激励值α，数学模型PUFm通过软响应Rs获取响应值；
将来自设备的响应值与来自数学模型PUFm的响应值进行对比，如果二者一致则设备认证成功；否则设备认证失败。
进一步的，根据n个激励-响应对CRPs中提取设备的数学模型PUFm包括：
利用机器学习工具提取设备的数学模型PUFm。
进一步的，机器学习工具为SVM或CMA-ES。
本发明的有益效果包括：本发明的轻量级认证方案无需存储大量的激励-响应对(CRP)，提高了对现有机器学习攻击的弹性，低成本和高安全性的优点对边缘网络中的资源受限设备具有吸引力。
附图说明
图1为反馈环PUF的电路架构图；
图2为反馈环PUF的时序图；
图3为反馈环PUF的概念架构图；
图4为仲裁器PUF的体系结构图；
图5为系统时钟和测量信号波形图；
图6为测量的HD的频率分布图；
图7为反馈环PUF在不同温度下产生的CRP的可靠性；
图8为SVM和CMA-ES攻击下所提出的64位反馈环PUF和64位仲裁器PUF预测误差；
图9为级数与本原多项式个数以及本原多项式对照表。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
本发明的基于反馈环PUF的轻量级认证电路，其电路结构如图1所示，包括N位线性反馈移位寄存器、N位仲裁器PUF模块，M位计数器模块、基于eFuse的反馈网络模块和输出D触发器模块；
N位线性反馈移位寄存器模块在每个时钟周期输出N位信号，作为N位仲裁器PUF模块的控制信号；
N位仲裁器PUF模块通过在对称延迟路径中建立竞争条件以产生响应R；
M位计数器模块用来对输入的时钟信号进行2^M分频，输出时钟信号CLK_2^M；
基于eFuse的反馈网络模块通过eFuse的不可逆融合来启用反馈网络使R值反馈到N位线性反馈移位寄存器以产生新的控制信号；
输出D触发器模块在时钟信号CLK_2^M的控制下将相应响应R作为输出Out。
下面对各模块进行详细描述：
N位线性反馈移位寄存器模块，包括1个2选1数据选择器MUX、N个D触发器和K个异或门，K个异或门分别记为xor_1、xor_2……xor_K，2选1数据选择器的两个输入端分别接输入信号Serial_in和异或门xor_1的输出端，选择控制端接控制信号Mode，输出端连接第一个D触发器的输入端D；N个D触发器依次串联连接，N个D触发器的时钟控制端C均接时钟脉冲信号CLK；其反馈函数是K个D触发器的输出端与相应异或门输出端的简单异或；
N位仲裁器PUF模块，包括1个延迟单元、2N个2选1数据选择器和1个D触发器。2N个2选1数据选择器均匀对称分布为2行N列，每一列包含2个2选1数据选择器，构成两条布局相同的延迟路径，N位线性反馈移位寄存器模块中的N个D触发器的输出信号端分别对应连接N列2选1数据选择器的选择控制端；延迟单元的输入端接时钟脉冲信号CLK，控制输入端连接控制信号Mode，输出端B接第1列的两个2选1数据选择器的输入端；2N个2选1数据选择器交叉连接；第N列的两个2选1数据选择器的输出端分别接D触发器的输入端D和时钟控制端C，D触发器的输出端表示为节点R；
M位计数器模块，包括M个D触发器；第一个D触发器的时钟控制端C接延迟单元的输出端B；第一个D触发器的输出端
Figure BDA0001883447770000071
分别连接第一个D触发器的输入端D和第二个D触发器的时钟控制端C；第二个D触发器的输出端
Figure BDA0001883447770000072
接第二个D触发器的输入端D，以此类推，第M个D触发器的输出端输出信号CLK_2^M；
基于eFuse的反馈网络模块，包括eFuse、1个电阻、1个非门NOT和1个与门AND；eFuse的一端接电源电压，eFuse的另一端A串联电阻后接地；非门NOT的输入端连接eFuse的端点A，输出端接与门AND的一个输出端；与门AND的输入端分别接非门NOT的输出端和节点R，输出端接异或门xor_K的一个输入端；
输出D触发器模块包括1个D触发器，D触发器的输入端D连接节点R，时钟控制端C接M位计数器的输出信号CLK_2^M，输出端Q输出信号Out。
N位线性反馈移位寄存器模块，一个D触发器叫做移位寄存器中的一个比特位，D触发器的数目为移位寄存器的比特数。影响下一个状态的比特位(进行异或运算的比特位)为抽头。
N位线性反馈移位寄存器模块，产生伪随机序列的最大长度为2^N-1，是最长线性反馈移位寄存器序列(m序列)。即有一定抽序列的线性反馈移位寄存器才能通过所有2^N-1个内部状态。
N位线性反馈移位寄存器模块中抽头的设定可以用有限域GF(2)上的多项式来表示。
有限域GF(2)是定义在整数集合{0,1}上的域。GF(2)域上的元素只有0和1，GF(2)域上的多项式的系数为GF(2)的元素，必须是“0”或者“1”，多项式的指数即为参与异或运算的抽头位置(从右向左依次为0,1,2……N)。
当有限域GF(2)上的多项式为本原多项式时，N为线性反馈移位寄存器才能达到最大长度。
设g(x)＝bnxn+bn-1xn-1……+b1x+b0≠0，bi∈Z，i＝0，1……n。若bn,bn-1……b1,b0没有异于±1的公因子，即bn,bn-1……b1,b0是互素的，则g(x)为本原多项式。
本原多项式满足以下条件：
1)g(x)是既约的，即不能再分解因式；
2)g(x)可整除x^m-1，这里的m＝2^n-1；
3)g(x)不能整除x^q-1，这里q<m。
N位线性反馈移位寄存器模块，N次本原多项式g(x)的方法为(在实际应用中，对于本原多项式的应用仅需查找对照表即可)：
1)将x^m-1(m＝2^n-1)因式分解为既约多项式，即不能再分解因式；
2)在得到的因式集合中，排除掉所有少于n次的因式；
3)其余的因式若不能整除任何x^q-1，q＜m，则这个因式为N次本原多项式(至少有一个)。
进一步的，N取值64，M取值2。
当N取值64时，N次本原多项式有143890337947975680个(如图9所示)。取其中一个本原多项式g(x)＝x64+x4+x3+x+1，即为K取值4。这里的指数相当于是触发器的抽头的位置，指数分别是0、1、3、4、64，也就是说此4个异或门与触发器的连接分别是第0、1、3、4、64个抽头。
实施例
本发明实施例的基于反馈环PUF的轻量级认证设备，其电路结构如图1所示，N取64，M取2，K取4，即包括64位线性反馈移位寄存器模块(64-bit LFSR)、64位仲裁器PUF模块(64-bit Arbiter PUF)，2位计数器模块(2-bit Counter)、基于eFuse的反馈网络模块和输出D触发器模块，其中64位线性反馈移位寄存器模块(64-bit LFSR)包含4个异或门。
64位线性反馈移位寄存器模块，包括1个2选1数据选择器MUX、64个D触发器(从右往左依次为第0,1……63个D触发器)和4个异或门(记为xor_1、xor_2、xor_3、xor_4)。2选1数据选择器的两个输入端分别接输入信号(Serial_in)和异或门xor_1的输出端，选择控制端接控制信号Mode，输出端连接第一个D触发器的输入端D；64个D触发器串联连接，D触发器的时钟控制端C接时钟脉冲信号CLK，前一个D触发器的输出端Q连接相邻下一个D触发器的输入端D；异或门xor_4的两个输入端分别连接第0个D触发器的输出端Q和与门AND的输出端；异或门xor_3的两个输入端分别连接第1个D触发器的输出端Q和异或门xor_4的输出端；异或门xor_2的两个输入端分别连接第3个D触发器的输出端Q和异或门xor_3的输出端；异或门xor_1的两个输入端分别连接第4个D触发器的输出端Q和异或门xor_2的输出端。
为了便于描述，将64位线性反馈移位寄存器(64-bit LFSR)模块中的64个D触发器的输出信号端从右往左依次表示为C0，C1········C63。
64位仲裁器PUF模块，包括1个延迟单元(Delay Cell)、128个2选1数据选择器和1个D触发器。128个2选1数据选择器均匀对称分布为2行64列，每一列包含2个2选1数据选择器，构成两条布局相同的延迟路径。64个信号端C0，C1········C63分别接64列2选1数据选择器的选择控制端；延迟单元(Delay Cell)的输入端接时钟脉冲信号CLK，控制输入端连接控制信号Mode，输出端B接第1列的两个2选1数据选择器的输入端；128个2选1数据选择器交叉连接，即：每一个2选1数据选择器的输出端分别接相邻下一列的两个2选1数据选择器的其中一个输入；第64列的两个2选1数据选择器的输出端分别接D触发器的输入端D和时钟控制端C。为了后续便于描述，将D触发器的输出端表示为节点R。
2位计数器模块，包括2个D触发器。第一个D触发器的时钟控制端C接延迟单元(Delay Cell)的输出端B；第一个D触发器的输出端
Figure BDA0001883447770000101
分别连接第一个D触发器的输入端D和第二个D触发器的时钟控制端C；第二个D触发器的输出端
Figure BDA0001883447770000102
接第二个D触发器的输入端D，输出端信号为CLK_4。
基于eFuse的反馈网络模块，包括eFuse、1个电阻Res、1个非门NOT和1个与门AND。eFuse的一端接电源电压，eFuse的另一端A串联电阻Res后接地；非门NOT的输入端连接eFuse的端点A，输出端接与门AND的一个输入端；与门AND的输入端分别接非门NOT的输出端和节点R，输出端接64位线性反馈移位寄存器中的异或门xor_4的一个输入端。
输出D触发器模块包括1个D触发器。D触发器的输入端D连接节点R，时钟控制端C接2位计数器的输出信号CLK_4，输出端Q输出信号Out。
本发明基于反馈环PUF的轻量级认证设备的工作过程分析：
数据选择器(MUX)实现数据选择功能，相当于有多个输入的单刀多掷开关。在控制信号的控制下，从输入端输入的多路数据中选择一路数据作为输出信号。
64位线性反馈移位寄存器模块中的2选1数据选择器，当控制信号Mode为高电平时，输入信号Serial_in的数据值被选择作为输出信号；当控制信号Mode为低电平时，异或门xor_1的输出信号被选择作为输出信号。
64位仲裁器PUF模块中的延迟单元(Delay Cell)，当控制信号Mode为高电平时，延迟单元关闭；当控制信号Mode为低电平时，延迟单元开启，时钟脉冲信号CLK传输到输出端B。
基于eFuse的反馈网络模块通过eFuse激活反馈网络。如果eFuse未烧毁，则端点A为逻辑“1”，经过非门NOT后为逻辑“0”；此时，不论节点R的逻辑如何，与门AND的输出为逻辑“0”，与门AND始终闭合，即基于eFuse的反馈网络失效。如果eFuse烧毁，则端点A为逻辑“0”，经过非门NOT后为逻辑“1”；此时，与门AND的输出逻辑即为节点R的逻辑，与门AND打开，即基于eFuse的反馈网络被激活。
2位计数器模块实现4分频电路，将单一频率信号的频率降低为原来的1/4。具体过程为：时钟脉冲信号CLK每触发4个时钟周期时，2位计数器(4分频电路)输出1个周期信号CLK_4，此时钟信号CLK_4控制输出D触发器模块的输出Out。
结合图2显示了本发明所提出的反馈环PUF的操作时序图对图1所示的电路进行分析(eFuse已烧毁，基于eFuse的反馈网络被激活)。
起初，控制信号Mode为高电平，延迟单元关闭，64位仲裁器PUF模块和2位计数器模块电路均不工作。输入信号Serial_in的64位随机向量C在时钟脉冲信号CLK的控制下串行传输，经过64个时钟周期后，64位随机向量C的每一位存储在64位线性反馈移位寄存器(64-bit LFSR)模块中的D触发器的输出端，用作64位仲裁器PUF模块初始激励值C(C0，C1········C63)。
然后置控制信号Mode为低电平。当Mode为低电平时，延迟单元开启，64位仲裁器PUF模块和2位计数器模块电路均开始工作，R的值通过基于eFuse的反馈网络反馈到64位线性反馈移位寄存器模块。在时钟周期CLK的控制下，每经过1个时钟周期，64位线性反馈移位寄存器(64-bit LFSR)模块输出新的值C'(C0'，C1'········C63')，C”(C0”，C1”········C63”)，C”'(C0”'，C1”'········C63”')，64位仲裁器PUF模块输出响应R'，R”，R”'同时产生。2位计数器模块作为4分频电路，周期信号CLK_4的时钟周期是时钟脉冲信号CLK的四倍。在时钟信号CLK_4的控制下，64位仲裁器PUF模块的第四个输出R”'作为输出D触发器模块的最终输出Out。
相应的，本发明的基于反馈环PUF的轻量级认证方案，包括以下过程：
基于反馈环PUF的轻量级认证方案利用图3描绘的反馈环PUF的概念。反馈环PUF的核心是强PUF，基于eFuse的反馈网络通过烧毁eFuse来激活。起初，操作者输入激励值，之后通过反馈网络对激励值进行更新。
所述强PUF，其特点是具有指数级的激励-响应对(CRPs)，通常用于设备认证。强PUF的典型代表是仲裁器PUF。
仲裁器PUF的体系结构如图4所示，利用了同一个数字信号在两条不同路径上传播到一个相同目的地时间不同。如图所示，一起出发的两个信号“A”、“B”由于传播路径的不同产生不同的传输延迟，导致到达仲裁器(D触发器)的时间不完全相同，然后通过仲裁器结构(D触发器)根据信号到达的先后，输出一个逻辑“0”或逻辑“1”的响应。
一种基于反馈环PUF的轻量级认证方案，包括如下两个阶段：登记阶段、认证阶段。
登记阶段：收集设备的必要信息，构建用于认证阶段的激励-响应对(CRPs)数据库。登记过程如表1所示算法描述：
1)操作者对设备d进行n次操作，记录设备d生成的n个激励值αi和相应的响应值γi，即为n个激励-响应对(CRPs)；
2)使用机器学习工具从收集的n个激励-响应对(CRPs)中提取设备d的数学模型PUFm，PUFm函数模型表示的是激励值αi和响应值γi的一一对应关系；
3)将这些激励-响应对(CRPs)记录到服务器中，存储的特征向量[d，PUFm]将用于设备认证。
表1登记过程算法描述
Figure BDA0001883447770000131
所述的机器学习工具比较流行的有SVM和CMA-ES。
所述的SVM攻击是一种监督学习算法，旨在从收集的CRP导出的特征向量空间中建立超平面分离仲裁器的二进制响应。
所述的SVM攻击的数学模型为：
Figure BDA0001883447770000132
仲裁器PUF的响应R为：
Figure BDA0001883447770000133
△为两个所选路径之间的总延迟差，ω为对仲裁器PUF中的延迟进行编码的向量，
Figure BDA0001883447770000141
为从输入激励导出的特征向量。
所述的CMA-ES攻击是基于可靠性的。如果两个延迟路径之间的总延迟差|△|小于环境噪声ε，则响应不可靠；否则是可靠的。
认证阶段：存储特征向量[d，PUFm]的服务器将用于设备认证。认证过程如表2所示算法描述：
1)通过烧毁eFuse来启用认证设备中基于eFuse的反馈网络；
2)将激励-响应对(CPRs)中的随机激励值α作为激励，对认证设备发起挑战，将得到的响应值γ送回至服务器；
3)对于相同的激励值α，数学模型PUFm通过软响应Rs，从服务器中对存储的响应值γ’进行读取；
4)如果Rs<θth1或者Rs>θth2，则将γ和γ’保存到R、R’中；否则丢弃γ和γ’；
5)将来自设备的R与来自数学模型PUFm的R’进行对比，如果二者一致则设备认证成功；否则设备认证失败。
所述软响应Rs是指响应位是“1”的概率：
Figure BDA0001883447770000142
其中R1为N次测量中响应位为“1”的次数。
对于一个激励值，可以选择任意阈值区间(θth1～θth2)来确定所得响应位的稳定性。软响应Rs在θth1～θth2之间被认为响应位是不稳定的(θth1<Rs<θth2)，否则响应位是稳定的(Rs<θth1 or Rs>θth2)。Rs<θth1表示响应位为“1”的概率非常小，可以认为此激励值所对应的响应值为“0”；Rs>θth2表示响应位为“1”的概率非常大，可以认为此激励值所对应的响应值为“1”。
表2认证阶段算法描述
Figure BDA0001883447770000151
实施例
为了评估本发明所提的认证方案，使用Xilinx Sparten-7评估板(FPGA板)实现认证设备系统，控制信号由PC生成，并通过串行接口与FPGA板通信。eFuse在电路中作用与三态门相同，因此用三态门代替eFuse，也就是说，当门控信号为“0”时，三态门输出逻辑“0”，反馈网络激活；当门控信号为“1”时，三态门输出逻辑“1”，反馈网络关闭。利用MATLAB处理收集的数据，使用具有2GSa/s的Agilent DSO7034A数字存储示波器捕获输出信号，使用温度室为可靠性评估提供可变温度。
图5显示了FPGA中的时钟脉冲信号CLK、响应值R和输出值Out的波形图。CLK、R、out的频率分别为50MHz、50MHz、12.5MHz。
采用PUF的各种性能指标来评估所提出的基于反馈环PUF的认证方案：
唯一性：测量特定PUF设备生成的CRP与其他设备生成的CRP之间的差异。可用平均模间汉明距离(HD)评估PUF设备唯一性：
Figure BDA0001883447770000161
其中：HD(·)计算两个向量之间的HD；n是位长；Ru和Rv分别在相同的激励值下，两个不同PUF设备u和v的响应值；P是PUF设备的总数。唯一性的理想值为50％。
图6显示了从6个FPGA收集的100个64位CRP的所测量的HD频率分布直方图。计算出唯一性为50.52％。
可靠性：可靠性是衡量PUF在可变条件下(例如：环境温度)产生CRP的度量。通过误码率(BER)来评估可靠性：
Figure BDA0001883447770000162
其中：对于第i个PUF设备，R(T)i是标称温度下的响应值；k是在不同温度下，对于同一个PUF设备在相同激励值下的挑战次数。
图7显示了在不同的温度下，反馈网络激活和没有激活情况下，6个PUF设备的平均可靠性。不同温度下的最坏情况BER为：43℃时为3.7％，45℃时为16.2％。应该注意的是，反馈网络激活时比反馈网络没有激活时具有更低的可靠性。
随机性：使用NIST Pub 800统计测试套件评估反馈环PUF的随机性[A.Rukhin etal.,“A statistical test suite for random and pseudorandom number generatorsfor cryptographic applications,”NIST Special Publication 800-22,2010.]。
表3列出了反馈环PUF产生的位序列的测试结果。结果表明，本发明所提出的设计提取的比特序列的随机性足以满足设备认证。
表3反馈环PUF产生的位序列的测试结果
C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 P值 PROP NIST测试
9 6 8 13 12 7 12 17 6 10 0.262249 1 频率(0和1)
7 8 14 5 13 10 11 8 11 13 0.554420 1 频率(1)
9 7 8 14 16 8 9 5 12 22 0.319084 1 累积和
12 11 9 7 7 13 10 15 7 9 0.657933 1 运行长度
9 11 9 10 9 11 10 9 14 8 0.978072 1 最长运行长度
11 9 11 7 12 16 2 1 8 13 0.162606 1 FFT
8 13 7 12 6 14 9 12 9 10 0.699313 1 无重叠匹配测试
12 6 16 5 10 5 10 14 10 12 0.181557 1 近似熵测试
14 14 9 11 6 14 12 12 9 11 0.108791 1 串行
9 3 7 14 5 12 14 11 14 11 0.129620 0.98 线性复杂度
为了证明所提出的反馈环PUF对机器学习攻击是具有很大优越性的，对64位反馈环PUF和64位仲裁器PUF进行SVM和CMA-ES攻击。图8显示了本发明所提出的64位反馈环PUF和现有64位仲裁器PUF的预测误差。从图中可以看出，在反馈网络激活的情况下，本发明所提出的反馈环PUF对SVM和CMA-ES的预测误差分别比64仲裁器PUF的预测误差高22倍和26倍。
本发明的基于反馈环PUF的轻量级认证方案，服务器存储的是提取的数学模型PUFm，而无需存储大量的激励-响应对(CRPs)，同时提高了对现有机器学习攻击的弹性，而且低成本和高安全性的优点对边缘网络中的资源受限设备具有吸引力。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。

Claims (2)

1.基于反馈环PUF的轻量级认证设备，其特征是，包括N位线性反馈移位寄存器、N位仲裁器PUF模块，M位计数器模块、基于eFuse的反馈网络模块和输出D触发器模块；
N位线性反馈移位寄存器模块在每个时钟周期输出N位信号，作为N位仲裁器PUF模块的控制信号；
N位仲裁器PUF模块通过在对称延迟路径中建立竞争条件以产生响应R；
M位计数器模块用来对输入的时钟信号进行2^M分频，输出时钟信号CLK_2^M；
基于eFuse的反馈网络模块通过eFuse的不可逆融合来启用反馈网络使R值反馈到N位线性反馈移位寄存器以产生新的控制信号；
输出D触发器模块在时钟信号CLK_2^M的控制下将相应响应R作为输出Out；
N位线性反馈移位寄存器模块，包括1个2选1数据选择器MUX、N个D触发器和K个异或门，2选1数据选择器的一个输入端接输入信号Serial_in，另一个输入端接K个D触发器的输出端与相应异或门输出端异或结果，选择控制端接控制信号Mode，输出端连接第一个D触发器的输入端D；N个D触发器依次串联连接，N个D触发器的时钟控制端C均接时钟脉冲信号CLK；
N位仲裁器PUF模块，包括1个延迟单元、2N个2选1数据选择器和1个D触发器；2N个2选1数据选择器均匀对称分布为2行N列，每一列包含2个2选1数据选择器，构成两条布局相同的延迟路径，N位线性反馈移位寄存器模块中的N个D触发器的输出信号端分别对应连接N列2选1数据选择器的选择控制端；延迟单元的输入端接时钟脉冲信号CLK，控制输入端连接控制信号Mode，输出端B接第1列的两个2选1数据选择器的输入端；2N个2选1数据选择器交叉连接；第N列的两个2选1数据选择器的输出端分别接D触发器的输入端D和时钟控制端C，D触发器的输出端表示为节点R；
M位计数器模块，包括M个D触发器，第一个D触发器的时钟控制端C接延迟单元的输出端B；第一个D触发器的输出端
Figure FDA0003166871870000021
分别连接第一个D触发器的输入端D和第二个D触发器的时钟控制端C；第二个D触发器的输出端
Figure FDA0003166871870000022
接第二个D触发器的输入端D，以此类推，第M个D触发器的输出端输出信号CLK_2^M；
基于eFuse的反馈网络模块，包括eFuse、1个电阻、1个非门NOT和1个与门AND；eFuse的一端接电源电压，eFuse的另一端A串联电阻后接地；非门NOT的输入端连接eFuse的端点A，输出端接与门AND的一个输入端；与门AND的输入端分别接非门NOT的输出端和节点R，输出端接异或门xor_K的一个输入端；
输出D触发器模块包括1个D触发器，D触发器的输入端D连接节点R，时钟控制端C接M位计数器的输出信号CLK_2^M，输出端Q输出信号Out。
2.根据权利要求1所述的基于反馈环PUF的轻量级认证设备，其特征是，N取值64，M取值2，K取值4。
CN201811434561.7A 2018-11-28 2018-11-28 基于反馈环puf的轻量级认证设备及认证方法 Active CN109614790B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811434561.7A CN109614790B (zh) 2018-11-28 2018-11-28 基于反馈环puf的轻量级认证设备及认证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811434561.7A CN109614790B (zh) 2018-11-28 2018-11-28 基于反馈环puf的轻量级认证设备及认证方法

Publications (2)

Publication Number Publication Date
CN109614790A CN109614790A (zh) 2019-04-12
CN109614790B true CN109614790B (zh) 2021-09-17

Family

ID=66005828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811434561.7A Active CN109614790B (zh) 2018-11-28 2018-11-28 基于反馈环puf的轻量级认证设备及认证方法

Country Status (1)

Country Link
CN (1) CN109614790B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752928B (zh) * 2019-09-06 2022-03-01 温州大学 基于混淆激励设计的apuf及其实现抗机器学习攻击的方法
CN110752919B (zh) * 2019-10-21 2020-10-02 湖北工业大学 基于bst-puf的两方认证与会话密钥交换方法
CN110928800B (zh) * 2019-12-06 2023-05-23 网络通信与安全紫金山实验室 针对基于占空比测量的反馈式复用器puf的安全性测试方法
CN112272084B (zh) * 2020-09-27 2023-04-07 广东工业大学 抗攻击和自检特性的基于复合型puf的密钥生成系统及方法
CN113505401B (zh) * 2021-07-13 2022-04-26 湖北工业大学 一种可提取芯片和电路板物理指纹的混合puf电路及提取方法
CN114095182B (zh) * 2022-01-20 2022-05-03 南京航空航天大学 一种基于强puf的动态响应和安全认证方法、系统
CN114928454B (zh) * 2022-06-09 2024-01-09 湖南大学 Crp混淆电路及数据混淆方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102419550A (zh) * 2011-11-16 2012-04-18 靳其兵 多变量系统的内模控制器、控制系统和控制方法
CN104112106A (zh) * 2014-06-27 2014-10-22 广州中长康达信息技术有限公司 一种基于物理不可克隆的rfid轻量级认证方法
CN105323069A (zh) * 2014-07-31 2016-02-10 中国科学院数据与通信保护研究教育中心 一种基于puf的认证方法及设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102419550A (zh) * 2011-11-16 2012-04-18 靳其兵 多变量系统的内模控制器、控制系统和控制方法
CN104112106A (zh) * 2014-06-27 2014-10-22 广州中长康达信息技术有限公司 一种基于物理不可克隆的rfid轻量级认证方法
CN105323069A (zh) * 2014-07-31 2016-02-10 中国科学院数据与通信保护研究教育中心 一种基于puf的认证方法及设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P-HB#:基于物理不可克隆函数的轻量级认证协议;李艳等;《小型微型计算机系统》;20151115;第36卷(第11期);2545-2548 *

Also Published As

Publication number Publication date
CN109614790A (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
CN109614790B (zh) 基于反馈环puf的轻量级认证设备及认证方法
Sahoo et al. A multiplexer-based arbiter PUF composition with enhanced reliability and security
CA2971212C (en) Reliability enhancement methods for physically unclonable function bitstring generation
Rührmair et al. Efficient power and timing side channels for physical unclonable functions
JP5333669B2 (ja) 個体別情報生成装置及び個体別情報生成方法
Megha Mukundan et al. Hash‐One: a lightweight cryptographic hash function
JP5831202B2 (ja) 個体別情報生成装置及び個体別情報生成方法
CN108768619B (zh) 一种基于环形振荡器的强puf电路的工作方法
Dubrova et al. CRC-PUF: A machine learning attack resistant lightweight PUF construction
WO2015193789A1 (en) Differential power analysis countermeasures
Wang et al. Lattice PUF: A strong physical unclonable function provably secure against machine learning attacks
Ganji et al. Lattice basis reduction attack against physically unclonable functions
Hussain et al. BIST-PUF: Online, hardware-based evaluation of physically unclonable circuit identifiers
Gu et al. A theoretical model to link uniqueness and min-entropy for PUF evaluations
Kumar et al. Precise fault-injections using voltage and temperature manipulation for differential cryptanalysis
Wu et al. Flam-puf: A response–feedback-based lightweight anti-machine-learning-attack puf
Hemavathy et al. Arbiter puf—a review of design, composition, and security aspects
Zalivaka et al. FPGA implementation of modeling attack resistant arbiter PUF with enhanced reliability
Ebrahimabadi et al. A novel modeling-attack resilient arbiter-PUF design
Chakraborty et al. A combined power and fault analysis attack on protected grain family of stream ciphers
CN108763977B (zh) 一种钳位反相器puf的电路、电子装置及实现方法
Chen et al. A machine learning resistant Arbiter PUFs scheme based on polynomial reconstruction
Hammouri et al. Unclonable lightweight authentication scheme
Dan et al. A modeling attack resistant R-XOR APUF based on FPGA
US20230139712A1 (en) Circuit apparatus and methods for puf source and generating random digital sequence

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant