CN109614046A - 一种用以连续快速产生闪存接口讯号序列的方法 - Google Patents

一种用以连续快速产生闪存接口讯号序列的方法 Download PDF

Info

Publication number
CN109614046A
CN109614046A CN201811499872.1A CN201811499872A CN109614046A CN 109614046 A CN109614046 A CN 109614046A CN 201811499872 A CN201811499872 A CN 201811499872A CN 109614046 A CN109614046 A CN 109614046A
Authority
CN
China
Prior art keywords
flash memory
queue
instruction
flash
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811499872.1A
Other languages
English (en)
Inventor
陈育鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Hua Cun Electronic Technology Co Ltd
Original Assignee
Jiangsu Hua Cun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Hua Cun Electronic Technology Co Ltd filed Critical Jiangsu Hua Cun Electronic Technology Co Ltd
Priority to CN201811499872.1A priority Critical patent/CN109614046A/zh
Priority to PCT/CN2019/078234 priority patent/WO2020118942A1/zh
Publication of CN109614046A publication Critical patent/CN109614046A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种用以连续快速产生闪存接口讯号序列的方法，配置闪存指令队列管理器,使主控端在需要对闪存组件发出读取或写入等任意指令时,不须等待前一轮指令完成,只需要由处理器连续对指令队列管理器持续写入多组寄存器信息于指令队列中直到队列全满.待前一轮闪存接口指令完成时,闪存控制器再由队列中取出下一组指令组来运行，当队列里的指令组被取出后,处理器便可以再向队列写入下一组指令组，如此藉由硬件直接调用队列里的闪存指令序列,快速无误的对闪存组件发出任意指令序列,藉以有效提升闪存主控模块之工作效能。

Description

一种用以连续快速产生闪存接口讯号序列的方法
技术领域
本发明涉及闪存技术领域，具体为一种用以连续快速产生闪存接口讯号序列的方法。
背景技术
闪存是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位，区块大小一般为256KB到20MB。闪存是电子可擦除只读存储器的变种，闪存与EEPROM不同的是，EEPROM能在字节水平上进行删除和重写而不是整个芯片擦写，而闪存的大部分芯片需要块擦除。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS(基本程序)、PDA、数码相机中保存资料等。
现行闪存主控装置设计在进行发出读取或写入指令操作时, 需要由处理器对闪存主控模块之寄存器做多次读写动作以完成闪存指令序列所需之操作代码控制, 并且在进行下一轮指令操作前, 必须先等待前一轮指令完成. 此方式不但耗时没效率, 对于处理器资源之占用也非常巨大. 在需要对闪存做频繁操作时无法有效提升操作性能。
发明内容
本发明的目的在于提供一种用以连续快速产生闪存接口讯号序列的方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种用以连续快速产生闪存接口讯号序列的方法，包括主控芯片,所述主控芯片内设置闪存储存控制器和闪存控制物理层，所述闪存储存控制器内设有闪存控制寄存器和闪存接口控制器，所述闪存控制寄存器连接闪存接口控制器，所述闪存接口控制器连接闪存控制物理层，所述闪存控制物理层还连接外部多个闪存储存组件。
优选的，多个闪存储存组件包括第一闪存储存组件、第二闪存储存组件、第三闪存储存组件、第N闪存储存组件，N为大于3的整数。
优选的，所述闪存储存控制器内还设有指令队列管理器，所述指令队列管理器连接闪存控制寄存器。
优选的，包括以下步骤：
A、配置闪存指令队列管理器, 使主控端在需要对闪存组件发出读取或写入等任意指令时, 不须等待前一轮指令完成；
B、 只需要由处理器连续对指令队列管理器持续写入多组寄存器信息于指令队列中直到队列全满；
C、待前一轮闪存接口指令完成时, 闪存控制器再由队列中取出下一组指令组来运行；
D、当队列里的指令组被取出后, 处理器便可以再向队列写入下一组指令组.，如此藉由硬件直接调用队列里的闪存指令序列, 快速无误的对闪存组件发出任意指令序列。
与现有技术相比，本发明的有益效果是：本发明配置闪存指令队列管理器, 使主控端在需要对闪存组件发出读取或写入等任意指令时, 不须等待前一轮指令完成, 只需要由处理器连续对指令队列管理器持续写入多组寄存器信息于指令队列中直到队列全满.待前一轮闪存接口指令完成时, 闪存控制器再由队列中取出下一组指令组来运行.，当队列里的指令组被取出后, 处理器便可以再向队列写入下一组指令组.，如此藉由硬件直接调用队列里的闪存指令序列, 快速无误的对闪存组件发出任意指令序列, 藉以有效提升闪存主控模块之工作效能。
附图说明
图1为本发明主控内部的闪存控制单元, 未配置闪存指令指令队列管理器示意图；
图2为本发明主控内部的闪存控制单元, 配置闪存指令指令队列管理器示意图；
图3为本发明主控内部的闪存控制单元, 未配置闪存指令指令队列管理器的状况示意图；
图4为本发明主控内部的闪存控制单元, 未配置闪存指令指令队列管理器的状况另一示意图；
图5为本发明主控内部的闪存控制单元, 配置闪存指令指令队列管理器的状况示意图；
图6为本发明主控内部的闪存控制单元, 配置闪存指令指令队列管理器的状况另一示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-6，本发明提供一种技术方案：一种用以连续快速产生闪存接口讯号序列的方法, 包括主控芯片1,所述主控芯片1内设置闪存储存控制器2和闪存控制物理层3，所述闪存储存控制器2内设有闪存控制寄存器4和闪存接口控制器5，所述闪存控制寄存器4连接闪存接口控制器5，所述闪存接口控制器5连接闪存控制物理层3，所述闪存控制物理层3还连接外部多个闪存储存组件；多个闪存储存组件包括第一闪存储存组件6、第二闪存储存组件7、第三闪存储存组件8、第N闪存储存组件，N为大于3的整数。
本发明中，闪存储存控制器2内还设有指令队列管理器9，所述指令队列管理器9连接闪存控制寄存器4。
本发明中，一种用以连续快速产生闪存接口讯号序列的方法，其特征在于：包括以下步骤：
A、配置闪存指令队列管理器, 使主控端在需要对闪存组件发出读取或写入等任意指令时, 不须等待前一轮指令完成；
B、 只需要由处理器连续对指令队列管理器持续写入多组寄存器信息于指令队列中直到队列全满；
C、待前一轮闪存接口指令完成时, 闪存控制器再由队列中取出下一组指令组来运行；
D、当队列里的指令组被取出后, 处理器便可以再向队列写入下一组指令组.，如此藉由硬件直接调用队列里的闪存指令序列, 快速无误的对闪存组件发出任意指令序列。
综上所述，本发明配置闪存指令队列管理器, 使主控端在需要对闪存组件发出读取或写入等任意指令时, 不须等待前一轮指令完成, 只需要由处理器连续对指令队列管理器持续写入多组寄存器信息于指令队列中直到队列全满. 待前一轮闪存接口指令完成时, 闪存控制器再由队列中取出下一组指令组来运行.，当队列里的指令组被取出后, 处理器便可以再向队列写入下一组指令组.，如此藉由硬件直接调用队列里的闪存指令序列,快速无误的对闪存组件发出任意指令序列, 藉以有效提升闪存主控模块之工作效能。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (4)

1.一种用以连续快速产生闪存接口讯号序列的方法, 包括主控芯片（1）,其特征在于：所述主控芯片（1）内设置闪存储存控制器（2）和闪存控制物理层（3），所述闪存储存控制器（2）内设有闪存控制寄存器（4）和闪存接口控制器（5），所述闪存控制寄存器（4）连接闪存接口控制器（5），所述闪存接口控制器（5）连接闪存控制物理层（3），所述闪存控制物理层（3）还连接外部多个闪存储存组件。
2.根据权利要求1所述的一种用以连续快速产生闪存接口讯号序列的方法，其特征在于：多个闪存储存组件包括第一闪存储存组件（6）、第二闪存储存组件（7）、第三闪存储存组件（8）、第N闪存储存组件，N为大于3的整数。
3.根据权利要求1所述的一种用以连续快速产生闪存接口讯号序列的方法，其特征在于：所述闪存储存控制器（2）内还设有指令队列管理器（9），所述指令队列管理器（9）连接闪存控制寄存器（4）。
4.根据权利要求1所述的一种用以连续快速产生闪存接口讯号序列的方法，其特征在于：包括以下步骤：
A、配置闪存指令队列管理器, 使主控端在需要对闪存组件发出读取或写入等任意指令时, 不须等待前一轮指令完成；
B、 只需要由处理器连续对指令队列管理器持续写入多组寄存器信息于指令队列中直到队列全满；
C、待前一轮闪存接口指令完成时, 闪存控制器再由队列中取出下一组指令组来运行；
D、当队列里的指令组被取出后, 处理器便可以再向队列写入下一组指令组.，如此藉由硬件直接调用队列里的闪存指令序列, 快速无误的对闪存组件发出任意指令序列。
CN201811499872.1A 2018-12-09 2018-12-09 一种用以连续快速产生闪存接口讯号序列的方法 Pending CN109614046A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811499872.1A CN109614046A (zh) 2018-12-09 2018-12-09 一种用以连续快速产生闪存接口讯号序列的方法
PCT/CN2019/078234 WO2020118942A1 (zh) 2018-12-09 2019-03-15 一种用以连续快速产生闪存接口讯号序列的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811499872.1A CN109614046A (zh) 2018-12-09 2018-12-09 一种用以连续快速产生闪存接口讯号序列的方法

Publications (1)

Publication Number Publication Date
CN109614046A true CN109614046A (zh) 2019-04-12

Family

ID=66008470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811499872.1A Pending CN109614046A (zh) 2018-12-09 2018-12-09 一种用以连续快速产生闪存接口讯号序列的方法

Country Status (2)

Country Link
CN (1) CN109614046A (zh)
WO (1) WO2020118942A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021035800A1 (zh) * 2019-08-27 2021-03-04 江苏华存电子科技有限公司 基于同步通道运作架构闪存主控之高效能指令序列控制模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591823A (zh) * 2011-01-17 2012-07-18 上海华虹集成电路有限责任公司 一种具有指令队列功能的Nandflash控制器
CN103136136A (zh) * 2012-11-23 2013-06-05 香港应用科技研究院有限公司 用于闪存存储介质执行数据传输的方法和系统
CN103778013A (zh) * 2014-01-24 2014-05-07 中国科学院空间应用工程与技术中心 一种多通道Nand Flash控制器及其控制方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268905A (ja) * 2001-03-07 2002-09-20 Canon Inc プログラム動作装置、プログラム書込制御装置、プログラム書込制御方法及び記憶媒体
CN103226529B (zh) * 2012-01-31 2017-03-15 上海华虹集成电路有限责任公司 基于Nandflash的双端口存储器电路
CN102768647B (zh) * 2012-06-14 2015-11-25 记忆科技(深圳)有限公司 一种闪存控制器及其控制方法、闪存存储设备
CN104407997B (zh) * 2014-12-18 2017-09-19 中国人民解放军国防科学技术大学 带有指令动态调度功能的与非型闪存单通道同步控制器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591823A (zh) * 2011-01-17 2012-07-18 上海华虹集成电路有限责任公司 一种具有指令队列功能的Nandflash控制器
CN103136136A (zh) * 2012-11-23 2013-06-05 香港应用科技研究院有限公司 用于闪存存储介质执行数据传输的方法和系统
CN103778013A (zh) * 2014-01-24 2014-05-07 中国科学院空间应用工程与技术中心 一种多通道Nand Flash控制器及其控制方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021035800A1 (zh) * 2019-08-27 2021-03-04 江苏华存电子科技有限公司 基于同步通道运作架构闪存主控之高效能指令序列控制模块

Also Published As

Publication number Publication date
WO2020118942A1 (zh) 2020-06-18

Similar Documents

Publication Publication Date Title
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
TWI409633B (zh) 快閃記憶體儲存裝置、其控制器與資料寫入方法
KR102467032B1 (ko) 메모리 스케줄링 방법 및 메모리 시스템의 동작방법
US8671241B2 (en) Systems and methods for using reserved solid state nonvolatile memory storage capacity for system reduced power state
US9183136B2 (en) Storage control apparatus and storage control method
US9417794B2 (en) Including performance-related hints in requests to composite memory
US8392649B2 (en) Memory storage device, controller, and method for responding to host write commands triggering data movement
US8392670B2 (en) Performance management of access to flash memory in a storage device
CN110633048B (zh) 闪存存储装置的命名空间操作方法
CN112035381B (zh) 一种存储系统及存储数据处理方法
CN103500076A (zh) 一种基于多通道slc nand与dram缓存的新usb协议计算机加速设备
CN102096639A (zh) 用于修剪在非易失性闪速介质上的数据的方法
CN109656833B (zh) 数据储存装置
JP2017076398A (ja) インタフェイス制御メカニズムを有する電子システム及びその動作方法
WO2019062202A1 (zh) 硬盘操作命令的执行方法、硬盘及存储介质
US20160179388A1 (en) Method and apparatus for providing programmable nvm interface using sequencers
US9569381B2 (en) Scheduler for memory
CN110941395B (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
CN105574141B (zh) 一种对数据库进行数据迁移的方法和装置
CN112115067A (zh) 闪存物理资源集合管理装置及方法及计算机可读取存储介质
TW202006553A (zh) 快閃記憶體的資料內部搬移方法以及使用該方法的裝置
CN113032293A (zh) 缓存管理器及控制部件
US20220253252A1 (en) Data processing method and apparatus
CN104298474A (zh) 一种基于服务端与外部缓存系统的外接式计算设备加速方法与实现该方法的设备
CN109614046A (zh) 一种用以连续快速产生闪存接口讯号序列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190412

RJ01 Rejection of invention patent application after publication