CN109587942B - 用于反钻式差分通孔的间隙大小减小 - Google Patents

用于反钻式差分通孔的间隙大小减小 Download PDF

Info

Publication number
CN109587942B
CN109587942B CN201811140344.7A CN201811140344A CN109587942B CN 109587942 B CN109587942 B CN 109587942B CN 201811140344 A CN201811140344 A CN 201811140344A CN 109587942 B CN109587942 B CN 109587942B
Authority
CN
China
Prior art keywords
gaps
horizontally arranged
vertically arranged
differential
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811140344.7A
Other languages
English (en)
Other versions
CN109587942A (zh
Inventor
M·特瓦罗格
何慧
T·W·杰特顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Juniper Networks Inc
Original Assignee
Juniper Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Juniper Networks Inc filed Critical Juniper Networks Inc
Publication of CN109587942A publication Critical patent/CN109587942A/zh
Application granted granted Critical
Publication of CN109587942B publication Critical patent/CN109587942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请的各实施例涉及用于反钻式差分通孔的间隙大小减小。一种印刷电路板(PCB)可以包括多个水平布置的信号层。PCB可以包括第一竖直布置的差分通孔，该第一竖直布置的差分通孔被连接到多个水平布置的信号层中的第一水平布置的信号层，以及多个水平布置的信号层中的第二水平布置的信号层。PCB可以包括被电连接到第一水平布置的信号层和第二水平布置的信号层的第二竖直布置的差分通孔。PCB可以包括包含第一竖直布置的差分通孔和第二竖直布置的差分通孔的第一组间隙，包含第一竖直布置的短截线的第二组间隙，以及包含第二竖直布置的短截线的第三组间隙。

Description

用于反钻式差分通孔的间隙大小减小
技术领域
本申请的各实施例涉及用于反钻式差分通孔(backdrilled differential vias)的间隙大小减小。
背景技术
印刷电路板(PCB)可以包括间隙，其被用来提供用于反钻的间隙，其可以被调整大小以允许以将短截线(stub)的存在最小化的方式进行反钻。
发明内容
根据一些可能的实现方式，一种印刷电路板(PCB)可以包括多个水平布置的信号层；第一竖直布置的差分通孔，其被电连接到多个水平布置的信号层中的第一水平布置的信号层，以及多个水平布置的信号层中的第二水平布置的信号层，第一竖直布置的差分通孔包括第一竖直布置的短截线，第一竖直布置的短截线从PCB的底表面延伸到第二水平布置的信号层；第二竖直布置的差分通孔，其被电连接到第一水平布置的信号层和第二水平布置的信号层，第二竖直布置的差分通孔包括第二竖直布置的短截线，第二竖直布置的短截线从PCB的底表面延伸到第二水平布置的信号层；第一组间隙，其包含第一竖直布置的差分通孔和第二竖直布置的差分通孔，第二组间隙，其包含第一竖直布置的短截线；以及第三组间隙，其包含第二竖直布置的短截线。
根据一些可能的实现方式，一种设备可以包括多个水平布置的层；第一差分通孔，其被电连接到多个水平布置的层中的第一水平布置的层，以及多个水平布置的层中的第二水平布置的层，第一差分通孔被竖直布置并且包括第一竖直布置的短截线，第一竖直布置的短截线从设备的底表面延伸到第二水平布置的层；第二差分通孔，其被电连接到第一水平布置的层和第二水平布置的层，第二差分通孔被竖直布置并且包括第二竖直布置的短截线，第二竖直布置的短截线从设备的底表面延伸到第二水平布置的层；第一组间隙，其与第一差分通孔和第二差分通孔相关联；以及第二组间隙，其与第一竖直布置的短截线和第二竖直布置的短截线相关联。
根据一些可能的实现方式，一种方法可以包括制造印刷电路板(PCB)，以包括：多个水平布置的信号层；第一竖直布置的差分通孔，其被电连接到多个水平布置的信号层中的第一水平布置的信号层，以及多个水平布置的信号层中的第二水平布置的信号层，第一竖直布置的差分通孔包括第一竖直布置的短截线，第一竖直布置的短截线从PCB的底表面延伸到第二水平布置的信号层；第二竖直布置的差分通孔，其被电连接到第一水平布置的信号层和第二水平布置的信号层，第二竖直布置的差分通孔包括第二竖直布置的短截线，第二竖直布置的短截线从PCB的底表面延伸到第二水平布置的信号层；第一组间隙，其与第一竖直布置的差分通孔和第二竖直布置的差分通孔相关联；以及第二组间隙，其包含第一竖直布置的短截线和第二竖直布置的短截线。
附图说明
图1A至图1C是本文所描述的示例实现方式的概述的示图；
图2A至图2C是具有用于反钻式差分通孔的减小的间隙尺寸的示例印刷电路板的示图；
图3是用于制造具有用于反钻式差分通孔的减小的间隙尺寸的印刷电路板的示例过程的流程图。
具体实施方式
对示例实现方式的以下详细描述参考附图。不同附图中的相同附图标记可以标识相同或相似的元件。
印刷电路板(PCB)可以包括一个或多个材料层，其使用导电通路机械地支撑和电连接电子元件。导电通路可以从被层压到非导电衬底上的铜片而被蚀刻。通路可以被组织为PCB上的多个层，以便增加PCB的信号传输密度。在被填入电子元件之后，PCB通常被称为印刷电路组件(PCA)。
PCB可以在高频应用中被使用。例如，PCB可以被填入有被用来实现去往和来自PCB的高速串行链路的集成电路，如可以被用于以太网交换机、串行器/解串器(SerDes)等。在高频应用中，由于贯穿孔和通孔的未使用部分(被称为短截线)延伸经过PCB的最后的连接层，所以PCB可能经历显著的信号完整性干扰。短截线可以呈现共振、阻抗不连续，并且增加通道的损耗，由此限制性能。
对于低密度和低数据速率的串行链路(例如，<5千兆比特/秒(Gb/s))，信号线通常被布线在薄PCB衬底上，其具有被连接到短通孔的球栅阵列(BGA)，并且可以容忍小的短截线，并且在功率递送方面几乎没有挑战。例如，短截线的有害影响随着短截线的大小(例如，短截线长度)而增加。随着串行链路速度和密度增加，PCB衬底厚度可以被增加以容纳更多的信号线，这转而导致短截线长度的增加和信号完整性干扰的对应的增加。
用于减少短截线长度的一种技术被称为反钻。反钻是一种受控深度钻孔(CDD)技术，其利用数控钻孔装备移除短截线。间隙可以被用来提供用于反钻的间隙。
为了利用反钻工艺移除孔的未使用的金属化部分，必须在每层上存在没有可能被钻头损坏的任何金属特征的空白区域。任何特定层上的孔周围的间隙的大小和形状根据由该间隙所服务于的目的而被确定。存在可能影响大小和形状的许多不同的考虑。反钻的直径仅是可能的考虑因素之一。另一可能的考虑因素是需要限制高速信号上的边缘电容的量。这些信号通常利用差分对结构，包括被紧密布线在一起的两个信号。在这两个信号通过电镀孔穿过PCB的层的情况中，这些孔非常靠近地(例如，大约一毫米)被放置。通常，在所有层上的这些孔对周围存在椭圆形间隙，其限制了金属的接近，而这可以在两个差分对信号上创建不想要的电容。
在一些情况中，一组竖直布置的差分通孔可以将差分信号从PCB的一个水平布置的层路由到PCB的另一个水平布置的层。例如，一组差分通孔可以包括发射器(TX)通孔，其被用来承载由被连接到PCB的部件传送的差分信号对(例如，正信号和负信号)(例如，以用于差分信令)。作为另一示例，该组差分通孔可以包括一组接收器(RX)通孔，其被用来承载由被连接到PCB的部件接收的差分信号对。
差分对内的两个通孔中的每个通孔可以由圆形间隙区域(在工业中有时被称为反焊盘(anti-pad))包含。这两个间隙将电镀通孔与其他金属特征分开，并且保护其他特征免受反钻的损坏。附加地，可能存在与先前所描述的圆形间隙重叠的椭圆形间隙层。这种椭圆形间隙包含构成差分对的两个通孔，并且可以被用来限制不想要的电容。
差分通孔可以由一组间隙包含。例如，在PCB的特定层上的间隙可以包含两个差分通孔，并且可以运作以将差分通孔与由差分通孔穿过的PCB层隔离。间隙可以被调整大小以减小差分通孔的电容，并且以使差分通孔的阻抗与PCB层上的导电迹线(trace)的阻抗更紧密地匹配。换言之，间隙可以被调整大小以减轻与信号完整性干扰相关联的有害影响。
在一些情况中，与差分通孔相关联的短截线可以由包括与包含差分通孔的间隙类似尺寸(例如，直径、半径、宽度、长度等)的间隙所包含。在高密度PCB中，这样的配置是有问题的，因为包含短截线的间隙的大小减小了针对金属导电材料的可用面积的量，否则金属导电材料可以被用于信号线或功率分配。附加地，在其中间隙包含与两个差分通孔相关联的两个短截线的情况中，可能需要导电迹线在间隙周围被布线，由此，与其中导电迹线能够在与差分通孔相关联的短截线之间被布线的情况相比，导致导电迹线的总长度增加。
本文所描述的一些实现方式提供PCB和制造PCB的方法，PCB包括在PCB的第一组层上包含差分通孔对的两个差分通孔的第一组间隙。附加地，本文所描述的一些实现方式提供了一种PCB，其包括第二组间隙，该第二组间隙包含第二组层上的差分通孔对中的第一差分通孔的第一短截线。此外，本文所描述的一些实现方式提供了一种PCB，其包括第三组间隙，该第三组间隙包含第二组层上的差分通孔对中的第二差分通孔的第二短截线。
第一组层可以对应于PCB的由差分通孔穿过的层。第二组层可以对应于PCB的包括与差分通孔相关联的短截线和/或将被反钻的层。单独地和/或组合地，第二组间隙和第三组间隙的尺寸可以小于第一组间隙的尺寸。
以这种方式，本文所描述的一些实现方式增加了PCB的面积的量，其能够通过减小要被反钻的层上的间隙的尺寸来包括导电材料。附加地，以这种方式，本文所描述的一些实现方式允许导电迹线被布线在与要被反钻的层上的差分通孔相关联的短截线之间。
由此，本文所描述的一些实现方式通过增加金属导电材料可以被放置的于其上(例如，用于信号路由和/或功率路由)的可用面积的量来减少针对PCB而可能需要的层的数量。附加地，本文的一些实现方式通过允许导电迹线被布线在差分通孔的短截线之间而不是要求导电迹线被布线在差分通孔的短截线周围来减小PCB的导电迹线的总长度。
通过增加针对导电材料的可用面积的量并且通过减小导电迹线的总长度，本文所描述的一些实现方式改进功率分布、改进接地分布、减少热量生成、减少PCB的所需层的数量、减小PCB的大小、降低制造PCB的成本等。
尽管术语“印刷电路板”在本文中通常将被用作用于电子元件的衬底的示例，但是在备选的可能的实现方式中，PCB可以利用其他衬底或器件而被代替，诸如，例如刚挠电路(rigid-flex circuit)、半导体封装、多芯片载体模块(MCM)、微机电系统(MEMS)、陶瓷电路、中板(midplane)、背板和/或其他类型的衬底。
此外，虽然术语“反钻”在本文中将被用来指代从PCB的底部钻出通孔，但是用于移除通孔的一部分的其他技术备选地可以被使用，诸如基于激光或光学钻(optical drill)等的技术。
图1A至图1C是本文所描述的示例实现方式100的概述的示图。如图1A中所示，示例实现方式100可以包括示例PCB-1。如图1A的俯视图部分中所示，PCB-1可以包括第一差分通孔102，第二差分通孔104，以及包含第一差分通孔102和第二差分通孔104两者的间隙106。
如图1A的横截面视图部分中所示，第一差分通孔102和第二差分通孔104可以穿过PCB-1的一组层(例如，L1至L10)。例如，第一差分通孔102和第二差分通孔104可以将差分信号从PCB-1的第一层(例如，L1)携带到PCB-1的第二层(例如，L10)。即，第一差分通孔102和第二差分通孔104可以被电连接到PCB-1的层1和层10。虽然未被示出，但是焊盘可以分别将第一差分通孔102和第二差分通孔104连接到PCB-1的层1和层10。
如横截面视图中进一步所示，第一差分通孔102可以与短截线108相关联，并且第二差分通孔104可以与短截线110相关联。如所示，间隙106包含短截线108和短截线110，这减少了可用于导电材料的可用面积的量，否则该可用面积可用于路由信号或功率，并且还可能要求导电迹线绕层11至层N上的间隙106而被布线。
包含层11至层N上的短截线108和短截线110的间隙106可能不需要与间隙106(其包含层1至层10上的第一差分通孔102和第二差分通孔104)具有相同的尺寸，因为与短截线108和短截线110相关联的导电材料经由反钻被移除。换言之，短截线108和短截线110可能不会对信号完整性干扰有贡献，因为短截线108和短截线110不携带信号。这样，包含短截线108和短截线110的间隙106的尺寸可能能够被减小，因为与将第一差分通孔102和第二差分通孔104与关联于层2至层9的导电迹线隔离的需要相比，将短截线108和短截线110与PCB的导电迹线隔离的需要不太强烈。
如图1B中所示，示例实现方式100可以包括示例PCB-2。如图1B的俯视图部分中所示，PCB-2可以包括第一差分通孔112，第二差分通孔114，以及用于PCB-2的层1至层10的包含第一差分通孔112和第二差分通孔114两者的间隙116。
相比于PCB-1，并且如图1B的横截面视图中所示，PCB-2可以包括用于PCB-2的层11至层N的包含与第一差分通孔112相关联的短截线122的间隙118以及包含与第二差分通孔114相关联的短截线124的间隙120，而不是包含短截线122和短截线124两者的一组间隙。
如图1C的俯视图中所示，间隙118和间隙120可以分别具有比间隙106的尺寸更小的尺寸(例如，更小的直径)。例如，间隙118可以包含短截线122并且可以不包含短截线124。类似地，例如，间隙120可以包含短截线124并且可以不包含短截线122。
以这种方式，本文所描述的一些实现方式通过减小这样的层上的间隙的大小来允许PCB的与短截线相关联的层上的针对导电材料的面积的增加的量。附加地，通过包括包含与差分通孔对相关联的相应短截线的分离的间隙，本文所描述的一些实现方式允许导电迹线被布线在分离的间隙之间，而不是要求导电迹线围绕包含两个短截线的单个间隙而被布线。
如上所述，图1A至图1C仅作为示例而被提供。其他示例是可能的，并且可以与关于图1A至图1C而被描述的示例不同。虽然图1A至图1C描绘了包括特定数量的层的PCB，但是应当理解，本文所描述的实现方式适用于包括其他数量的层的其他PCB。
以这种方式，本文所描述的一些实现方式通过减小要被反钻的层上的间隙的尺寸来增加PCB的面积的量，其能够包括导电材料。附加地，以这种方式，本文所描述的一些实现方式允许导电迹线被布线在与要被反钻的层上的差分通孔相关联的短截线之间。
由此，本文所描述的一些实现方式通过增加金属导电材料可以被放置在其上的可用面积的量来减少针对PCB而可能需要的多个层。附加地，本文的一些实现方式通过允许导电迹线被布线在与差分通孔相关联的短截线之间而不是要求导电迹线围绕包含短截线的间隙而被布线来减少PCB的导电迹线的总长度。
图2A至图2C是具有用于反钻式差分通孔的减小的间隙尺寸的印刷电路板的示例实现方式200的示图。
图2A是图示示例PCB 202的局部横截面视图的示图。如图2A中所示，PCB 202可以包括顶表面，部件能够经由BGA被连接到该顶表面上(例如，通过表面安装工艺)。例如，诸如SerDes专用集成电路(ASIC)、现场可编程门阵列(FPGA)、总线、电源、集成电路、光学模块等的部件可以被连接到PCB 202的顶表面。
如图2A中进一步所示，PCB 202可以包括多个示例层(例如，L1至LN)。例如，PCB202可以包括多个水平布置的层(例如，信号层、接地层、电源层等)。在一些实现方式中，每个层可以包括导电迹线，其通过PCB 202对功率、信号和/或接地通信路径进行布线。附加地或备选地，每个层通常可以彼此被电隔离，但可能经由通孔而被连接。
如图2A中进一步所示，PCB 202可以包括第一差分通孔204和第二差分通孔206。例如，第一差分通孔204和第二差分通孔206可以被竖直布置。在一些实现方式中，第一差分通孔204和第二差分通孔206可以竖直连接PCB 202的不同层(L1至LN)。虽然PCB202被示出为包括N个层，但是应当理解，其他实现方式可以包括相同或不同数量的层。
在一些实现方式中，第一差分通孔204和第二差分通孔206可以被选择性地连接到PCB 202的特定层。例如，如所示，第一差分通孔204可以被连接到层9(例如，L9)上的导电迹线208。附加地，如所示，第二差分通孔206可以被连接到层9上的导电迹线210。附加地或备选地，第一差分通孔204和第二差分通孔206可以与PCB 202的层2至层8电隔离。
在一些实现方式中，与第一差分通孔204和第二差分通孔206相关联的短截线可以通过反钻过程(例如，由钻头图示表示)而被移除。例如，如所示，第一差分通孔204的延伸超出PCB 202的层9的部分可以被移除，并且第二差分通孔206的延伸超出PCB 202的层9的部分可以类似地被移除。
如图2A中进一步所示，PCB 202可以包括第一组间隙212，其包含第一差分通孔204和第二差分通孔206两者。例如，第一组间隙212(例如，围绕第一差分通孔204和第二差分通孔206而被形成的非导电焊盘)由第一组导电迹线214和第一差分通孔204之间的非导电空间、第一差分通孔204和第二差分通孔206之间的非导电空间、以及第二差分通孔206和第二组导电迹线216之间的非导电空间限定。以这种方式，第一组间隙212可以将第一差分通孔204和第二差分通孔206与PCB 202的层2至层8上的导电迹线电隔离。
如图2A中进一步所示，PCB 202可以包括第二组间隙218，其包含第一差分通孔204的反钻的部分。例如，第二组间隙218由第三组导电迹线220和第四组导电迹线222之间的非导电空间限定。
如图2A中进一步所示，PCB 202可以包括第三组间隙224，其包含第二差分通孔206的反钻的部分。例如，第三组间隙224由第四组导电迹线222和第五组导电迹线226之间的非导电空间限定。
如图2A中进一步所示，单独地和/或组合地，第二组间隙218和第三组间隙224可以包括比第一组间隙212小的面积。例如，当与第一组间隙212相比时，第二组间隙218和第三组间隙224的可以被调整尺寸以包括相对较小的面积，因为第二组间隙218和第三组间隙224分别包含第一差分通孔204和第二差分通孔206的部分，这些部分可能不携带信号，并且由此可能不会对PCB 202的层10至层N上的导电迹线产生负面影响(例如，影响电容，影响阻抗等)。
以这种方式，针对导电迹线，在层10至层N上更多的物理面积可用。例如，如所示，导电迹线222可以被放置在第二组间隙218和第三组间隙224之间，而由于第一组间隙212，导电迹线可以不被放置在PCB 202的层2至层8上的第一差分通孔204和第二差分通孔206之间。换句话说，如果PCB 202的层10至层N上的间隙将包括与间隙212相同的尺寸，则导电迹线222可能不能被布线在第二组间隙218和第三组间隙224之间。
图2B是图示PCB 202的层2至层8的部分俯视图的示图。如图2B中所示，PCB 202可以包括1毫米(mm)的球栅阵列间距(例如，39.37密耳(千分之一英寸))。
如图2B中所示，第一组间隙212可以包含第一差分通孔204和第二差分通孔206。如所示，第一组间隙212可以包括椭圆形，其具有围绕第一差分通孔204和第二差分通孔206的圆形部分。还如所示，横跨第一组间隙212的窄部分的第一组间隙212的宽度可以大约是38密耳。进一步如所示，第一组间隙212的长度可以大约是78密耳。
如图2B中进一步所示，导电迹线216可以围绕第一组间隙212而被布线。换言之，基于第一组间隙212的尺寸，导电迹线216可能不能被布线在第一差分通孔204和第二差分通孔206之间。
图2C是图示PCB 202的层10至层N的部分俯视图的示图。如图2C中所示，第二组间隙218可以包含与第一差分通孔204相关联的短截线(或反钻的部分)。进一步如所示，第三组间隙224可以包含与第二差分通孔206相关联的短截线(或反钻的部分)。
如图2C中进一步所示，第二组间隙218可以包括圆形形状，并且可以与关联于第一差分通孔204的短截线基本上同心。此外，第三组间隙224可以包括圆形形状，并且可以与关联于第二差分通孔206的短截线基本上同心。
作为示例，并且如所示，第二组间隙218和第三组间隙224分别可以包括36密耳的直径。在一些实现方式中，第二组间隙218和/或第三组间隙224的尺寸可以基于与第一差分通孔204和/或第二差分通孔206相关联的尺寸而被确定。例如，假设被用来钻第一差分通孔204和第二差分通孔206的钻头的通孔钻头大小为12密耳。在这种情况中，反钻大小可以基于通孔钻头大小和缓冲区(例如，8密耳)。由此，反钻大小可以是20密耳(例如，12密耳+8密耳＝20密耳)。此外，第二组间隙218和第三组间隙224的尺寸可以基于反钻大小和缓冲区(例如，16密耳)。由此，第二组间隙218和第三组间隙的尺寸可以是36密耳(例如，20密耳+16密耳＝36密耳)。
以这种方式，与第一组间隙212的尺寸相比，第二组间隙218和第三组间隙224的较小尺寸允许附加的导电迹线被布线在PCB202的层10至层N上。附加地，如所示，导电迹线222可以被布线在与第一差分通孔204和第二差分通孔206相关联的短截线之间。以这种方式，本文所描述的一些实现方式减少了导电迹线的总长度，这可以改进功率分布、改进接地分布、减少热量生成、减少PCB的所需层的数量、减小PCB的大小、降低制造PCB的成本等。
图2A至图2C示出了PCB的一个示例设计。其他示例是可能的，并且可以与关于图2A至图2C而被描述的示例不同。
图3是图示用于制造具有用于反钻式差分通孔的减小的间隙尺寸的印刷电路板的示例过程300的流程图。过程300可以被应用于被用来路由多个高速串行信号的PCB的设计，诸如SerDes ASIC。
如图3中所示，过程300可以包括设计印刷电路板(PCB)以包括第一组间隙，第一组间隙包含用于第一组层的第一差分通孔和第二组差分通孔(框310)。例如，如图2A和图2B中所示，PCB可以被设计为使得第一组间隙212包含用于PCB 202的第一组层(例如，L2至L8)的第一差分通孔204和第二差分通孔206。
如图3中进一步所示，过程300可以包括设计PCB以包括第二组间隙，该第二组间隙包含与用于第二组层的第一差分通孔相关联的短截线(方框320)。例如，如图2C中所示，第二组间隙218可以包含与第一差分通孔204相关联的短截线，并且可以不包含与用于PCB202的第二组层(例如，L10至LN)的第二差分通孔206相关联的短截线。
如图3中进一步所示，过程300可以包括设计PCB以包括第三组间隙，该第三组间隙包含与用于第二组层的第二差分通孔相关联的短截线(框330)。例如，如图2C中所示，第三组间隙224可以包含与第二差分通孔206相关联的短截线，并且可以不包含用于PCB 202的第二组层(例如，L10至LN)的第一差分通孔204。
如图3中进一步所示，过程300可以包括制造PCB(框340)。在一些实现方式中，制造PCB可以使用常规技术而被执行，诸如通过执行多层铜蚀刻来制造PCB。
如图3中进一步所示，过程300可以包括对第一差分通孔和第二差分通孔进行反钻以移除与第二组层相关联的短截线(框350)。例如，反钻操作可以包括使用计算机控制的钻头从PCB 202的底部分别移除与第一差分通孔204和第二差分通孔206相关联的短截线。在一些实现方式中，短截线可以被移除直到对应于第一组间隙212的深度。参考图2A，例如，钻头可以穿过层10的深度钻入PCB202中。
如上所述，图3仅作为示例而被提供。其他示例是可能的，并且可以与关于图3而被描述的示例不同。
本文所描述的一些实现方式提供了一种PCB，其包括第一组间隙，该第一组间隙包含PCB的第一组层上的差分通孔对中的两个差分通孔。附加地，本文所描述的一些实现方式提供了一种PCB，其包括第二组间隙，该第二组间隙包含与第二组层上的差分通孔对中的第一差分通孔相关联的短截线。此外，本文所描述的一些实现方式提供了一种PCB，其包括第三组间隙，该第三组间隙包含与第二组层上的差分通孔对中的第二差分通孔相关联的短截线。
第一组层可以对应于PCB的由差分通孔穿过的层。第二组层可以对应于PCB的包括与差分通孔相关联的短截线和/或将被反钻的层。单独地和/或组合地，第二组间隙和第三组间隙的尺寸可以小于第一组间隙的尺寸。
以这种方式，本文所描述的一些实现方式通过减小要被反钻的层上的间隙的尺寸来增加PCB的面积的量，其能够包括导电材料。附加地，以这种方式，本文所描述的一些实现方式允许导电迹线被布线在要被反钻的层上的差分通孔之间。由此，本文所描述的一些实现方式通过增加金属导电材料可以被放置于其上以用于PCB的信号、接地和/或功率层的可用面积的量来减少针对PCB可能需要的多个层。附加地，本文的一些实现方式通过允许导电迹线被放置在与差分通孔相关联的短截线之间而不是要求导电迹线绕与差分通孔相关联的短截线而被布线来减小PCB的导电迹线的总长度。
通过增加用于导电材料的可用面积的量并且通过减小导电迹线的总长度，本文所描述的一些实现方式改进功率分布、改进接地分布、减少热量生成、减少PCB的所需层的数量、减小PCB的大小、降低制造PCB的成本等。
前述公开内容提供说明和描述，但并非旨在穷举或将实现方式限于所公开的精确形式。鉴于以上公开内容，修改和变化是可能的，或者可以从对实现方式的实践而被获得。
如本文所使用的，术语部件旨在被广义地解释为硬件、固件和/或硬件和软件的组合。
尽管特征的特定组合在权利要求中被记载和/或在说明书中被公开，这些组合也并不旨在限制可能的实现方式的公开内容。实际上，许多这些特征可以按照未在权利要求中被具体记载和/或在说明书中被公开的方式而被组合。尽管下面所列出的每个从属权利要求可以直接从属于仅一个权利要求，但是可能的实现方式的公开内容包括每个从属权利要求与权利要求集中的每个其他权利要求的组合。
除非明确地如此描述，否则本文所使用的元件、动作或指令不应当被解释为关键的或必要的。也如本文所使用的，冠词“一”和“一个”旨在包括一个或多个项目，并且可以与“一个或多个”互换地被使用。此外，如本文所使用的，术语“集/组”旨在包括一个或多个项目(例如，相关项目、不相关项目、相关项目和不相关项目的组合等)，并且可以与“一个或多个”可互换地被使用。在仅旨在于一个项目的情况中，术语“一个”或类似语言被使用。此外，如本文所使用的，术语“具有(has)”、“具有(have)”、“具有(having)”或类似术语旨在是开放式术语。此外，除非另有明确说明，否则短语“基于”旨在表示“至少部分地基于”。

Claims (14)

1.一种印刷电路板，包括：
多个水平布置的信号层，至少包括：
第一水平布置的信号层，
第二水平布置的信号层，以及
第三水平布置的信号层；
第一竖直布置的差分通孔，其被电连接到所述第一水平布置的信号层和所述第三水平布置的信号层，
所述第二水平布置的信号层与所述第一竖直布置的差分通孔电隔离，并且
所述第一竖直布置的差分通孔与第一竖直布置的短截线相关联，所述第一竖直布置的短截线从所述印刷电路板的底表面延伸到所述第三水平布置的信号层；
第二竖直布置的差分通孔，其被电连接到所述第一水平布置的信号层和所述第三水平布置的信号层，
所述第二水平布置的信号层与所述第二竖直布置的差分通孔电隔离，并且
所述第二竖直布置的差分通孔与第二竖直布置的短截线相关联，所述第二竖直布置的短截线从所述印刷电路板的所述底表面延伸到所述第三水平布置的信号层；
第一组间隙，其包含所述第一竖直布置的差分通孔和所述第二竖直布置的差分通孔，
所述第一组间隙至少由以下各项限定：
在所述第二水平布置的信号层上的第一组导电迹线和所述第一竖直布置的差分通孔之间的第一非导电空间，
在所述第二水平布置的信号层上的另一组导电迹线和所述第二竖直布置的差分通孔之间的第二非导电空间，以及
在所述第一竖直布置的差分通孔和所述第二竖直布置的差分通孔之间的第三非导电空间；
第二组间隙，其包含所述第一竖直布置的短截线；
第三组间隙，其包含所述第二竖直布置的短截线；
第一水平布置的信号迹线，
所述第一水平布置的信号迹线被布线：
围绕所述第一组间隙以避开所述第三非导电空间，并且
在由所述第一水平布置的信号层和所述第三水平布置的信号层限定的空间内；以及
第二水平布置的信号迹线，其在所述第二组间隙和所述第三组间隙之间被布线。
2.根据权利要求1所述的印刷电路板，其中所述第一组间隙中的一个间隙大于所述第二组间隙中的另一间隙。
3.根据权利要求1所述的印刷电路板，其中所述第二组间隙不包含所述第二竖直布置的短截线。
4.根据权利要求1所述的印刷电路板，其中所述第二组间隙和所述第三组间隙包括相同的一组尺寸。
5.根据权利要求1所述的印刷电路板，其中所述第一竖直布置的短截线和所述第二竖直布置的短截线被反钻。
6.一种用于提供用于反钻的间隙的设备，包括：
多个水平布置的层，至少包括：
第一水平布置的层，
第二水平布置的层，以及
第三水平布置的层；
第一差分通孔，其被电连接到所述第一水平布置的层和所述第三水平布置的层，
所述第二水平布置的层与所述第一差分通孔电隔离，并且
所述第一差分通孔被竖直布置并且与第一竖直布置的短截线相关联，所述第一竖直布置的短截线从所述设备的底表面延伸到所述第三水平布置的层；
第二差分通孔，其被电连接到所述第一水平布置的层和所述第三水平布置的层，
所述第二水平布置的层与所述第二差分通孔电隔离，并且
所述第二差分通孔被竖直布置并且与第二竖直布置的短截线相关联，所述第二竖直布置的短截线从所述设备的所述底表面延伸到所述第三水平布置的层；
第一组间隙，其与所述第一差分通孔和所述第二差分通孔相关联，
所述第一组间隙至少由以下各项限定：
在所述第二水平布置的层上的第一组导电迹线和所述第一差分通孔之间的第一非导电空间，
在所述第二水平布置的层上的另一组导电迹线和所述第二差分通孔之间的第二非导电空间，以及
在所述第一差分通孔和所述第二差分通孔之间的第三非导电空间；
第二组间隙，其与所述第一竖直布置的短截线和所述第二竖直布置的短截线相关联；
第一水平布置的信号迹线，其被布线：
围绕所述第一组间隙以避开所述第三非导电空间，并且
在由所述第一水平布置的层和所述第三水平布置的层限定的空间内；以及
第二水平布置的信号迹线，其在所述第二组间隙的第一子集和所述第二组间隙的第二子集之间被布线。
7.根据权利要求6所述的设备，其中所述第一组间隙大于所述第二组间隙。
8.根据权利要求6所述的设备，其中所述第二组间隙的所述第一子集不包含所述第二竖直布置的短截线。
9.根据权利要求6所述的设备，其中所述第一组间隙包括与关联于所述第二组间隙的第二组尺寸不同的第一组尺寸。
10.根据权利要求6所述的设备，其中所述第一差分通孔和所述第二差分通孔用来携带一对差分信号。
11.一种用于提供用于反钻的间隙的方法，包括：
制造印刷电路板，以包括：
多个水平布置的信号层，至少包括：
第一水平布置的信号层，
第二水平布置的信号层，以及
第三水平布置的信号层；
第一竖直布置的差分通孔，其被电连接到所述第一水平布置的信号层和所述第三水平布置的信号层，
所述第二水平布置的信号层与所述第一竖直布置的差分通孔电隔离，并且
所述第一竖直布置的差分通孔与第一竖直布置的短截线相关联，所述第一竖直布置的短截线从所述印刷电路板的底表面延伸到所述第三水平布置的信号层；
第二竖直布置的差分通孔，其被电连接到所述第一水平布置的信号层和所述第三水平布置的信号层，
所述第二水平布置的信号层与所述第二竖直布置的差分通孔电隔离，并且
所述第二竖直布置的差分通孔与第二竖直布置的短截线相关联，所述第二竖直布置的短截线从所述印刷电路板的所述底表面延伸到所述第三水平布置的信号层；
第一组间隙，其与第一竖直布置的差分通孔和所述第二竖直布置的差分通孔相关联，
所述第一组间隙至少由以下各项限定：
在所述第二水平布置的信号层和所述第一竖直布置的差分通孔之间的第一非导电空间，
在所述第二水平布置的信号层和所述第二竖直布置的差分通孔之间的第二非导电空间，以及
在所述第一竖直布置的差分通孔和所述第二竖直布置的差分通孔之间的第三非导电空间；
第二组间隙，其包含所述第一竖直布置的短截线和所述第二竖直布置的短截线；
第三组间隙，其包含所述第二竖直布置的短截线；
第一水平布置的信号迹线，其被布线：
围绕所述第一组间隙以避开所述第三非导电空间，并且
在由所述第一水平布置的信号层和所述第三水平布置的信号层限定的空间内；以及
第二水平布置的信号迹线，其在所述第二组间隙和所述第三组间隙之间被布线。
12.根据权利要求11所述的方法，其中所述第一组间隙包括第一形状，并且所述第二组间隙包括不同于所述第一形状的第二形状。
13.根据权利要求11所述的方法，其中所述第二组间隙的子集不围绕所述第二竖直布置的短截线。
14.根据权利要求11所述的方法，进一步包括：
对所述第一竖直布置的短截线和所述第二竖直布置的短截线反钻。
CN201811140344.7A 2017-09-28 2018-09-28 用于反钻式差分通孔的间隙大小减小 Active CN109587942B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/719,168 2017-09-28
US15/719,168 US10470311B2 (en) 2017-09-28 2017-09-28 Clearance size reduction for backdrilled differential vias

Publications (2)

Publication Number Publication Date
CN109587942A CN109587942A (zh) 2019-04-05
CN109587942B true CN109587942B (zh) 2022-03-08

Family

ID=65808355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811140344.7A Active CN109587942B (zh) 2017-09-28 2018-09-28 用于反钻式差分通孔的间隙大小减小

Country Status (2)

Country Link
US (2) US10470311B2 (zh)
CN (1) CN109587942B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10470311B2 (en) 2017-09-28 2019-11-05 Juniper Networks, Inc. Clearance size reduction for backdrilled differential vias
US10667385B2 (en) * 2018-10-03 2020-05-26 Arista Networks, Inc. Impedance control using anti-pad geometries
TWM601814U (zh) 2020-05-13 2020-09-21 金像電子股份有限公司 量測系統
US11324119B1 (en) * 2020-10-23 2022-05-03 Achronix Semiconductor Corporation Capacitive compensation for vertical interconnect accesses
CN112996286B (zh) * 2021-02-26 2022-11-01 武汉华工正源光子技术有限公司 一种基于sfp+系列光模块的金手指出线设计方法
CN115279038B (zh) * 2022-09-26 2022-12-27 深圳国人无线通信有限公司 一种适用于高速信号传输的布线方法和pcb板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744130B1 (en) * 2003-07-08 2004-06-01 Lsi Logic Corporation Isolated stripline structure
CN104838733A (zh) * 2012-12-28 2015-08-12 富加宜（亚洲）私人有限公司 用于改进连接器覆盖区性能的几何构型

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764489A (en) * 1996-07-18 1998-06-09 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board
US7348498B2 (en) 2003-07-17 2008-03-25 Hewlett-Packard Development Company, L.P. Partially voided anti-pads
US7141742B2 (en) 2003-07-17 2006-11-28 Hewlett-Packard Development Company, L.P. Alternating voided areas of anti-pads
US20070089902A1 (en) 2005-10-25 2007-04-26 Tourne Joseph A Circuit board having a multi-signal via
JP4834385B2 (ja) * 2005-11-22 2011-12-14 株式会社日立製作所 プリント基板および電子装置
CN101594729B (zh) * 2008-05-27 2012-06-20 鸿富锦精密工业（深圳）有限公司 一种可补偿过孔残端电容特性的电路板
CN101932192A (zh) 2009-06-18 2010-12-29 鸿富锦精密工业（深圳）有限公司 印刷电路板
US8325459B2 (en) * 2009-12-08 2012-12-04 International Business Machines Corporation Channel performance of electrical lines
DE112011101132T5 (de) * 2010-03-31 2013-01-03 Flextronics Ap, Llc Verbessertes Rückbohren von mehrlagigen Schaltkreisplatinen
US8542494B2 (en) * 2010-04-29 2013-09-24 International Business Machines Corporation Circuit board having holes to increase resonant frequency of via stubs
US9084353B2 (en) * 2010-06-29 2015-07-14 Fci Structured circuit board and method
AR084558A1 (es) * 2010-12-22 2013-05-22 Marcadia Biotech Metodos para tratar trastornos metabolicos y obesidad con peptidos basados en glucagon activos para el receptor de peptido insulinotropico dependiente de glucosa (gip)/peptido-1 similar al glucagon (glp-1)
US9202783B1 (en) 2011-03-24 2015-12-01 Juniper Networks, Inc. Selective antipad backdrilling for printed circuit boards
US8889999B2 (en) * 2011-10-24 2014-11-18 Cisco Technology, Inc. Multiple layer printed circuit board with unplated vias
US9526178B2 (en) 2013-08-15 2016-12-20 Huawei Technologies Co., Ltd. Printed circuit board method
US9936570B2 (en) 2014-12-15 2018-04-03 Intel Corporation Interconnect topology with staggered vias for interconnecting differential signal traces on different layers of a substrate
US9666544B2 (en) 2015-06-02 2017-05-30 Sarcina Technology LLC Package substrate differential impedance optimization for 25 GBPS and beyond
JP6789667B2 (ja) * 2016-05-13 2020-11-25 日本ルメンタム株式会社 プリント回路基板、及び光モジュール
US10470311B2 (en) 2017-09-28 2019-11-05 Juniper Networks, Inc. Clearance size reduction for backdrilled differential vias

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744130B1 (en) * 2003-07-08 2004-06-01 Lsi Logic Corporation Isolated stripline structure
CN104838733A (zh) * 2012-12-28 2015-08-12 富加宜（亚洲）私人有限公司 用于改进连接器覆盖区性能的几何构型

Also Published As

Publication number Publication date
CN109587942A (zh) 2019-04-05
US10863628B2 (en) 2020-12-08
US10470311B2 (en) 2019-11-05
US20190098765A1 (en) 2019-03-28
US20200053880A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
CN109587942B (zh) 用于反钻式差分通孔的间隙大小减小
US10194524B1 (en) Anti-pad for signal and power vias in printed circuit board
US9202783B1 (en) Selective antipad backdrilling for printed circuit boards
US9986634B2 (en) Circuit board via configurations for high frequency signaling
US10292257B2 (en) Cross-talk reduction for high speed signaling at ball grid array region and connector region
US7999192B2 (en) Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards
US7168164B2 (en) Methods for forming via shielding
EP3089562B1 (en) Pcb processing method and pcb
US10455690B1 (en) Grid array pattern for crosstalk reduction
US10244629B1 (en) Printed circuit board including multi-diameter vias
US11490504B2 (en) High-speed trace breakout methods and systems
US10687414B2 (en) Circuit board
WO2012087647A1 (en) Crosstalk reduction for microstrip routing
US20220304149A1 (en) Multilayer circuit board
US20040238216A1 (en) Via shielding for power/ground layers on printed circuit board
JP2018160492A (ja) 多層配線基板及び差動伝送モジュール
US10076033B1 (en) Printed circuit board with connector header mounted to bottom surface
US20160276091A1 (en) Inductors for circuit board through hole structures
US10999920B1 (en) Apparatus, system, and method for mitigating crosstalk in ball grid array devices
CN103025082B (zh) 一种印刷电路板的制造方法和一种印刷电路板结构
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
EP2996446A1 (en) High speed routing module
US20040189418A1 (en) Method and structure for implementing enhanced differential signal trace routing
US20100175911A1 (en) High-Speed Two-Layer and Multilayer Circuit Boards
CN112512208A (zh) 一种电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant