CN109557848B

CN109557848B - 配电导线全自动剥皮器控制装置

Info

Publication number: CN109557848B
Application number: CN201811427479.1A
Authority: CN
Inventors: 胡晓东; 王海磊; 任杰; 任保忠; 渠志江; 魏然; 赵峰; 李永旭; 郝晓东; 李健; 李建祥; 戚晖; 阮鹏程; 司金保
Original assignee: State Grid Intelligent Technology Co Ltd
Current assignee: State Grid Intelligent Technology Co Ltd
Priority date: 2018-11-27
Filing date: 2018-11-27
Publication date: 2021-01-26
Anticipated expiration: 2038-11-27
Also published as: CN109557848A

Abstract

本公开提供了一种配电导线全自动剥皮器控制装置，其特征是：包括单片机模块，所述单片机模块连接有电源模块、SWD调试模块、通信模块和电机驱动模块，所述电源模块为单片机模块提供电力能源，所述SWD调试模块为全自动剥皮器控制装置的调试提供接口，所述通信模块支持RS232通信协议，为单片机模块与上位机提供通信通道，所述电机驱动模块根据单片机模块的控制指令驱动配电导线全自动剥皮器对应的电机运动。

Description

配电导线全自动剥皮器控制装置

技术领域

本公开涉及一种配电导线全自动剥皮器控制装置。

背景技术

本部分的陈述仅仅是提供了与本公开相关的背景技术信息，不必然构成在先技术。

目前，配电导线剥皮主要分为：手动剥皮器剥皮和模具冲压两种方式。手动剥除导线绝缘层存在剥皮深度、长度无法准确控制的问题。模具冲压剥皮采用人工将导线放入气动剥皮器，冲压导线绝缘层，对于不同线径、不同绝缘层厚度的导线，需更换不同模具。即使对于同一导线，如果绝缘层厚度不同，也无法有效剥除绝缘层。上述问题都严重制约剥皮效率，而且需要大量人工，增加生产成本。

发明内容

本公开为了解决上述问题，提出了一种配电导线全自动剥皮器控制装置，本公开采用模块化设计，能够实现不同绝缘层厚度的有效剥除绝缘层。

为了实现上述目的，本公开采用如下技术方案：

一种配电导线全自动剥皮器控制装置，包括单片机模块，所述单片机模块连接有电源模块、SWD调试模块、通信模块和电机驱动模块，所述电源模块为单片机模块提供电力能源，所述SWD调试模块为全自动剥皮器控制装置的调试提供接口，所述通信模块支持RS232通信协议，为单片机模块与上位机提供通信通道，所述电机驱动模块根据单片机模块的控制指令驱动配电导线全自动剥皮器对应的电机运动。

作为进一步的限定，所述电源模块包括一个双脚直插接线端子、一个自恢复保险丝、一个稳压二极管、一个防反接二极管、两个电解电容、一个电感器、一个DC-DC电源芯片、一个LDO电源芯片和两个瓷片电容，所述双脚直插接线端子的2脚与自恢复保险丝的1脚连接；自恢复保险丝的2脚、稳压二极管的1 脚与防反接二极管的1脚连接；防反接二极管的2脚与第一电解电容的1脚、电感器的1脚连接；电感器的2脚与DC-DC电源芯片的2脚连接；DC-DC电源芯片的3脚、第一瓷片电容的1脚、电源芯片的1脚与VDD_5.0V连接；LDO电源芯片的3脚、第二电解电容的1脚、第二瓷片电容的1脚与VDD_3.3V连接；双脚直插接线端子的1脚、稳压二极管的2脚、第一电解电容的2脚、DC-DC电源芯片的1脚与GND_M连接；DC-DC电源芯片的5脚、LDO电源芯片的2脚、第一瓷片电容的2脚、第二电解电容的2脚以及第二瓷片电容的2脚与GND连接。

作为进一步的限定，所述DC-DC电源芯片采用金升阳的URB2405YMD-10WR3 型号、LDO电源芯片采用AMS的AMS1117-3.3型号。

作为进一步的限定，所述SWD调试模块包括一个四脚直插接线端子和两个瓷片电阻，四脚直插接线端子的1脚、第一瓷片电阻的1脚、第二瓷片电阻的1 脚与VDD_3.3V连接；四脚直插接线端子的2脚、第一瓷片电阻的2脚与单片机模块的46脚连接；四脚直插接线端子的3脚、第二瓷片电阻的2脚与单片机模块的49脚连接；四脚直插接线端子的4脚与GND连接。

作为进一步的限定，所述通信模块包括七个瓷片电容、一个RS232接口芯片、两个瓷片电阻、两个电感器、一个TVS放电管和一个三脚直插接线端子，第一瓷片电容的1脚与RS232接口芯片的1脚连接；第一瓷片电容的2脚与RS232 接口芯片的3脚连接；第二瓷片电容的1脚与RS232接口芯片的4脚连接；第二瓷片电容的2脚与RS232接口芯片的5脚连接；第三瓷片电容的1脚、RS232 接口芯片的16脚与VDD_3.3V连接；第四瓷片电容的1脚与RS232接口芯片的2 脚连接；第五瓷片电容的1脚与RS232接口芯片的6脚连接；RS232接口芯片的 11脚与单片机模块的29脚连接；RS232接口芯片的12脚与单片机模块的30脚连接；RS232接口芯片的14脚与第一瓷片电阻的1脚连接；第一瓷片电阻的2 脚与第一电感器的1脚连接；第一电感器的2脚、第七瓷片电容的1脚、TVS放电管的1脚与三脚直插接线端子的1脚连接；RS232接口芯片的13脚与第二瓷片电阻的1脚连接；第二瓷片电阻的2脚与第二电感器的1脚连接；第二电感器的2脚、第六瓷片电容的1脚、TVS放电管的2脚与三脚直插接线端子的2脚连接；第三瓷片电容的2脚、第四瓷片电容的2脚、第五瓷片电容的2脚、RS232 接口芯片的15脚、第六瓷片电容的2脚、第七瓷片电容的2脚、TVS放电管的 3脚、三脚直插接线端子的3脚与GND连接。

RS232接口芯片采用美信公司的MAX3232型号。

作为进一步的限定，所述电机驱动模块包括两个瓷片电容、两个三脚直插接线端子和一个高速信号隔离芯片，第一瓷片电容的2脚、高速信号隔离芯片的1脚与VDD_3.3V连接；第二瓷片电容的2脚、高速信号隔离芯片的16脚、高速信号隔离芯片的10脚与VDD_5.0V连接；高速信号隔离芯片的3脚与单片机模块的26脚连接；高速信号隔离芯片的4脚与单片机模块的27脚连接；高速信号隔离芯片的5脚与单片机模块的28脚连接；高速信号隔离芯片的6脚与单片机模块的58脚连接；高速信号隔离芯片的14脚与第一三脚直插接线端子的1脚连接；高速信号隔离芯片的13脚与第一三脚直插接线端子的2脚连接；高速信号隔离芯片的12脚与第二三脚直插接线端子的1脚连接；高速信号隔离芯片的11脚与第二三脚直插接线端子的2脚连接；第一瓷片电容的1脚、高速信号隔离芯片的2脚、高速信号隔离芯片的8脚与GND连接；第二瓷片电容的1 脚、高速信号隔离芯片的15脚、高速信号隔离芯片的9脚、第一三脚直插接线端子的3脚、第二三脚直插接线端子的3脚与GND_M连接。

作为更进一步的限定，高速信号隔离芯片采用德州仪器的I SO7240CDWR型号。

作为进一步的限定，所述单片机模块包括四个瓷片电容、一个无源晶振、两个瓷片电阻和一个STM32处理器，第一瓷片电容的2脚、无源晶振的1脚与 STM32处理器的5脚连接；第二瓷片电容的2脚、无源晶振的2脚与STM32处理器的6脚连接；第一瓷片电阻的2脚与STM32处理器的60脚连接；第二瓷片电阻的2脚、第三瓷片电容的1脚与STM32处理器的7脚连接；STM32处理器的1 脚、STM32处理器的32脚、STM32处理器的48脚、STM32处理器的64脚、STM32 处理器的19脚、STM32处理器的13脚、第四瓷片电容的1脚与VDD_3.3V连接；第一瓷片电容的1脚、第二瓷片电容的1脚、第一瓷片电阻的1脚、第三瓷片电容的2脚、第四瓷片电容的2脚、STM32处理器的31脚、STM32处理器的47 脚、STM32处理器的63脚、STM32处理器的18脚、STM32处理器的12脚与GND 连接；第二瓷片电阻的1脚与VDD_3.3V连接。

作为更进一步的限定，STM32处理器采用ST公司的STM32F103RBT6型号。

与现有技术相比，本公开的有益效果为：

本公开数据传输稳定，可扩展能力强；

本公开的动力系统采用电力驱动，动力源易于获取，清洁环保；

本公开提高了系统的响应速度，保证系统稳定工作；

本公开能够实现导线剥皮的自动控制，可以自动控制剥皮的长度和切割的厚度，具有较高的适配性。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。

图1是本公开的配电导线全自动剥皮装置控制系统结构原理图；

图2是电源模块电路图；

图3是SWD调试模块电路图；

图4是通信模块电路图；

图5是电机驱动模块电路图；

图6是单片机模块电路图。

具体实施方式：

下面结合附图与实施例对本公开作进一步说明。

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

在本公开中，术语如“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“侧”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，只是为了便于叙述本公开各部件或元件结构关系而确定的关系词，并非特指本公开中任一部件或元件，不能理解为对本公开的限制。

本公开中，术语如“固接”、“相连”、“连接”等应做广义理解，表示可以是固定连接，也可以是一体地连接或可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的相关科研或技术人员，可以根据具体情况确定上述术语在本公开中的具体含义，不能理解为对本公开的限制。

如图1所示，一种配电导线全自动剥皮器控制装置主要包括电源模块、SWD 调试模块、通信模块、电机驱动模块和单片机模块，单片机模块与电源模块、 SWD调试模块、通信模块和电机驱动模块连接。

如图2所示，电源模块具体包括一个双脚直插接线端子P1、一个自恢复保险丝F1、一个稳压二极管DT1、一个防反接二极管D1、两个电解电容、一个电感器L1、一个DC-DC电源芯片U2、一个LDO电源芯片U1、两个瓷片电容。双脚直插接线端子P1的2脚与自恢复保险丝F1的1脚连接；自恢复保险丝F1的2 脚、稳压二极管DT1的1脚与防反接二极管D1的1脚连接；防反接二极管D1 的2脚与第一电解电容C2的1脚、电感器L1的1脚连接；电感器L1的2脚与 DC-DC电源芯片U2的2脚连接；DC-DC电源芯片U2的3脚、第一瓷片电容C1 的1脚、LDO电源芯片U1的1脚与VDD_5.0V连接；LDO电源芯片U1的3脚、第二电解电容C3的1脚、第二瓷片电容C4的1脚与VDD_3.3V连接；双脚直插接线端子P1的1脚、稳压二极管DT1的2脚、第一电解电容C2的2脚、DC-DC 电源芯片U2的1脚与GND_M连接；DC-DC电源芯片U2的5脚、LDO电源芯片U1 的2脚、第一瓷片电容C1的2脚、第二电解电容C3的2脚、第二瓷片电容C4 的2脚与GND连接。

如图3所示，SWD调试模块具体包括一个四脚直插接线端子JTAG1和两个瓷片电阻。四脚直插接线端子JTAG1的1脚、第一瓷片电阻R1的1脚、第二瓷片电阻R2的1脚与VDD_3.3V连接；四脚直插接线端子JTAG1的2脚、第一瓷片 R1电阻的2脚与STM32处理器U6的46脚连接；四脚直插接线端子JTAG1的3 脚、第二瓷片电阻R2的2脚与STM32处理器U6的49脚连接；四脚直插接线端子JTAG4的4脚与GND连接。

如图4所示，通信模块具体包括七个瓷片电容、一个RS232接口芯片U3、两个瓷片电阻、两个电感器、一个TVS放电管U4和一个三脚直插接线端子P2。第一瓷片电容C6的1脚与RS232接口芯片U3的1脚连接；第一瓷片电容C6的 2脚与RS232接口芯片U3的3脚连接；第二瓷片电容C9的1脚与RS232接口芯片U3的4脚连接；第二瓷片电容C9的2脚与RS232接口芯片U3的5脚连接；第三瓷片电容C5的1脚、RS232接口芯片C5的16脚与VDD_3.3V连接；第四瓷片电容C7的1脚与RS232接口芯片U3的2脚连接；第五瓷片电容C8的1脚与 RS232接口芯片U3的6脚连接；RS232接口芯片U3的11脚与STM32处理器U6 的29脚连接；RS232接口芯片U3的12脚与STM32处理器U6的30脚连接；RS232 接口芯片U3的14脚与第一瓷片电阻R3的1脚连接；第一瓷片电阻R3的2脚与第一电感器L2的1脚连接；第一电感器L2的2脚、第七瓷片电容C11的1脚、TVS放电管U4的1脚与三脚直插接线端子P2的1脚连接；RS232接口芯片 U3的13脚与第二瓷片电阻R4的1脚连接；第二瓷片电阻R4的2脚与第二电感器L3的1脚连接；第二电感器L3的2脚、第六瓷片电容C10的1脚、TVS放电管U4的2脚与三脚直插接线端子P2的2脚连接；第三瓷片电容C5的2脚、第四瓷片电容C7的2脚、第五瓷片电容C8的2脚、RS232接口芯片U3的15脚、第六瓷片电容C10的2脚、第七瓷片电容C11的2脚、TVS放电管U4的3脚、三脚直插接线端子P2的3脚与GND连接。

电机驱动模块具体包括两个瓷片电容、两个三脚直插接线端子和一个高速信号隔离芯片U5。第一瓷片电容C13的2脚、高速信号隔离芯片U5的1脚与 VDD_3.3V连接；第二瓷片电容C12的2脚、高速信号隔离芯片U5的16脚、高速信号隔离芯片U5的10脚与VDD_5.0V连接；高速信号隔离芯片U5的3脚与 STM32处理器U6的26脚连接；高速信号隔离芯片U5的4脚与STM32处理器U6 的27脚连接；高速信号隔离芯片U5的5脚与STM32处理器U6的28脚连接；高速信号隔离芯片U5的6脚与STM32处理器U6的58脚连接；高速信号隔离芯片U5的14脚与第一三脚直插接线端子P3的1脚连接；高速信号隔离芯片U5 的13脚与第一三脚直插接线端子P3的2脚连接；高速信号隔离芯片U5的12 脚与第二三脚直插接线端子P4的1脚连接；高速信号隔离芯片U5的11脚与第二三脚直插接线端子P4的2脚连接；第一瓷片电容C13的1脚、高速信号隔离芯片U5的2脚、高速信号隔离芯片U5的8脚与GND连接；第二瓷片电容C12 的1脚、高速信号隔离芯片U5的15脚、高速信号隔离芯片U5的9脚、第一三脚直插接线端子P3的3脚、第二三脚直插接线端子P3的3脚与GND_M连接。

单片机模块具体由四个瓷片电容、一个无源晶振Y1、两个瓷片电阻和一个 STM32处理器U6组成。第一瓷片电容C14的2脚、无源晶振Y1的1脚与STM32 处理器U6的5脚连接；第二瓷片电容C15的2脚、无源晶振Y1的2脚与STM32 处理器U6的6脚连接；第一瓷片电阻R5的2脚与STM32处理器U6的60脚连接；第二瓷片电阻R6的2脚、第三瓷片电容C16的1脚与STM32处理器U6的7 脚连接；STM32处理器U6的1脚、STM32处理器U6的32脚、STM32处理器U6 的48脚、STM32处理器U6的64脚、STM32处理器U6的19脚、STM32处理器 U6的13脚、第四瓷片电容C17的1脚与VDD_3.3V连接；第一瓷片电容C14的 1脚、第二瓷片电容C15的1脚、第一瓷片电阻R5的1脚、第三瓷片电容C16 的2脚、第四瓷片电容C17的2脚、STM32处理器U6的31脚、STM32处理器U6 的47脚、STM32处理器U6的63脚、STM32处理器U6的18脚、STM32处理器 U6的12脚与GND连接；第二瓷片电阻R6的1脚与VDD_3.3V连接。

本实施例中的DC-DC电源芯片U2采用金升阳的URB2405YMD-10WR3型号、 LDO电源芯片U1采用AMS的AMS1117-3.3型号、RS232接口芯片U3采用美信公司的MAX3232型号、高速信号隔离芯片U5采用德州仪器的I SO7240CDWR型号、 STM32处理器u6采用ST公司的STM32F103RBT6型号。

作为一种实施方式，配电导线全自动剥皮装置包括压紧机构、进给机构、旋转机构和刀具，所述压紧机构对配电导线进行压紧和夹持，旋转机构带动夹持的导线转动，所述进给机构带动压紧后的导线或刀具向指定方向运行一定的距离，通过对导向的压紧、旋转和指定方向的给进，以及刀具的配合，实现对导向绝缘皮指定深度、长度和位置的切割，实现剥皮。刀具的动作和给进由剥皮电机控制，压紧机构由压紧电机控制，进给机构有进给电机控制。由于配电导线全自动剥皮装置为已有产品,其具体每个机构的结构在此不再赘述。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

上述虽然结合附图对本公开的具体实施方式进行了描述，但并非对本公开保护范围的限制，所属领域技术人员应该明白，在本公开的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本公开的保护范围以内。

Claims

1.一种配电导线全自动剥皮器控制装置，其特征是：包括单片机模块，所述单片机模块连接有电源模块、SWD调试模块、通信模块和电机驱动模块，所述电源模块为单片机模块提供电力能源，所述SWD调试模块为全自动剥皮器控制装置的调试提供接口，所述通信模块支持RS232通信协议，为单片机模块与上位机提供通信通道，所述电机驱动模块根据单片机模块的控制指令驱动配电导线全自动剥皮器对应的电机运动；所述配电导线全自动剥皮器包括压紧机构、进给机构、旋转机构和刀具，所述压紧机构对配电导线进行压紧和夹持，旋转机构带动夹持的导线转动，所述进给机构带动压紧后的导线或刀具向指定方向运行一定的距离，通过对导向的压紧、旋转和指定方向的给进，以及刀具的配合，实现对导向绝缘皮指定深度、长度和位置的切割，实现剥皮；

所述单片机模块包括四个瓷片电容、一个无源晶振、两个瓷片电阻和一个STM32处理器，第一瓷片电容的2脚、无源晶振的1脚与STM32处理器的5脚连接；第二瓷片电容的2脚、无源晶振的2脚与STM32处理器的6脚连接；第一瓷片电阻的2脚与STM32处理器的60脚连接；第二瓷片电阻的2脚、第三瓷片电容的1脚与STM32处理器的7脚连接；STM32处理器的1脚、STM32处理器的32脚、STM32处理器的48脚、STM32处理器的64脚、STM32处理器的19脚、STM32处理器的13脚、第四瓷片电容的1脚与VDD_3.3V连接；第一瓷片电容的1脚、第二瓷片电容的1脚、第一瓷片电阻的1脚、第三瓷片电容的2脚、第四瓷片电容的2脚、STM32处理器的31脚、STM32处理器的47脚、STM32处理器的63脚、STM32处理器的18脚、STM32处理器的12脚与GND连接；第二瓷片电阻的1脚与VDD_3.3V连接；

所述电机驱动模块包括两个瓷片电容、两个三脚直插接线端子和一个高速信号隔离芯片，第一瓷片电容的2脚、高速信号隔离芯片的1脚与VDD_3.3V连接；第二瓷片电容的2脚、高速信号隔离芯片的16脚、高速信号隔离芯片的10脚与VDD_5.0V连接；高速信号隔离芯片的3脚与单片机模块的26脚连接；高速信号隔离芯片的4脚与单片机模块的27脚连接。

2.如权利要求1所述的一种配电导线全自动剥皮器控制装置，其特征是：所述电源模块包括一个双脚直插接线端子、一个自恢复保险丝、一个稳压二极管、一个防反接二极管、两个电解电容、一个电感器、一个DC-DC电源芯片、一个LDO电源芯片和两个瓷片电容，所述双脚直插接线端子的2脚与自恢复保险丝的1脚连接；自恢复保险丝的2脚、稳压二极管的1脚与防反接二极管的1脚连接；防反接二极管的2脚与第一电解电容的1脚、电感器的1脚连接；电感器的2脚与DC-DC电源芯片的2脚连接；DC-DC电源芯片的3脚、第一瓷片电容的1脚、电源芯片的1脚与VDD_5.0V连接；LDO电源芯片的3脚、第二电解电容的1脚、第二瓷片电容的1脚与VDD_3.3V连接；双脚直插接线端子的1脚、稳压二极管的2脚、第一电解电容的2脚、DC-DC电源芯片的1脚与GND_M连接；DC-DC电源芯片的5脚、LDO电源芯片的2脚、第一瓷片电容的2脚、第二电解电容的2脚以及第二瓷片电容的2脚与GND连接。

3.如权利要求2所述的一种配电导线全自动剥皮器控制装置，其特征是：所述DC-DC电源芯片采用金升阳的URB2405YMD-10WR3型号、LDO电源芯片采用AMS的AMS1117-3.3型号。

4.如权利要求1所述的一种配电导线全自动剥皮器控制装置，其特征是：所述SWD调试模块包括一个四脚直插接线端子和两个瓷片电阻，四脚直插接线端子的1脚、第一瓷片电阻的1脚、第二瓷片电阻的1脚与VDD_3.3V连接；四脚直插接线端子的2脚、第一瓷片电阻的2脚与单片机模块的46脚连接；四脚直插接线端子的3脚、第二瓷片电阻的2脚与单片机模块的49脚连接；四脚直插接线端子的4脚与GND连接。

5.如权利要求1所述的一种配电导线全自动剥皮器控制装置，其特征是：所述通信模块包括七个瓷片电容、一个RS232接口芯片、两个瓷片电阻、两个电感器、一个TVS放电管和一个三脚直插接线端子，第一瓷片电容的1脚与RS232接口芯片的1脚连接；第一瓷片电容的2脚与RS232接口芯片的3脚连接；第二瓷片电容的1脚与RS232接口芯片的4脚连接；第二瓷片电容的2脚与RS232接口芯片的5脚连接；第三瓷片电容的1脚、RS232接口芯片的16脚与VDD_3.3V连接；第四瓷片电容的1脚与RS232接口芯片的2脚连接；第五瓷片电容的1脚与RS232接口芯片的6脚连接；RS232接口芯片的11脚与单片机模块的29脚连接；RS232接口芯片的12脚与单片机模块的30脚连接；RS232接口芯片的14脚与第一瓷片电阻的1脚连接；第一瓷片电阻的2脚与第一电感器的1脚连接；第一电感器的2脚、第七瓷片电容的1脚、TVS放电管的1脚与三脚直插接线端子的1脚连接；RS232接口芯片的13脚与第二瓷片电阻的1脚连接；第二瓷片电阻的2脚与第二电感器的1脚连接；第二电感器的2脚、第六瓷片电容的1脚、TVS放电管的2脚与三脚直插接线端子的2脚连接；第三瓷片电容的2脚、第四瓷片电容的2脚、第五瓷片电容的2脚、RS232接口芯片的15脚、第六瓷片电容的2脚、第七瓷片电容的2脚、TVS放电管的3脚、三脚直插接线端子的3脚与GND连接。

6.如权利要求5所述的一种配电导线全自动剥皮器控制装置，其特征是：RS232接口芯片采用美信公司的MAX3232型号。

7.如权利要求1所述的一种配电导线全自动剥皮器控制装置，其特征是：所述电机驱动模块的高速信号隔离芯片的5脚与单片机模块的28脚连接；高速信号隔离芯片的6脚与单片机模块的58脚连接；高速信号隔离芯片的14脚与第一三脚直插接线端子的1脚连接；高速信号隔离芯片的13脚与第一三脚直插接线端子的2脚连接；高速信号隔离芯片的12脚与第二三脚直插接线端子的1脚连接；高速信号隔离芯片的11脚与第二三脚直插接线端子的2脚连接；第一瓷片电容的1脚、高速信号隔离芯片的2脚、高速信号隔离芯片的8脚与GND连接；第二瓷片电容的1脚、高速信号隔离芯片的15脚、高速信号隔离芯片的9脚、第一三脚直插接线端子的3脚、第二三脚直插接线端子的3脚与GND_M连接。

8.如权利要求7所述的一种配电导线全自动剥皮器控制装置，其特征是：高速信号隔离芯片采用德州仪器的ISO7240CDWR型号。

9.如权利要求1所述的一种配电导线全自动剥皮器控制装置，其特征是：STM32处理器采用ST公司的STM32F103RBT6型号。