CN109495278B - 一种基于xmc标准接口的网卡 - Google Patents

一种基于xmc标准接口的网卡 Download PDF

Info

Publication number
CN109495278B
CN109495278B CN201811157763.1A CN201811157763A CN109495278B CN 109495278 B CN109495278 B CN 109495278B CN 201811157763 A CN201811157763 A CN 201811157763A CN 109495278 B CN109495278 B CN 109495278B
Authority
CN
China
Prior art keywords
terminal
terminals
resistor
capacitor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811157763.1A
Other languages
English (en)
Other versions
CN109495278A (zh
Inventor
张志鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Embedtec Co Ltd
Original Assignee
Tianjin Embedtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Embedtec Co Ltd filed Critical Tianjin Embedtec Co Ltd
Priority to CN201811157763.1A priority Critical patent/CN109495278B/zh
Publication of CN109495278A publication Critical patent/CN109495278A/zh
Application granted granted Critical
Publication of CN109495278B publication Critical patent/CN109495278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Electronic Switches (AREA)

Abstract

一种基于XMC标准接口的网卡，包括：XMC P15连接器、XMC P16连接器、PCIE转PCI桥电路单元、网络控制电路单元、网络隔离电路单元和标准XMC板型背板；其结构简单、容易实现；信号传输效率及精度高；由于XMC连接器是针孔连接方式，相比金手指等PCIE接口连接器连接牢靠，抗振动性强。

Description

一种基于XMC标准接口的网卡
技术领域
本发明涉及XMC（XMC-compliant mezzanine card，交换夹层卡）标准接口卡领域，尤其是涉及一种基于XMC标准接口的网卡。
背景技术
随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。PCIE（PCI-Express，Peripheral Component Interconnect Express，外围组件互连扩展）总线使用了高速差分总线，具有数据传输速率快，扩展灵活等优点。由于PCIE的优势明显，在几乎所有现代PC（Personal Computer，个人计算机）机中，PCIE总线作为主要的主板级互连，将主机系统处理器与集成外设连接起来，和附加外设扩展卡。
XMC作为PCIE总线的一种接口形式，与金手指等其他接口相比具有连接牢靠，抗振动性强等特点。由于其优势明显，所以XMC被广泛应用在加固计算机中，作为扩展接口板来使用。因此非常有必要设计一款XMC接口的功能卡，尤其是基于XMC标准接口的网卡。
发明内容
本发明的目的在于提供一种基于XMC标准接口的网卡，它可以克服现有技术的不足，是一种结构简单，实现方便，抗振动性强的网卡。
本发明的技术方案：一种基于XMC标准接口的网卡，其特征在于它包括：XMC P15连接器、XMC P16连接器、PCIE转PCI桥电路单元、网络控制电路单元、网络隔离电路单元和标准XMC板型背板；其中，所述XMC P15连接器、XMC P16连接器、PCIE转PCI桥电路单元、网络控制电路单元及网络隔离电路单元均集成安装在标准XMC板型背板上；所述XMC P15连接器的输入端分别接收作为供电电源的外部+5V/+3.3V电压信号及外部PCIE信号，其输出端输出稳定的+5V/+3.3V电压信号为PCIE转PCI桥电路单元、网络控制电路单元提供工作电源；所述XMC P15连接器与PCIE转PCI桥电路单元之间通过PCIE信号呈双向连接；所述PCIE转PCI桥电路单元的输出端输出PCI信号连接网络控制电路单元；所述网络隔离变压器的输入端接收来自网络控制电路单元的网络控制信号，其输出端将隔离后的网络控制信号经XMCP16连接器输出。
所述PCIE转PCI桥电路单元是由PCIE转PCI桥PI7C9X110芯片、电阻R1～R32、电容C1～C10、晶振Y1、电压转换芯片LT3080 EMS8E构成；所述PI7C9X110芯片由REQ0～REQ7端子、GNT0～GNT7端子、GPIO0～GPIO3端子、CLKIN端子、CLKOUT0～CLKOUT8端子、INTA～INTD端子、PERST端子、RESET端子、CFN端子、INSEL端子、SERR端子、PERR端子、PAR端子、LOCK端子、STOP端子、SEVSEL端子、TRDY端子、IRDY端子、FRAME端子、PME端子、REFCLKP端子、REFCLKN端子、REVRSB端子、RREF端子、AD0～AD31端子、TP端子、TN 端子、RP端子、RN端子、CBE0～CBE3端子、PCIXUP端子、PCIXCAP端子、CLKRUN端子、TMO端子、TM1端子、MSK_IN端子、VX4端子、TDI端子、TDO端子、TMS端子、TCK端子、TRST端子、FBCLKIN端子、VSS1～VSS22端子、VTT1～VTT2端子、VAUX端子、VDD1～VDD13端子、VDDA1～VDDA3端子、VDDC1～VDDC7端子、VDDP1～VDDP3端子、VDDAUX端子、VDDCAUX端子构成；
所述REQ1～REQ7端子、GNT1～GNT7端子、GPIO0～GPIO3端子分别连接电阻R1～R18的一端，电阻R1～R18的另一端接到+3.3V电源；所述REQ0端子与网络控制电路单元连接；所述GNT0端子输出GNT0信号与网络控制电路单元连接；所述CLKIN端子连接R19电阻，电阻R19的另一端接到晶振Y1的CLK端子上；所述晶振为芯片提供33MHZ的时钟信号；所述CLKOUT0端子串联R20电阻输出CLK0时钟到网络控制电路单元上；
所述CLKOUT1～CLKOU7端子置空；所述CLKOUT8端子串联R21电阻连接到FBCLKIN端子；所述INTA～INTD端子接收网络控制电路单元的中断信号；所述PERST端子把从XMC P15连接器输出的PCIE复位信号作为输入信号；其输出端输出PCI复位信号连接网络控制电路单元；所述IDSEL端子串联R22电阻后接地；所述SERR端子、PERR端子、PAR端子、LOCK端子、STOP端子、SEVSEL端子、TRDY端子、IRDY端子、FRAME端子、PME端子、CBE#0～CBE#3端子作为PCI总线控制信号分别与网络控制电路单元连接；
所述REFCLKP端子、REFCLKN端子作为PCIE时钟信号的输入端分别连接到隔离电容C2、隔离电容C3，然后与XMC P15连接器连接；所述RREF端子串联电阻R23后接地；所述AD0～AD31作为PCI总线的数据信号分别与网络控制电路单元连接；所述TP端子、TN端子作为PCIE总线的输出信号分别连接C4、C5，再与XMC P15连接器连接；所述RP端子、RN端子作为PCIE总线的输入信号直接与XMC P16连接器连接；所述PCIXUP端子连接电阻R24的一端，电阻R24的另一端连接PCIXCAP端子；
所述CLKRUN端子、TM0端子、TM1端子、MSK_IN端子、VX4端子、TCK端子、TRST端子分别接电阻R25～R31后接地；所述INTC端子、INTD端子、CFN端子、SMBCLK端子、SMBDAT端子、REVRSB端子、TDI端子、TDO端子、TMS端子均置空；所述VSS1～VSS22均接地；所述VTT1～VTT2、VDDA1～VDDA3、VDDC1～VDDC7、VDDP1～VDDP3、VDDAUX、VDDCAUX均连接电源转换芯片输出的1.8V电源；
所述VAUX端子、VDD1～VDD13均连接3.3V电源；所述电容C6、电容C7的一端和电压转换芯片的VI1端子、VI2端子、Vctrl端子一起接到+3.3V电源上，电容C6、电容C7的另一端接地，实现为电源转换芯片电源输入端滤波的效果；所述电阻R32的一端连接电压转换芯片的SET端子，一端接地；所述电容C8、电容C9、电容C10的一端和电压转换芯片的VO1端子、VO2端子、VO3端子一起接到+V1.8电源上，所述电容C8、电容C9、电容C10的另一端接地，实现为电源转换芯片电源输出端滤波的效果；所述电压转换芯片LT3080 EMS8E通过配置电阻R32的阻值来实现+3.3V电源到+1.8V电源的转换，转换逻辑为：Vout=10μA*（1+R32）=10μA*（1Ω+182KΩ）≈1.8V。
所述网络控制电路单元是由网络控制器82546GB芯片、复位电路控制器MAX6414芯片、EEPROM AT93C46芯片、25MHZ晶振Y2、R33～R70电阻、C11～C32电容、Q1～Q3 三极管组成；所述网络控制电路单元的电路原理示意图由A、B、C、D，4部分组成；所述网络控制器82546GB芯片由PCI_AD[0]～PCI_AD[63]端子、PCI_C/BE[0]～PCI_C/BE[7]端子、PAR端子、PAR64端子、FRAME端子、IRDY端子、TRDY端子、STOP端子、IDSEL端子、DEVSEL端子、VIO[1]～VIO[2]端子、REQ64端子、ACK64端子、REQ端子、GNT端子、LOCK端子、INTA端子、INTB端子、PCI_CLK端子、M66EN端子、RST 端子、LAN_PWR_GOOD端子、SERR端子、PERR端子、PME端子、AUX_PWR端子、ZN_COMP端子、ZP_COMP端子、EE_CS端子、EE_SK端子、EE_DI端子、EE_DO端子、FLASH_ADDR[0]～FLASH_ADDR[18]端子、FLASH_DATA[0]～FLASH_DATA[7]端子、FLASH_OE端子、FLASH-CE端子、FLASH_WE端子、SMB_ALERT端子、SMB_DAT端子、SMB_CLK端子、SPDA0～A1端子、SPDA6～A7 端子、SPDB0～B1端子、SPDB6～B7端子、XTAL1_IN端子、XTAL2_OUT端子、REFA端子、REFB端子、MDIA[0]±～MDIA[3]±端子、ACT_A端子、LINKA端子、LINKA_100端子、LINKA_1000 端子、MDIB[0]±～MDIB[3]±端子、ACT_B端子、LINKB端子、LINKB_100端子、LINKB_1000 端子、26个VDDO端子、2个AVDDH端子、4个AVDDLA端子、3个AVDDLB端子、24个DVDD端子、CTRL_15端子、CTRL_25A端子、CTRL_25B端子、73个GND端子、JTAG_TCK端子、JTAG_TDI端子、JTAG_TDO端子、JTAG_TMS端子、JTAG_RST端子、CLK_VIEW端子、TEST端子、TSA+端子、TXA-端子、RXA+端子、RXA-端子、SIG_DETECT_A端子、TXB+端子、TXB-端子、RXB+端子、RXB-端子、SIG_DETECT_B端子、9个NO Connect端子、Reserved00～Reserved29端子构成；
所述PCI_AD[0]～PCI_AD[63]端子作为PCI总线数据信号的发送端与PCIE转PCI桥PI7C9X110芯片连接；所述PCI_AD[28]端子连接电阻R33；所述电阻R33的另一端连接IDSEL端子上；所述作为PCI总线控制信号输出端的PCI_C/BE[0]～PCI_C/BE[3]端子、PAR端子、FRAME端子、IRDY端子、TRDY端子、STOP端子、IDSEL端子、DEVSEL端子、REQ端子、GNT端子、LOCK端子、INTA端子、INTB端子、PCI_CLK端子、RST 端子、SERR端子及PERR端子均连接到PCIE转PCI桥的PI7C9X110芯片上；所述电阻R34的一端与PAR64端子连接，另一端接地；
所述电阻R35的一端与VIO[1]～VIO[2]端子连接，另一端连接+3.3V电源；所述电阻R36的一端连接REQ64端子，另一端连接+3.3V电源；所述电阻R37的一端与ACK64端子连接，另一端接+3.3V电源；所述LAN_PWR_GOOD端子同时连接复位电路控制器MAX6414芯片的RESET#端子和电阻R46；所述电阻R46另一端接+3.3V电源；所述复位电路控制器MAX6414芯片的MR端子同时连接电阻R45和电容C12，所述电阻R45另一端接+3.3V电源，所述电容C12另一端接地；所述位电路控制器MAX6414芯片的VCC端子直接连接+3.3V电源，SRT端子连接电容C13，电容C13另一端接地；
所述电阻R38的一端与PME端子连接，另一端接+3.3V电源；所述电阻R39的一端与AUX_PWR端子连接，另一端接+3.3V电源；所述电阻R40的一端与ZN-COMP端子连接，另一端接+3.3V电源；所述电阻R41的一端与ZP-COMP端子连接，另一端接地；
所述端子EE_CS端子、EE_SK端子、EE_DI端子、EE_DO端子分别连接到EEPROMAT93C46芯片的CS端子、SK端子、DI端子、DO端子；所述EEPROM AT93C46芯片的VCC端子分别连接+3.3V电源和电容C11，电容C11另一端连接GND端子和地；所述SMB_ALERT端子、SMB_DAT端子、SMB_CLK端子分别与电阻R42、电阻R43、电阻R44的一端连接；所述电阻R42、电阻R43、电阻R44的另一端均连接+3.3V电源；
所述SPDA0～A1端子、SPDA6～A7 端子、SPDB0～B1端子、SPDB6～B7端子分别与电阻R47～R54的一端连接；所述电阻R47～R54的另一端均接+3.3V电源；所述电阻R55的一端与XTAL1_IN端子连接，另一端连接25MHZ晶振Y2的CLK端子，晶振Y2为网络控制芯片提供25MHZ的时钟信号；
所述25MHZ晶振Y2的VCC端子同时连接到电容C13和+3.3V电源上；所述电容C13的另一端接地，GND端子直接接地；所述REFA端子、REFB端子分别与电阻R56连接，电阻R56的另一端接地；所述MDIA[0]±～MDIA[3]±端子连接到网络隔离电路单元；所述ACT_A端子、LINKA端子把的指示灯信号直接输出到XMC P16连接器；所述MDIB[0]±～MDIB[3]±端子连接到网络隔离电路单元；所述ACT_B端子、LINKB端子把的指示灯信号直接输出到XMC P16连接器；
所述26个VDDO端子、2个AVDDH端子同时连接到电容C14、电容C15、电容C16和+3.3V电源上，所述电容C14、电容C15、电容C16的另一端均接地；所述4个AVDDLA端子同时连接电容C17、电容C18、电容C19和+2.5_LANA电源，所述电容C17、电容C18、电容C19的另一端均接地；所述3个AVDDLB端子同时连接电容C20、电容C21、电容C22和+2.5_LANB电源，所述电容C20、电容C21、电容C22均接地；所述24个DVDD端子同时连接电容C23～C32和+1.5V_LAN电源，所述电容C23～C32的10个电容的另一端接地；
所述CTRL_15端子与三极管Q1的基极连接，三级管Q1的集电极接+3.3V电源，三级管Q1发射极接+1.5V_LAN电源；所述CTRL_25A端子接到三极管Q2的基极，三级管Q2的集电极接+3.3V电源，其发射极接+2.5V_LANA电源；所述CTRL_25B端子接到三极管Q3的基极，三级管Q3的集电极接+3.3V电源，其发射极接+2.5V_LANB电源；
所述JTAG_TCK端子、CLK_VIEW端子分别接电阻R64及电阻R63的一端，所述电阻R64及电阻R63的另一端均接到地；所述JTAG_TDI端子、JTAG_TDO端子、JTAG_TMS端子分别接电阻R58、电阻R59、电阻R60，所述电阻R58、电阻R59、电阻R60的另一端均接+3.3V电源；所述JTAG_RST端子同时接到电阻R62和电阻R65，电阻R62另一端接+3.3V电源，电阻R65另一端接地；所述TEST端子同时接到电阻R61和电阻R66；所述电阻R61另一端接+3.3V电源，电阻R66另一端接地；所述SIG_DETECT_A端子、SIG_DETECT_B端子分别接电阻R68、电阻R67，所述电阻R68、电阻R67的另一端均接地；
所述73个GND端子均接地；所述Reserved24～Reserved26端子直接接地；所述Reserved27端子、Reserved28端子同时接到电阻R69的一端，电阻R69的另一端接地；所述Reserved29端子连接电阻R70，所述电阻R70的另一端接地；网络控制器82546GB芯片的其它端子均置空处理。
所述网络隔离电路单元是由2个隔离变压器芯片H5120NL、电阻R70～R79、电容C33～C36构成；所述2个隔离变压器芯片H5120NL分别记作隔离变压器A和隔离变压器B；所述电阻R70/R75的一端连接+2.5V_LANA/+2.5V_LANB电源，另一端经电容C33/C35接地；所述H5120NL芯片有端子TCT4、端子TCT3、端子TCT2和端子TCT1短接后，连接至电阻R70/R75和电容C33/C35的中间连接点；所述隔离变压器芯片有端子MCT4连接电阻R71/R76，经电容C34/C35接地；所述隔离变压器芯片有端子MCT3连接电阻R72/R77，经电容C34/C35接地；所述隔离变压器芯片有端子MCT2连接电阻R73/R78，经电容C34/C35接地；所述隔离变压器芯片有端子MCT1连接电阻R74/R79，经电容C34/C35接地。
所述隔离变压器芯片有TD1+端子、TD1-端子、TD2+端子、TD2-端子、TD3+端子、TD3-端子、TD4+端子和TD4-端子，接收从网络控制电路单元传来的隔离前网络信号，信号经隔离后由H5120NL芯片的MX1+、 MX1-、 MX2+、 MX2- 、MX3+ MX3-、MX4+ 、MX4-输出到XMC P16连接器。
所述三极管Q1、三极管Q2和三极管Q3均为PNP型三极管。
本发明的优越性：结构简单、容易实现；信号传输效率及精度高；由于XMC连接器是针孔连接方式，相比金手指等PCIE接口连接器连接牢靠，抗振动性强。
附图说明
图1为本发明所涉一种基于XMC标准接口的网卡的整体结构示意框图。
图2为本发明所涉一种基于XMC标准接口的网卡中PCIE转PCI桥电路单元的电路结构示意图（其中，图2-A为PCIE转PCI桥电路单元的A部分的电路结构，描述了该电路单元一部分芯片及外围电路的结构及连接关系；图2-B为PCIE转PCI桥电路单元的B部分的电路结构，描述了该电路单元另一部分芯片及外围电路的结构及连接关系）。
图3为本发明所涉一种基于XMC标准接口的网卡中网络控制电路单元的电路结构示意图（其中，图3-A为网络控制电路单元的A部分的电路结构，图3-B为网络控制电路单元的B部分的电路结构，图3-C为网络控制电路单元的C部分的电路结构，图3-D为网络控制电路单元的B部分的电路结构，分别描述了该电路单元4个部分的芯片及外围电路的结构及连接关系）。
图4为本发明所涉一种基于XMC标准接口的网卡中网络隔离电路单元结构示意图（其中图4-A为隔离变压器A的电路结构示意图，图4-B为隔离变压器B的电路结构示意图）。
具体实施方式
实施例：一种基于XMC标准接口的网卡，如图1所示，其特征在于它包括：XMC P15连接器、XMC P16连接器、PCIE转PCI桥电路单元、网络控制电路单元、网络隔离电路单元和标准XMC板型背板；其中，所述XMC P15连接器、XMC P16连接器、PCIE转PCI桥电路单元、网络控制电路单元及网络隔离电路单元均集成安装在标准XMC板型背板上；所述XMC P15连接器的输入端分别接收作为供电电源的外部+5V/+3.3V电压信号及外部PCIE信号，其输出端输出稳定的+5V/+3.3V电压信号为PCIE转PCI桥电路单元、网络控制电路单元提供工作电源；所述XMC P15连接器与PCIE转PCI桥电路单元之间通过PCIE信号呈双向连接；所述PCIE转PCI桥电路单元的输出端输出PCI信号连接网络控制电路单元；所述网络隔离变压器的输入端接收来自网络控制电路单元的网络控制信号，其输出端将隔离后的网络控制信号经XMCP16连接器输出。
所述PCIE转PCI桥电路单元是由PCIE转PCI桥PI7C9X110芯片、电阻R1～R32、电容C1～C10、晶振Y1、电压转换芯片LT3080 EMS8E构成，为了便于示意及描述，将该电路单元分成如图2-A和图2-B所示的A部分和B部分，分别描述了该电路单元2部分芯片及外围电路的结构及连接关系；所述PI7C9X110芯片由REQ0～REQ7端子、GNT0～GNT7端子、GPIO0～GPIO3端子、CLKIN端子、CLKOUT0～CLKOUT8端子、INTA～INTD端子、PERST端子、RESET端子、CFN端子、INSEL端子、SERR端子、PERR端子、PAR端子、LOCK端子、STOP端子、SEVSEL端子、TRDY端子、IRDY端子、FRAME端子、PME端子、REFCLKP端子、REFCLKN端子、REVRSB端子、RREF端子、AD0～AD31端子、TP端子、TN 端子、RP端子、RN端子、CBE0～CBE3端子、PCIXUP端子、PCIXCAP端子、CLKRUN端子、TMO端子、TM1端子、MSK_IN端子、VX4端子、TDI端子、TDO端子、TMS端子、TCK端子、TRST端子、FBCLKIN端子、VSS1～VSS22端子、VTT1～VTT2端子、VAUX端子、VDD1～VDD13端子、VDDA1～VDDA3端子、VDDC1～VDDC7端子、VDDP1～VDDP3端子、VDDAUX端子、VDDCAUX端子构成；
如图2-A、图2-B所示，所述REQ1～REQ7端子、GNT1～GNT7端子、GPIO0～GPIO3端子分别连接电阻R1～R18的一端，电阻R1～R18的另一端接到+3.3V电源；所述REQ0端子与网络控制电路单元连接（网卡控制器芯片82546GB REQ端子输出的REQ0信号作为输入信号）；所述GNT0端子输出GNT0信号与网络控制电路单元连接（网卡控制器芯片82546GB GNT端子）；所述CLKIN端子连接R19电阻，电阻R19的另一端接到晶振Y1（晶振Y5好像在其他地方均没有出现过，图中也没有找到，文字及附图中需要先出现才能够在后面的描述中使用）的CLK端子上；所述晶振为芯片提供33MHZ的时钟信号；所述CLKOUT0端子串联R20电阻输出CLK0时钟到网络控制电路单元（网卡控制器芯片PCI_CLK端子）上；
如图2-A所示，所述CLKOUT1～CLKOU7端子置空；所述CLKOUT8端子串联R21电阻连接到FBCLKIN端子；所述INTA～INTD端子接收网络控制电路单元的中断信号（网卡控制器芯片INTA端子、INTB端子输出的PCI_INTA和PCI_INTB中断信号）；所述PERST端子把从XMC P15连接器输出的PCIE复位信号作为输入信号；其输出端输出PCI复位信号连接网络控制电路单元（网卡控制器芯片RST端子）；所述IDSEL端子串联R22电阻后接地；所述SERR端子、PERR端子、PAR端子、LOCK端子、STOP端子、SEVSEL端子、TRDY端子、IRDY端子、FRAME端子、PME端子、CBE#0～CBE#3端子作为PCI总线控制信号分别与网络控制电路单元连接（网卡控制器芯片的SERR端子、PERR端子、PAR端子、LOCK端子、STOP端子、SEVSEL端子、TRDY端子、IRDY端子、FRAME端子、PME端子、CBE#0～CBE#3端子）；
如图2-A所示，所述REFCLKP端子、REFCLKN端子作为PCIE时钟信号的输入端分别连接到隔离电容C2、隔离电容C3，然后与XMC P15连接器连接；所述RREF端子串联电阻R23后接地；所述AD0～AD31作为PCI总线的数据信号分别与网络控制电路单元连接（网卡控制器芯片的PCI_AD[0]～PCI_AD[31]）；所述TP端子、TN端子作为PCIE总线的输出信号分别连接C4、C5，再与XMC P15连接器连接；所述RP端子、RN端子作为PCIE总线的输入信号直接与XMC P16连接器连接；所述PCIXUP端子连接电阻R24的一端，电阻R24的另一端连接PCIXCAP端子；
如图图2-B所示，所述CLKRUN端子、TM0端子、TM1端子、MSK_IN端子、VX4端子、TCK端子、TRST端子分别接电阻R25～R31后接地；所述INTC端子、INTD端子、CFN端子、SMBCLK端子、SMBDAT端子、REVRSB端子、TDI端子、TDO端子、TMS端子均置空；所述VSS1～VSS22均接地；所述VTT1～VTT2、VDDA1～VDDA3、VDDC1～VDDC7、VDDP1～VDDP3、VDDAUX、VDDCAUX均连接电源转换芯片输出的1.8V电源；
如图图2-B所示，所述VAUX端子、VDD1～VDD13均连接3.3V电源；所述电容C6、电容C7的一端和电压转换芯片的VI1端子、VI2端子、Vctrl端子一起接到+3.3V电源上，电容C6、电容C7的另一端接地，实现为电源转换芯片电源输入端滤波的效果；所述电阻R32的一端连接电压转换芯片的SET端子，一端接地；所述电容C8、电容C9、电容C10的一端和电压转换芯片的VO1端子、VO2端子、VO3端子一起接到+V1.8电源上，所述电容C8、电容C9、电容C10的另一端接地，实现为电源转换芯片电源输出端滤波的效果；所述电压转换芯片LT3080 EMS8E通过配置电阻R32的阻值来实现+3.3V电源到+1.8V电源的转换，转换逻辑为：Vout=10μA*（1+R32）=10μA*（1Ω+182KΩ）≈1.8V。
所述网络控制电路单元是由网络控制器82546GB芯片、复位电路控制器MAX6414芯片、EEPROM AT93C46芯片、25MHZ晶振Y2、R33～R70电阻、C11～C32电容、Q1～Q3 三极管组成；所述网络控制器82546GB芯片由PCI_AD[0]～PCI_AD[63]端子、PCI_C/BE[0]～PCI_C/BE[7]端子、PAR端子、PAR64端子、FRAME端子、IRDY端子、TRDY端子、STOP端子、IDSEL端子、DEVSEL端子、VIO[1]～VIO[2]端子、REQ64端子、ACK64端子、REQ端子、GNT端子、LOCK端子、INTA端子、INTB端子、PCI_CLK端子、M66EN端子、RST 端子、LAN_PWR_GOOD端子、SERR端子、PERR端子、PME端子、AUX_PWR端子、ZN_COMP端子、ZP_COMP端子、EE_CS端子、EE_SK端子、EE_DI端子、EE_DO端子、FLASH_ADDR[0]～FLASH_ADDR[18]端子、FLASH_DATA[0]～FLASH_DATA[7]端子、FLASH_OE端子、FLASH-CE端子、FLASH_WE端子、SMB_ALERT端子、SMB_DAT端子、SMB_CLK端子、SPDA0～A1端子、SPDA6～A7 端子、SPDB0～B1端子、SPDB6～B7端子、XTAL1_IN端子、XTAL2_OUT端子、REFA端子、REFB端子、MDIA[0]±～MDIA[3]±端子、ACT_A端子、LINKA端子、LINKA_100端子、LINKA_1000 端子、MDIB[0]±～MDIB[3]±端子、ACT_B端子、LINKB端子、LINKB_100端子、LINKB_1000 端子、26个VDDO端子、2个AVDDH端子、4个AVDDLA端子、3个AVDDLB端子、24个DVDD端子、CTRL_15端子、CTRL_25A端子、CTRL_25B端子、73个GND端子、JTAG_TCK端子、JTAG_TDI端子、JTAG_TDO端子、JTAG_TMS端子、JTAG_RST端子、CLK_VIEW端子、TEST端子、TSA+端子、TXA-端子、RXA+端子、RXA-端子、SIG_DETECT_A端子、TXB+端子、TXB-端子、RXB+端子、RXB-端子、SIG_DETECT_B端子、9个NO Connect端子、Reserved00～Reserved29端子构成；为了便于示意及描述，将该电路单元分成如图3-A、图3-B、图3-C、图3-D所示的A部分、B部分、C部分、D部分，分别描述了该电路单元4个部分的芯片及外围电路的结构及连接关系；
如图3-A所示，所述PCI_AD[0]～PCI_AD[63]端子作为PCI总线数据信号的发送端与PCIE转PCI桥PI7C9X110芯片连接；所述PCI_AD[28]端子连接电阻R33；所述电阻R33的另一端连接IDSEL端子上；所述作为PCI总线控制信号输出端的PCI_C/BE[0]～PCI_C/BE[3]端子、PAR端子、FRAME端子、IRDY端子、TRDY端子、STOP端子、IDSEL端子、DEVSEL端子、REQ端子、GNT端子、LOCK端子、INTA端子、INTB端子、PCI_CLK端子、RST 端子、SERR端子及PERR端子均连接到PCIE转PCI桥的PI7C9X110芯片上；所述电阻R34的一端与PAR64端子连接，另一端接地；
如图3-A所示，所述电阻R35的一端与VIO[1]～VIO[2]端子连接，另一端连接+3.3V电源；所述电阻R36的一端连接REQ64端子，另一端连接+3.3V电源；所述电阻R37的一端与ACK64端子连接，另一端接+3.3V电源；所述LAN_PWR_GOOD端子同时连接复位电路控制器MAX6414芯片的RESET#端子和电阻R46；所述电阻R46另一端接+3.3V电源；所述复位电路控制器MAX6414芯片的MR端子同时连接电阻R45和电容C12，所述电阻R45另一端接+3.3V电源，所述电容C12另一端接地；所述位电路控制器MAX6414芯片的VCC端子直接连接+3.3V电源，SRT端子连接电容C13，电容C13另一端接地；
如图3-A所示，所述电阻R38的一端与PME端子连接，另一端接+3.3V电源；所述电阻R39的一端与 AUX_PWR端子连接，另一端接+3.3V电源；所述电阻R40的一端与ZN-COMP端子连接，另一端接+3.3V电源；所述电阻R41的一端与ZP-COMP端子连接，另一端接地；
如图3-A所示，所述端子EE_CS端子、EE_SK端子、EE_DI端子、EE_DO端子分别连接到EEPROM AT93C46芯片的CS端子、SK端子、DI端子、DO端子；所述EEPROM AT93C46芯片的VCC端子分别连接+3.3V电源和电容C11，电容C11另一端连接GND端子和地；所述SMB_ALERT端子、SMB_DAT端子、SMB_CLK端子分别与电阻R42、电阻R43、电阻R44的一端连接；所述电阻R42、电阻R43、电阻R44的另一端均连接+3.3V电源；
如图3-B所示，所述SPDA0～A1端子、SPDA6～A7 端子、SPDB0～B1端子、SPDB6～B7端子分别与电阻R47～R54的一端连接；所述电阻R47～R54的另一端均接+3.3V电源；所述电阻R55的一端与XTAL1_IN端子连接，另一端连接25MHZ晶振Y2的CLK端子，晶振Y2为网络控制芯片提供25MHZ的时钟信号；
如图3-B所示，所述25MHZ晶振Y2的VCC端子同时连接到电容C13和+3.3V电源上；所述电容C13的另一端接地，GND端子直接接地；所述REFA端子、REFB端子分别与电阻R56连接，电阻R56的另一端接地；所述MDIA[0]±～MDIA[3]±端子连接到网络变压器A的TD1±～TD3±端子；所述ACT_A端子、LINKA端子把网络A的指示灯信号直接输出到XMC P16连接器；所述MDIB[0]±～MDIB[3]±端子连接到网络变压器B的TD1±～TD3±端子；所述ACT_B端子、LINKB端子把网络B的指示灯信号直接输出到XMC P16连接器；
如图3-C所示，所述26个VDDO端子、2个AVDDH端子同时连接到电容C14、电容C15、电容C16和+3.3V电源上，所述电容C14、电容C15、电容C16的另一端均接地；所述4个AVDDLA端子同时连接电容C17、电容C18、电容C19和+2.5_LANA电源，所述电容C17、电容C18、电容C19的另一端均接地；所述3个AVDDLB端子同时连接电容C20、电容C21、电容C22和+2.5_LANB电源，所述电容C20、电容C21、电容C22均接地；所述24个DVDD端子同时连接电容C23～C32和+1.5V_LAN电源，所述电容C23～C32的10个电容的另一端接地；
如图3-C所示，所述CTRL_15端子与PNP三极管Q1的基极连接，三级管Q1的集电极接+3.3V电源，三级管Q1发射极接+1.5V_LAN电源；所述CTRL_25A端子接到PNP三极管Q2的基极，三级管Q2的集电极接+3.3V电源，其发射极接+2.5V_LANA电源；所述CTRL_25B端子接到PNP三极管Q3的基极，三级管Q3的集电极接+3.3V电源，其发射极接+2.5V_LANB电源；
如图3-D所示，所述JTAG_TCK端子、CLK_VIEW端子分别接电阻R64及电阻R63的一端，所述电阻R64及电阻R63的另一端均接到地；所述JTAG_TDI端子、JTAG_TDO端子、JTAG_TMS端子分别接电阻R58、电阻R59、电阻R60，所述电阻R58、电阻R59、电阻R60的另一端均接+3.3V电源；所述JTAG_RST端子同时接到电阻R62和电阻R65，电阻R62另一端接+3.3V电源，电阻R65另一端接地；所述TEST端子同时接到电阻R61和电阻R66；所述电阻R61另一端接+3.3V电源，电阻R66另一端接地；所述SIG_DETECT_A端子、SIG_DETECT_B端子分别接电阻R68、电阻R67，所述电阻R68、电阻R67的另一端均接地；
如图3-D所示，所述73个GND端子均接地；所述Reserved24～Reserved26端子直接接地；所述Reserved27端子、Reserved28端子同时接到电阻R69的一端，电阻R69的另一端接地；所述Reserved29端子连接电阻R70，所述电阻R70的另一端接地；网络控制器82546GB芯片的其它端子均置空处理。
所述网络隔离电路单元是由2个隔离变压器芯片H5120NL、电阻R70～R79、电容C33～C36构成；所述2个隔离变压器芯片H5120NL分别记作隔离变压器A和隔离变压器B，如图4-A和图4-B所示；所述电阻R70/R75的一端连接+2.5V_LANA/+2.5V_LANB电源，另一端经电容C33/C35接地；所述H5120NL芯片有端子TCT4、端子TCT3、端子TCT2和端子TCT1短接后，连接至电阻R70/R75和电容C33/C35的中间连接点；所述隔离变压器芯片有端子MCT4连接电阻R71/R76，经电容C34/C35接地；所述隔离变压器芯片有端子MCT3连接电阻R72/R77，经电容C34/C35接地；所述隔离变压器芯片有端子MCT2连接电阻R73/R78，经电容C34/C35接地；所述隔离变压器芯片有端子MCT1连接电阻R74/R79，经电容C34/C35接地。
所述隔离变压器芯片有TD1+端子、TD1-端子、TD2+端子、TD2-端子、TD3+端子、TD3-端子、TD4+端子和TD4-端子，接收从网络控制电路单元传来的隔离前网络信号，信号经隔离后由H5120NL芯片的MX1+、 MX1-、 MX2+、 MX2- 、MX3+ MX3-、MX4+ 、MX4-输出到XMC P16连接器，如图4-A和图4-B所示。
为了使本发明实现的技术手段、创新特征、达成目的与功效易于明白了解。
本发明设计是一种基于XMC标准接口的网卡。
如图1所示，PCIE总线通过XMC P15连接器引入到网卡中，再通过背板上的印制线把PCIE总线从XMC P15连接器引到PCIE转PCI桥片上。桥片负责把PCIE总线转换为PCI总线。PCI总线通过背板上的印制线引到网络控制器上，网络控制器把PCI信号转成标准网络信号。网络信号经过变压器隔离后再通过XMC P16连接器引到外部接口上。外部+5V和+3.3V电源信号通过XMC P15连接器引入到网卡上，再通过背板印制线分别引到PCIE转PCI桥片和网络控制器上，实现对2个功能芯片的供电。
如图2-A和图2-B所示，PCIE转PCI桥片选用的是PERICOM公司PI7C9X110芯片。芯片第TP、TN、RP、RN引脚为PCIE总线的2对差分信号，发送信号PCIE_TX±直接连接到XMC P15连接器上，接收信号PCIE_RX±通过C4和C5电容隔离后连接到XMC P15连接器上。桥片转换出的PCI信号连接到了网络控制器上。
如图3-A、图3-B、图3-C、图3-D所示，网络控制器采用Intel公司的高性能千兆以太网控制器82546GB，该网络控制器可以输出2路千兆网络。MDIA[0-3]±输出的TDA[0-3]±信号是网络控制器第1路网络接口信号，ACT_A引脚、LINKA引脚输出的LANA_ACT和LANA_LINKUP#信号是网络控制器第1路网络的指示灯信号。MDIB[0-3]±引脚输出的TDB[0-3]±信号是网络控制器第2路网络接口信号，ACT_B引脚、LINKB引脚输出的LANB_ACT和LANB_LINKUP#信号是网络控制器第2路网络的指示灯信号。
如图4-A和图4-B所示，网络隔离变压器单元选用的是Pulse公司的H5120NL芯片。U1、U2分别是是第1路网络和第2路网络的信号隔离变压器。变压器的TD[1-3]±引脚是隔离前的网络信号 ，由网络控制器输出到变压器上。变压器的MX[1-3]±引脚是隔离后的网络信号，由变压器输出到XMC P16连接器。
以上实施例仅是对本发明基于一种基于XMC标准接口的网卡具体应用例子，并不、限制本申请权利要求。凡是在本申请权利要求技术方案上进行的修改和非本质改进的，均在本申请权利要求保护范围之内。
本发明未述及之处适用于现有技术。

Claims (5)

1.一种基于XMC标准接口的网卡，其特征在于它包括：XMC P15连接器、XMC P16连接器、PCIE转PCI桥电路单元、网络控制电路单元、网络隔离电路单元和标准XMC板型背板；其中，所述XMC P15连接器、XMC P16连接器、PCIE转PCI桥电路单元、网络控制电路单元及网络隔离电路单元均集成安装在标准XMC板型背板上；所述XMC P15连接器的输入端分别接收作为供电电源的外部+5V/+3.3V电压信号及外部PCIE信号，其输出端输出稳定的+5V/+3.3V电压信号为PCIE转PCI桥电路单元、网络控制电路单元提供工作电源；所述XMC P15连接器与PCIE转PCI桥电路单元之间通过PCIE信号呈双向连接；所述PCIE转PCI桥电路单元的输出端输出PCI信号连接网络控制电路单元；所述网络隔离变压器的输入端接收来自网络控制电路单元的网络控制信号，其输出端将隔离后的网络控制信号经XMC P16连接器输出；
所述PCIE转PCI桥电路单元是由PCIE转PCI桥PI7C9X110芯片、电阻R1～R32、电容C1～C10、晶振Y1、电压转换芯片LT3080 EMS8E构成；所述PI7C9X110芯片由REQ0～REQ7端子、GNT0～GNT7端子、GPIO0～GPIO3端子、CLKIN端子、CLKOUT0～CLKOUT8端子、INTA～INTD端子、PERST端子、RESET端子、CFN端子、INSEL端子、IDSEL端子、SERR端子、PERR端子、PAR端子、LOCK端子、STOP端子、SEVSEL端子、TRDY端子、IRDY端子、FRAME端子、PME端子、REFCLKP端子、REFCLKN端子、REVRSB端子、RREF端子、AD0～AD31端子、TP端子、TN端子、RP端子、RN端子、CBE0～CBE3端子、PCIXUP端子、PCIXCAP端子、CLKRUN端子、TMO端子、TM1端子、MSK_IN端子、VX4端子、TDI端子、TDO端子、TMS端子、TCK端子、TRST端子、FBCLKIN端子、VSS1～VSS22端子、VTT1～VTT2端子、VAUX端子、VDD1～VDD13端子、VDDA1～VDDA3端子、VDDC1～VDDC7端子、VDDP1～VDDP3端子、VDDAUX端子、VDDCAUX端子构成；
所述REQ1～REQ7端子、GNT1～GNT7端子、GPIO0～GPIO3端子分别连接电阻R1～R18的一端，电阻R1～R18的另一端接到+3.3V电源；所述REQ0端子与网络控制电路单元连接；所述GNT0端子输出GNT0信号与网络控制电路单元连接；所述CLKIN端子连接R19电阻，电阻R19的另一端接到晶振Y1的CLK端子上；所述晶振为芯片提供33MHZ的时钟信号；所述CLKOUT0端子串联R20电阻输出CLK0时钟到网络控制电路单元上；
所述CLKOUT1～CLKOU7端子置空；所述CLKOUT8端子串联R21电阻连接到FBCLKIN端子；所述INTA～INTD端子接收网络控制电路单元的中断信号；所述PERST端子把从XMC P15连接器输出的PCIE复位信号作为输入信号；其输出端输出PCI复位信号连接网络控制电路单元；所述IDSEL端子串联R22电阻后接地；所述SERR端子、PERR端子、PAR端子、LOCK端子、STOP端子、SEVSEL端子、TRDY端子、IRDY端子、FRAME端子、PME端子、CBE#0～CBE#3端子作为PCI总线控制信号分别与网络控制电路单元连接；
所述REFCLKP端子、REFCLKN端子作为PCIE时钟信号的输入端分别连接到隔离电容C2、隔离电容C3，然后与XMC P15连接器连接；所述RREF端子串联电阻R23后接地；所述AD0～AD31作为PCI总线的数据信号分别与网络控制电路单元连接；所述TP端子、TN端子作为PCIE总线的输出信号分别连接C4、C5，再与XMC P15连接器连接；所述RP端子、RN端子作为PCIE总线的输入信号直接与XMC P16连接器连接；所述PCIXUP端子连接电阻R24的一端，电阻R24的另一端连接PCIXCAP端子；
所述CLKRUN端子、TM0端子、TM1端子、MSK_IN端子、VX4端子、TCK端子、TRST端子分别接电阻R25～R31后接地；所述INTC端子、INTD端子、CFN端子、SMBCLK端子、SMBDAT端子、REVRSB端子、TDI端子、TDO端子、TMS端子均置空；所述VSS1～VSS22均接地；所述VTT1～VTT2、VDDA1～VDDA3、VDDC1～VDDC7、VDDP1～VDDP3、VDDAUX、VDDCAUX均连接电源转换芯片输出的1.8V电源；
所述VAUX端子、VDD1～VDD13均连接3.3V电源；所述电容C6、电容C7的一端和电压转换芯片的VI1端子、VI2端子、Vctrl端子一起接到+3.3V电源上，电容C6、电容C7的另一端接地，实现为电源转换芯片电源输入端滤波的效果；所述电阻R32的一端连接电压转换芯片的SET端子，一端接地；所述电容C8、电容C9、电容C10的一端和电压转换芯片的VO1端子、VO2端子、VO3端子一起接到+V1.8电源上，所述电容C8、电容C9、电容C10的另一端接地，实现为电源转换芯片电源输出端滤波的效果；所述电压转换芯片LT3080 EMS8E通过配置电阻R32的阻值来实现+3.3V电源到+1.8V电源的转换，转换逻辑为：Vout＝10μA*(1+R32)＝10μA*(1Ω+182KΩ)≈1.8V。
2.根据权利要求1所述一种基于XMC标准接口的网卡，其特征在于所述网络控制电路单元是由网络控制器82546GB芯片、复位电路控制器MAX6414芯片、EEPROM AT93C46芯片、25MHZ晶振Y2、R33～R70电阻、C11～C32电容、Q1～Q3三极管组成；所述网络控制电路单元的电路原理示意图由A、B、C、D，4部分组成；所述网络控制器82546GB芯片由PCI_AD[0]～PCI_AD[63]端子、PCI_C/BE[0]～PCI_C/BE[7]端子、PAR端子、PAR64端子、FRAME端子、IRDY端子、TRDY端子、STOP端子、IDSEL端子、DEVSEL端子、VIO[1]～VIO[2]端子、REQ64端子、ACK64端子、REQ端子、GNT端子、LOCK端子、INTA端子、INTB端子、PCI_CLK端子、M66EN端子、RST端子、LAN_PWR_GOOD端子、SERR端子、PERR端子、PME端子、AUX_PWR端子、ZN_COMP端子、ZP_COMP端子、EE_CS端子、EE_SK端子、EE_DI端子、EE_DO端子、FLASH_ADDR[0]～FLASH_ADDR[18]端子、FLASH_DATA[0]～FLASH_DATA[7]端子、FLASH_OE端子、FLASH-CE端子、FLASH_WE端子、SMB_ALERT端子、SMB_DAT端子、SMB_CLK端子、SPDA0～A1端子、SPDA6～A7端子、SPDB0～B1端子、SPDB6～B7端子、XTAL1_IN端子、XTAL2_OUT端子、REFA端子、REFB端子、MDIA[0]±～MDIA[3]±端子、ACT_A端子、LINKA端子、LINKA_100端子、LINKA_1000端子、MDIB[0]±～MDIB[3]±端子、ACT_B端子、LINKB端子、LINKB_100端子、LINKB_1000端子、26个VDDO端子、2个AVDDH端子、4个AVDDLA端子、3个AVDDLB端子、24个DVDD端子、CTRL_15端子、CTRL_25A端子、CTRL_25B端子、73个GND端子、JTAG_TCK端子、JTAG_TDI端子、JTAG_TDO端子、JTAG_TMS端子、JTAG_RST端子、CLK_VIEW端子、TEST端子、TSA+端子、TXA-端子、RXA+端子、RXA-端子、SIG_DETECT_A端子、TXB+端子、TXB-端子、RXB+端子、RXB-端子、SIG_DETECT_B端子、9个NO Connect端子、Reserved00～Reserved29端子构成；
所述PCI_AD[0]～PCI_AD[63]端子作为PCI总线数据信号的发送端与PCIE转PCI桥PI7C9X110芯片连接；所述PCI_AD[28]端子连接电阻R33；所述电阻R33的另一端连接IDSEL端子上；所述作为PCI总线控制信号输出端的PCI_C/BE[0]～PCI_C/BE[3]端子、PAR端子、FRAME端子、IRDY端子、TRDY端子、STOP端子、IDSEL端子、DEVSEL端子、REQ端子、GNT端子、LOCK端子、INTA端子、INTB端子、PCI_CLK端子、RST端子、SERR端子及PERR端子均连接到PCIE转PCI桥的PI7C9X110芯片上；所述电阻R34的一端与PAR64端子连接，另一端接地；
所述电阻R35的一端与VIO[1]～VIO[2]端子连接，另一端连接+3.3V电源；所述电阻R36的一端连接REQ64端子，另一端连接+3.3V电源；所述电阻R37的一端与ACK64端子连接，另一端接+3.3V电源；所述LAN_PWR_GOOD端子同时连接复位电路控制器MAX6414芯片的RESET#端子和电阻R46；所述电阻R46另一端接+3.3V电源；所述复位电路控制器MAX6414芯片的MR端子同时连接电阻R45和电容C12，所述电阻R45另一端接+3.3V电源，所述电容C12另一端接地；所述位电路控制器MAX6414芯片的VCC端子直接连接+3.3V电源，SRT端子连接电容C13，电容C13另一端接地；
所述电阻R38的一端与PME端子连接，另一端接+3.3V电源；所述电阻R39的一端与AUX_PWR端子连接，另一端接+3.3V电源；所述电阻R40的一端与ZN-COMP端子连接，另一端接+3.3V电源；所述电阻R41的一端与ZP-COMP端子连接，另一端接地；
所述端子EE_CS端子、EE_SK端子、EE_DI端子、EE_DO端子分别连接到EEPROM AT93C46芯片的CS端子、SK端子、DI端子、DO端子；所述EEPROM AT93C46芯片的VCC端子分别连接+3.3V电源和电容C11，电容C11另一端连接GND端子和地；所述SMB_ALERT端子、SMB_DAT端子、SMB_CLK端子分别与电阻R42、电阻R43、电阻R44的一端连接；所述电阻R42、电阻R43、电阻R44的另一端均连接+3.3V电源；
所述SPDA0～A1端子、SPDA6～A7端子、SPDB0～B1端子、SPDB6～B7端子分别与电阻R47～R54的一端连接；所述电阻R47～R54的另一端均接+3.3V电源；所述电阻R55的一端与XTAL1_IN端子连接，另一端连接25MHZ晶振Y2的CLK端子，晶振Y2为网络控制芯片提供25MHZ的时钟信号；
所述25MHZ晶振Y2的VCC端子同时连接到电容C13和+3.3V电源上；所述电容C13的另一端接地，GND端子直接接地；所述REFA端子、REFB端子分别与电阻R56连接，电阻R56的另一端接地；所述MDIA[0]±～MDIA[3]±端子连接到网络隔离电路单元；所述ACT_A端子、LINKA端子把的指示灯信号直接输出到XMC P16连接器；所述MDIB[0]±～MDIB[3]±端子连接到网络隔离电路单元；所述ACT_B端子、LINKB端子把的指示灯信号直接输出到XMC P16连接器；
所述26个VDDO端子、2个AVDDH端子同时连接到电容C14、电容C15、电容C16和+3.3V电源上，所述电容C14、电容C15、电容C16的另一端均接地；所述4个AVDDLA端子同时连接电容C17、电容C18、电容C19和+2.5_LANA电源，所述电容C17、电容C18、电容C19的另一端均接地；所述3个AVDDLB端子同时连接电容C20、电容C21、电容C22和+2.5_LANB电源，所述电容C20、电容C21、电容C22均接地；所述24个DVDD端子同时连接电容C23～C32和+1.5V_LAN电源，所述电容C23～C32的10个电容的另一端接地；
所述CTRL_15端子与三极管Q1的基极连接，三级管Q1的集电极接+3.3V电源，三级管Q1发射极接+1.5V_LAN电源；所述CTRL_25A端子接到三极管Q2的基极，三级管Q2的集电极接+3.3V电源，其发射极接+2.5V_LANA电源；所述CTRL_25B端子接到三极管Q3的基极，三级管Q3的集电极接+3.3V电源，其发射极接+2.5V_LANB电源；
所述JTAG_TCK端子、CLK_VIEW端子分别接电阻R64及电阻R63的一端，所述电阻R64及电阻R63的另一端均接到地；所述JTAG_TDI端子、JTAG_TDO端子、JTAG_TMS端子分别接电阻R58、电阻R59、电阻R60，所述电阻R58、电阻R59、电阻R60的另一端均接+3.3V电源；所述JTAG_RST端子同时接到电阻R62和电阻R65，电阻R62另一端接+3.3V电源，电阻R65另一端接地；所述TEST端子同时接到电阻R61和电阻R66；所述电阻R61另一端接+3.3V电源，电阻R66另一端接地；所述SIG_DETECT_A端子、SIG_DETECT_B端子分别接电阻R68、电阻R67，所述电阻R68、电阻R67的另一端均接地；
所述73个GND端子均接地；所述Reserved24～Reserved26端子直接接地；所述Reserved27端子、Reserved28端子同时接到电阻R69的一端，电阻R69的另一端接地；所述Reserved29端子连接电阻R70，所述电阻R70的另一端接地；网络控制器82546GB芯片的其它端子均置空处理。
3.根据权利要求2所述一种基于XMC标准接口的网卡，其特征在于所述三极管Q1、三极管Q2和三极管Q3均为PNP型三极管。
4.根据权利要求1所述一种基于XMC标准接口的网卡，其特征在于所述网络隔离电路单元是由2个隔离变压器芯片H5120NL、电阻R70～R79、电容C33～C36构成；所述2个隔离变压器芯片H5120NL分别记作隔离变压器A和隔离变压器B；所述电阻R70/R75的一端连接+2.5V_LANA/+2.5V_LANB电源，另一端经电容C33/C35接地；所述H5120NL芯片有端子TCT4、端子TCT3、端子TCT2和端子TCT1短接后，连接至电阻R70/R75和电容C33/C35的中间连接点；所述隔离变压器芯片有端子MCT4连接电阻R71/R76，经电容C34/C35接地；所述隔离变压器芯片有端子MCT3连接电阻R72/R77，经电容C34/C35接地；所述隔离变压器芯片有端子MCT2连接电阻R73/R78，经电容C34/C35接地；所述隔离变压器芯片有端子MCT1连接电阻R74/R79，经电容C34/C35接地。
5.根据权利要求4所述一种基于XMC标准接口的网卡，其特征在于所述隔离变压器芯片有TD1+端子、TD1-端子、TD2+端子、TD2-端子、TD3+端子、TD3-端子、TD4+端子和TD4-端子，接收从网络控制电路单元传来的隔离前网络信号，信号经隔离后由H5120NL芯片的MX1+、MX1-、MX2+、MX2-、MX3+MX3-、MX4+、MX4-输出到XMC P16连接器。
CN201811157763.1A 2018-09-30 2018-09-30 一种基于xmc标准接口的网卡 Active CN109495278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811157763.1A CN109495278B (zh) 2018-09-30 2018-09-30 一种基于xmc标准接口的网卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811157763.1A CN109495278B (zh) 2018-09-30 2018-09-30 一种基于xmc标准接口的网卡

Publications (2)

Publication Number Publication Date
CN109495278A CN109495278A (zh) 2019-03-19
CN109495278B true CN109495278B (zh) 2021-03-23

Family

ID=65689404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811157763.1A Active CN109495278B (zh) 2018-09-30 2018-09-30 一种基于xmc标准接口的网卡

Country Status (1)

Country Link
CN (1) CN109495278B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110275857A (zh) * 2019-06-13 2019-09-24 天津市英贝特航天科技有限公司 一种基于xmc标准接口的5端口pcie总线交换板
CN110474687A (zh) * 2019-06-13 2019-11-19 天津市英贝特航天科技有限公司 一种基于xmc标准接口的光纤接口板
CN110768230A (zh) * 2019-12-30 2020-02-07 深圳微步信息股份有限公司 一种网络接口保护电路及终端设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008119221A1 (fr) * 2007-03-30 2008-10-09 Hangzhou H3C Technologies Co., Ltd. Procédé d'échange de paquets de données, dispositif et carte de circuits imprimés
CN202512568U (zh) * 2012-04-20 2012-10-31 浪潮电子信息产业股份有限公司 一种基于xmc连接器的扣板设计
CN103746818A (zh) * 2013-12-27 2014-04-23 上海斐讯数据通信技术有限公司 一种网络交换机载板与夹层板间的信号连接系统
CN204680007U (zh) * 2015-06-16 2015-09-30 浪潮集团有限公司 一种xmc转pmc的pcie转接卡

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008119221A1 (fr) * 2007-03-30 2008-10-09 Hangzhou H3C Technologies Co., Ltd. Procédé d'échange de paquets de données, dispositif et carte de circuits imprimés
CN202512568U (zh) * 2012-04-20 2012-10-31 浪潮电子信息产业股份有限公司 一种基于xmc连接器的扣板设计
CN103746818A (zh) * 2013-12-27 2014-04-23 上海斐讯数据通信技术有限公司 一种网络交换机载板与夹层板间的信号连接系统
CN204680007U (zh) * 2015-06-16 2015-09-30 浪潮集团有限公司 一种xmc转pmc的pcie转接卡

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
石竹科技发布XMC规格4通道以太网卡NAC-GE;石竹科技;《北京石竹科技新闻公告》;20160610;第1-2页，附图 *

Also Published As

Publication number Publication date
CN109495278A (zh) 2019-03-19

Similar Documents

Publication Publication Date Title
CN109495278B (zh) 一种基于xmc标准接口的网卡
US20130115819A1 (en) Adapter card for pci express x1 to compact pci express x1
JPH11184578A (ja) Ｐｃｉバスのホットプラグ制御器
CN113326218B (zh) 一种通信与调试设备电路及应用其的嵌入式智能计算系统
US8006008B2 (en) Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices
CN209489030U (zh) 主控机箱和电力电子控制系统
CN101901202B (zh) 一种ahb总线设备跨时钟域访问apb总线设备的电路
CN215868585U (zh) 显示屏控制板卡及显示屏控制系统
CN107480085A (zh) 多接口综合测试系统
CN109358995A (zh) 一种多功能测试背板及测试方法
CN107832251A (zh) 一种开关电源域并行接口到常开电源域并行接口的转接电路
US20080133799A1 (en) Control and slow data transmission method for serial interface
CN111427809A (zh) 皮秒级高精度定时同步高速互联背板
CN110988651A (zh) 电子电路产品的驱动采集装置和检测装置
CN104281220B (zh) 一种用于安装PCI Express板卡的6U CPCI Express转接卡
US6514090B1 (en) Method and apparatus for high speed differential signaling, employing split pin connectors and split via technology
CN101290607B (zh) 一种芯片调试接口装置
CN211831031U (zh) 一种网络切换电路
CN111856246B (zh) 一种高速同步触发总线电路及同步触发方法
Vaidya et al. Development of verification IP of physical layer of PCIe
US11687483B1 (en) Embedded physical layers with passive interfacing for configurable integrated circuits
CN219659736U (zh) 以太网光电转换装置
CN212379519U (zh) 一种高速同步触发总线电路
CN110083565B (zh) Vpx总线信号接收处理系统
CN216795014U (zh) 应用于称重数据采集系统的时钟同步系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant