CN109492418A - 一种基于aes算法的通用dsp安全加解密系统 - Google Patents
一种基于aes算法的通用dsp安全加解密系统 Download PDFInfo
- Publication number
- CN109492418A CN109492418A CN201811395130.4A CN201811395130A CN109492418A CN 109492418 A CN109492418 A CN 109492418A CN 201811395130 A CN201811395130 A CN 201811395130A CN 109492418 A CN109492418 A CN 109492418A
- Authority
- CN
- China
- Prior art keywords
- aes algorithm
- module
- data
- program
- deciphering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/45—Structures or tools for the administration of authentication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
Abstract
本发明公开了一种基于AES算法的通用DSP安全加解密系统，包括基于AES算法的上位机、通用数字信号处理器、串口下载器、基于AES算法的解密模块、OTP存储模块和程序存储器；上位机用于将需要安全防护的程序代码经加密后生成密文程序代码作为加密秘钥存储在程序存储器中，上位机还用于将加密过程中生成的十一轮解密密钥经过串口下载器下载到OTP存储模块中。本发明可有效的防止程序代码在总线接口被直接读取，对运行在DSP内的程序代码进行了严格保护，在数据生成、数据传输、数据存储、数据运行等各个环节，本发明均能安全防护，有效的保证了运行系统的数据安全。
Description
技术领域
本发明涉及一种基于AES算法的通用DSP安全加解密系统,用于将通用DSP设计成具有灵活解密功能的数字信号处理器，属于信息安全防护处理技术领域。
背景技术
随着现代社会的日益信息化、数字化与网络化，人们对信息安全技术的需求越来越广泛和深入，信息安全技术的应用领域从传统的军事、政治部门逐步扩展到社会生活的各个方面，信息安全产品成为整个社会良性运转的重要保障。DSP作为数据处理和算法应用的核心器件，在各类航天、航空的电子系统中发挥着极其重要的作用。在应用过程中，第三方可以通过许多途径获取运行中的程序代码，尤其是各类核心算法、通信协议等信息无法得到有效的保护。作为信息安全技术的硬件载体，构建一个安全加解密系统保证数据处理信息能够安全的传输和执行而变得至关重要。
发明内容
为了解决上述技术问题，本发明提供了一种基于AES算法的通用DSP安全加解密系统。
为了达到上述目的，本发明的技术方案如下：
本发明提供一种基于AES算法的通用DSP安全加解密系统，包括：
一个基于AES算法的上位机；
一个通用数字信号处理器；
一个串口下载器；
一个基于AES算法的解密模块；
一个OTP存储模块；
一个或多个程序存储器，其与所述通用数字信号处理器相连；
所述解密模块和OTP存储模块内置于所述通用数字信号处理器内；
所述基于AES算法的上位机用于将需要安全防护的程序代码经加密后生成密文程序代码作为加密秘钥存储在所述程序存储器中，所述基于AES算法的上位机还用于将加密过程中生成的十一轮解密密钥经过串口下载器下载到所述OTP存储模块中。
作为优选的方案，所述基于AES算法的上位机支持AES算法加密、解密密钥生成下载和串口通信功能，AES算法的加密密钥可任意给定一个128Bit的数据，但加密密钥和下载到DSP片内的解密密钥必须相对应。
作为优选的方案，所述串口下载器支持自定义的通信协议，用于解密密钥和控制信息的下载传输。
作为优选的方案，所述程序存储器置于数字信号处理器外部上的外部总线上。
作为优选的方案，所述OTP存储模块的内置三块区域用于存储十一轮解密密钥和JTAG屏蔽控制信号。
作为优选的方案，DSP的工作模式分为安全工作模式和普通工作模式，安全工作模式与普通工作模式下时序一致；在安全工作模式下，存储在程序存储器中的密文数据经解密模块解密后生成的明文代码被搬移到片内存储空间，完成程序的执行。
作为优选的方案，在安全工作模式下，支持JTAG屏蔽功能，无法通过JTAG端口对电路进行调试和读取片内SRAM数据。
作为优选的方案，所述DSP内置有BootROM模块，所述BootROM模块内置的模式判决模块用于区分安全工作模式和普通工作模式，安全工作模式下，所述通用数字信号处理器通过BootROM模块内置的数据搬移模块经数据、地址总线将密文代码搬移到解密模块中，待13个解密周期之后再将解密后的明文代码搬移到片内SRAM内，待所有数据解密结束之后开始执行程序。
在DSP内置的BootROM模块中设计增加模式判别和数据搬移功能。电路启动之后，模式判决模块根据OTP存储模块内存储的数据信息判断电路是安全工作模式还是普通工作模式；OTP存储模块内存储的解密密钥数据自动读取到内置的密钥寄存器中，待数据解密过程中调用；片内SRAM全空间自动刷新清零。
DSP的工作模式由上位机下载到OTP存储模块中的数据信息决定。在安全工作模式下， DSP外部总线接口传输的均为密文数据；JTAG具备可屏蔽功能，无法通过JTAG端口对电路进行调试和读取片内SRAM数据。
本发明具有以下有益效果：本发明可有效的防止程序代码在总线接口被直接读取，对运行在DSP内的程序代码进行了严格保护，密钥可以灵活设计并存储在OTP存储模块内，安全可靠，也无法通过解剖芯片的方式读取密钥和程序代码。对于整个DSP运行系统来说，在数据生成、数据传输、数据存储、数据运行等各个环节，本发明均能安全防护，有效的保证了运行系统的数据安全。
附图说明
图1为本发明的通用DSP安全加解密系统框图。
图2为本发明的上位机的数据烧录流程图。
图3为本发明的通用DSP内部结构图。
图4为本发明的密文程序代码执行流程图。
具体实施方式
下面结合附图详细说明本发明的优选实施方式。
为了达到本发明的目的，如图1所示，在本发明的其中一种实施方式中提供一种基于AES算法的通用DSP安全加解密系统，包括：
一个基于AES算法的上位机；
一个通用数字信号处理器；
一个串口下载器；
一个基于AES算法的解密模块；
一个OTP存储模块；
一个或多个程序存储器，其与所述通用数字信号处理器相连；
所述解密模块和OTP存储模块内置于所述通用数字信号处理器内；
所述基于AES算法的上位机用于将需要安全防护的程序代码经加密后生成密文程序代码作为加密秘钥存储在所述程序存储器中，所述基于AES算法的上位机还用于将加密过程中生成的十一轮解密密钥经过串口下载器下载到所述OTP存储模块中。
具体地，上位机采用C++语言编写设计软件程序，支持128Bit、192Bit和256Bit三种不同位宽的AES算法，具备AES算法加密和解密密钥生成功能，支持用户口令登录，具有良好的人机交互界面。上位机通过串口下载器将解密密钥和相关的控制信息下载烧录到DSP内置的OTP存储模块，二者之间采用自定义通信协议，其数据下载烧录流程如图2所述。OTP存储模块采用Anti-Fuse技术设计，内置三块区域空间用于存储解密密钥和JTAG控制信息。
具体地，所述基于AES算法的上位机支持AES算法加密、解密密钥生成下载和串口通信功能，AES算法的加密密钥可任意给定一个128Bit的数据，但加密密钥和下载到DSP片内的解密密钥必须相对应。
具体地，所述串口下载器支持自定义的通信协议，用于解密密钥和控制信息的下载传输。
具体地，所述程序存储器置于数字信号处理器外部上的外部总线上。
具体地，所述OTP存储模块的内置三块区域用于存储十一轮解密密钥和JTAG屏蔽控制信号。
具体地，DSP的工作模式分为安全工作模式和普通工作模式，安全工作模式与普通工作模式下时序一致；在安全工作模式下，存储在程序存储器中的密文数据经解密模块解密后生成的明文代码被搬移到片内存储空间，完成程序的执行。
具体地，在安全工作模式下，支持JTAG屏蔽功能，无法通过JTAG端口对电路进行调试和读取片内SRAM数据。
具体地，所述DSP内置有BootROM模块，所述BootROM模块内置的模式判决模块用于区分安全工作模式和普通工作模式，安全工作模式下工作时，所述通用数字信号处理器通过BootROM模块内置的数据搬移模块经数据、地址总线将密文代码搬移到解密模块中，待13个解密周期之后再将解密后的明文代码搬移到片内SRAM内，待所有数据解密结束之后开始执行程序。
在DSP内置的BootROM中设计增加模式判别和数据搬移功能。电路启动之后，模式判决模块根据OTP存储模块内存储的数据信息判断电路是安全工作模式还是普通工作模式；OTP存储模块内存储的解密密钥数据自动读取到内置的密钥寄存器中，待数据解密过程中调用；片内SRAM全空间自动刷新清零。
本发明是基于通用DSP开发设计，在不改变原有通用DSP架构、指令集及功能的基础上增加AES解密模块和OTP存储模块的设计，其结构如图3所示。在保留原电路的基础上，增加模式判决和数据搬移设计。电路采用正向设计思路，在经历方案论证、逻辑设计、仿真验证、版图设计、制版流片及封装测试后升级为具备AES算法解密功能的通用DSP。
电路在上电启动之后，BootROM模块根据OTP存储模块内的数据判断电路的工作模式，在不需要安全防护的条件下，DSP的使用方法与通用DSP的使用方法一样；若需要DSP工作在安全工作模式下，上位机和DSP需要联合使用，其步骤大体如下：
S1：设置密钥，利用上位机将需要安全保护的明文代码数据进行加密处理，处理后的密文程序烧录制程序存储器；
S2：利用上位机和串口下载器将解密密钥烧录下载至OTP存储模块中；
S3：DSP上电判断检测到OTP存储模块内有存储数据，即进入安全工作模式；
S4：电路内置BootROM模块自动进入安全工作模式，将程序存储器密文代码数据搬移至进行解密处理，流程如图4所示，直至程序片内执行结束；
其中，解密执行流程中，BootROM模块的搬移程序搬移位宽为32Bit的密文数据4次，再将4个32Bit的数据整合成一个128Bit的密文数据，使能AES解密，等待13个解密执行周期，待解密模块输出解密完成标识之后，将128Bit的明文代码写到四个32Bit的寄存器中，最后再分别将四个32Bit寄存器中的明文代码写入片内SRAM，循环往复，直至所有的密文数据解密完成。
另外，在安全工作模式下，利用上位机向OTP存储模块内烧录JTAG控制信息，可以永久屏蔽JTAG的调试功能，即无法通过JTAG端口读取任何片内的数据信息。
以上所述的仅是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (8)
1.一种基于AES算法的通用DSP安全加解密系统，其特征在于，包括：
一个基于AES算法的上位机；
一个通用数字信号处理器；
一个串口下载器；
一个基于AES算法的解密模块；
一个OTP存储模块；
一个或多个程序存储器，其与所述通用数字信号处理器相连；
所述解密模块和OTP存储模块内置于所述通用数字信号处理器内；
所述基于AES算法的上位机用于将需要安全防护的程序代码经加密后生成密文程序代码作为加密秘钥存储在所述程序存储器中，所述基于AES算法的上位机还用于将加密过程中生成的十一轮解密密钥经过串口下载器下载到所述OTP存储模块中。
2.根据权利要求1所述的基于AES算法的通用DSP安全加解密系统，其特征在于，所述基于AES算法的上位机支持AES算法加密、解密密钥生成下载和串口通信功能，AES算法的加密密钥可任意给定一个128Bit的数据，但加密密钥和下载到DSP片内的解密密钥必须相对应。
3.根据权利要求1所述的基于AES算法的通用DSP安全加解密系统，其特征在于，所述串口下载器支持自定义的通信协议，用于解密密钥和控制信息的下载传输。
4.根据权利要求1所述的基于AES算法的通用DSP安全加解密系统，其特征在于，所述程序存储器置于数字信号处理器外部上的外部总线上。
5.根据权利要求1所述的基于AES算法的通用DSP安全加解密系统，其特征在于，所述OTP存储模块的内置三块区域用于存储十一轮解密密钥和JTAG屏蔽控制信号。
6.根据权利要求1所述的基于AES算法的通用DSP安全加解密系统，其特征在于，所述DSP的工作模式分为安全工作模式和普通工作模式，安全工作模式与普通工作模式下时序一致；在安全工作模式下工作时，存储在程序存储器中的密文数据经解密模块解密后生成的明文代码被搬移到片内存储空间，完成程序的执行。
7.根据权利要求6所述的基于AES算法的通用DSP安全加解密系统，其特征在于，在安全工作模式下工作时，支持JTAG屏蔽功能，无法通过JTAG端口对电路进行调试和读取片内SRAM数据。
8.根据权利要求7所述的基于AES算法的通用DSP安全加解密系统，其特征在于，所述DSP内置有BootROM模块，所述BootROM模块内置的模式判决模块用于区分安全工作模式和普通工作模式；安全工作模式下，所述通用数字信号处理器通过BootROM模块内置的数据搬移模块经数据、地址总线将密文代码搬移到解密模块中，待13个解密周期之后再将解密后的明文代码搬移到片内SRAM内，待所有数据解密结束之后开始执行程序。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811395130.4A CN109492418A (zh) | 2018-11-22 | 2018-11-22 | 一种基于aes算法的通用dsp安全加解密系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811395130.4A CN109492418A (zh) | 2018-11-22 | 2018-11-22 | 一种基于aes算法的通用dsp安全加解密系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109492418A true CN109492418A (zh) | 2019-03-19 |
Family
ID=65697336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811395130.4A Pending CN109492418A (zh) | 2018-11-22 | 2018-11-22 | 一种基于aes算法的通用dsp安全加解密系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109492418A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110135199A (zh) * | 2019-05-09 | 2019-08-16 | 中国电子科技集团公司第五十八研究所 | 安全通用数字信号处理dsp芯片 |
| CN112257082A (zh) * | 2020-10-19 | 2021-01-22 | 北京京航计算通讯研究所 | Dsp嵌入式系统调试接口访问控制方法 |
| CN112286096A (zh) * | 2020-10-19 | 2021-01-29 | 北京京航计算通讯研究所 | Dsp嵌入式系统调试接口访问控制系统 |
| CN114430319A (zh) * | 2020-10-29 | 2022-05-03 | 漳州立达信光电子科技有限公司 | 平行运算加解密系统、发送端装置以及接收端装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004114173A3 (de) * | 2003-06-25 | 2005-05-26 | Tuev Rheinland Holding Ag | Produktschutz-portal und verfahren zur echtheitsprüfung von produkten |
| CN104486069A (zh) * | 2014-12-23 | 2015-04-01 | 天津光电通信技术有限公司 | 一种基于fpga实现的gost加解密设备及其方法 |
| CN105162578A (zh) * | 2015-09-23 | 2015-12-16 | 中国电子科技集团公司第五十八研究所 | 应用于通用数字信号处理器的加密电路 |
| CN105184196A (zh) * | 2015-09-02 | 2015-12-23 | 四川九洲电器集团有限责任公司 | 电子系统信息安全保护系统及方法 |
| CN107947916A (zh) * | 2017-12-22 | 2018-04-20 | 四川大学 | 一种基于des算法的一体式加解密模块 |
-
2018
- 2018-11-22 CN CN201811395130.4A patent/CN109492418A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004114173A3 (de) * | 2003-06-25 | 2005-05-26 | Tuev Rheinland Holding Ag | Produktschutz-portal und verfahren zur echtheitsprüfung von produkten |
| CN104486069A (zh) * | 2014-12-23 | 2015-04-01 | 天津光电通信技术有限公司 | 一种基于fpga实现的gost加解密设备及其方法 |
| CN105184196A (zh) * | 2015-09-02 | 2015-12-23 | 四川九洲电器集团有限责任公司 | 电子系统信息安全保护系统及方法 |
| CN105162578A (zh) * | 2015-09-23 | 2015-12-16 | 中国电子科技集团公司第五十八研究所 | 应用于通用数字信号处理器的加密电路 |
| CN107947916A (zh) * | 2017-12-22 | 2018-04-20 | 四川大学 | 一种基于des算法的一体式加解密模块 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110135199A (zh) * | 2019-05-09 | 2019-08-16 | 中国电子科技集团公司第五十八研究所 | 安全通用数字信号处理dsp芯片 |
| CN112257082A (zh) * | 2020-10-19 | 2021-01-22 | 北京京航计算通讯研究所 | Dsp嵌入式系统调试接口访问控制方法 |
| CN112286096A (zh) * | 2020-10-19 | 2021-01-29 | 北京京航计算通讯研究所 | Dsp嵌入式系统调试接口访问控制系统 |
| CN114430319A (zh) * | 2020-10-29 | 2022-05-03 | 漳州立达信光电子科技有限公司 | 平行运算加解密系统、发送端装置以及接收端装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104156642B (zh) | 一种基于安全触控屏控制芯片的安全密码输入系统和方法 | |
| US9251380B1 (en) | Method and storage device for isolating and preventing access to processor and memory used in decryption of text | |
| CN109492418A (zh) | 一种基于aes算法的通用dsp安全加解密系统 | |
| KR102013841B1 (ko) | 데이터의 안전한 저장을 위한 키 관리 방법 및 그 장치 | |
| CN104202161B (zh) | 一种SoC密码芯片 | |
| CN102436423B (zh) | 通用片外NorFlash核心数据保护的控制器及方法 | |
| US20080205651A1 (en) | Secure processor system without need for manufacturer and user to know encryption information of each other | |
| CN111400732B (zh) | 一种基于usb通道的加解密模块及设备 | |
| US20070101158A1 (en) | Security region in a non-volatile memory | |
| CN110135199A (zh) | 安全通用数字信号处理dsp芯片 | |
| CN104025500A (zh) | 使用在物理上不可克隆的函数的安全密钥存储 | |
| JP2020529758A (ja) | 記憶データの暗号化及び復号の機器及び方法 | |
| KR20110034631A (ko) | 테스트 동작모드 동안 집적회로 상의 디지털 정보를 보호하기 위한 장치 및 방법 | |
| CN103258172A (zh) | 一种芯片片外Nor Flash总线接口硬件加密装置 | |
| CN106022169A (zh) | 一种基于zynq小型密码机的加密保护方法及实现该方法的装置 | |
| CN114785503B (zh) | 密码卡及其根密钥保护方法、计算机可读存储介质 | |
| RU2458389C2 (ru) | Однокристальный компьютер и тахограф | |
| CN108959129B (zh) | 一种基于硬件的嵌入式系统机密性保护方法 | |
| JP2007310601A (ja) | マイクロコンピュータおよびそのソフトウェア保護方法 | |
| CN110659506A (zh) | 基于密钥刷新对存储器进行重放保护 | |
| CN111737773A (zh) | 具有se安全模块功能的嵌入式安全存储器 | |
| CN114237492A (zh) | 非易失性存储器保护方法及装置 | |
| CN109583196B (zh) | 一种密钥生成方法 | |
| CN113542303A (zh) | 秘钥在非可信环境的软件导入系统及方法 | |
| CN102110038B (zh) | 一种安全类芯片的测试电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190319 |