JP2020529758A - 記憶データの暗号化及び復号の機器及び方法 - Google Patents

Abstract

本発明は、ステップ１：複数の鍵を生成するように構成される真の乱数の生成器を提供すること、ステップ２：データを記憶するように構成されるデータメモリ及び鍵を記憶するように構成される鍵メモリを提供し、鍵メモリ内に鍵を書き込むこと、及びステップ３：データを読み書きするように構成されるデータ読取／書込みインタフェースモジュールを提供し、鍵を読み取り暗号化及び復号操作を行うように構成されるデータ暗号化／復号モジュールを提供することを含む、記憶データの暗号化及び復号方法であって、データ読取／書込みインタフェースモジュールから書き込まれるデータはデータ暗号化／復号モジュールによって暗号化され、その後データメモリ内に書き込まれ、データメモリから読み取られるデータはデータ暗号化／復号モジュールによって復号され、その後データ読取／書込みインタフェースモジュールに読み取られる、方法を提供する。本発明は、記憶データの暗号化及び復号機器を更に提供する。本発明はデータのセキュリティを効果的に高めることができる。

Description

技術分野
本発明はコンピュータ装置の科学技術分野に関し、具体的には記憶データの暗号化及び復号の機器及び方法に関する。

背景技術
世界的な情報化が加速するにつれ、ネットワーク及びモバイルインターネット装置が人々の生活に密に結びついており、現代社会において情報をやり取りするのに不可欠な通信手段になっている。モバイルスマート装置の性能が劇的に改善し、高速モバイルインターネットの到達範囲がますます拡大することにより、在宅勤務及びモバイル金融取引が大規模に行われている。しかし、勤務上のデータ及び金融取引データが一層の脅威にさらされている。

データセキュリティの問題を解決するにはコンピュータ技術、暗号理論、及びネットワークアプリケーションレベルを改善しなければならない。現在、情報セキュリティの保護は従来の単一点の情報の暗号化から、チップレベルのハードウェア保護に基づく全ネットワークシステムを対象として含む情報保証システムの構築へと発展している。加えて、安価、小容量、高性能、クラッキング耐性、及び情報セキュリティ保護メカニズムを有するチップ設計が不可避のトレンドになっている。従って、システムオンチップ（ＳｏＣ）のチップ設計は、埋め込みシステムの新たな開発目標に徐々になっている。チップの設計者は通常、ＳｏＣチップ内に暗号化及び復号アルゴリズム並びに情報セキュリティプロトコルを統合し、十分なセキュリティレベルを保証する。しかし、ＳｏＣチップに統合される従来技術の暗号化及び復号アルゴリズムは、同じ鍵を使用することによって異なるチップ又は同じチップの異なる記憶域を暗号化及び復号し、かかる形態ではデータを効果的に保護することができない。

従って、異なる鍵を使用することによって異なるチップ内の又は同じチップの異なる記憶域内のデータを暗号化及び復号することができ、それによりデータの記憶、読取、及び書込み操作をより効果的に実施する、記憶データの暗号化及び復号の機器及び方法を設計することが急務である。

発明の概要
本発明の中で提供する記憶データの暗号化及び復号の機器及び方法は、従来技術の欠点を克服するために、異なる鍵を使用することによって異なるチップ内の又は同じチップの異なる記憶域内のデータを暗号化及び復号することができ、それによりデータの記憶、読取、及び書込み操作を効率的に実施する。

第１の態様では、本発明は、
ステップ１：複数の鍵を生成するように構成される真の乱数の生成器（true random number generator）を提供すること、
ステップ２：データを記憶するように構成されるデータメモリ及び鍵を記憶するように構成される鍵メモリを提供し、鍵メモリ内に鍵を書き込むこと、及び
ステップ３：データを読み書きするように構成されるデータ読取／書込みインタフェースモジュールを提供し、鍵を読み取り暗号化及び復号操作を行うように構成されるデータ暗号化／復号モジュールを提供すること
を含む、記憶データの暗号化及び復号方法であって、
データ読取／書込みインタフェースモジュールから書き込まれるデータはデータ暗号化／復号モジュールによって暗号化され、その後データメモリ内に書き込まれ、データメモリから読み取られるデータはデータ暗号化／復号モジュールによって復号され、その後データ読取／書込みインタフェースモジュールに読み取られる、方法を提供する。

任意選択的に、上記のステップ３はデータメモリ内のデータを分けるかどうかを判断することを更に含み、
判断の結果が肯定の場合はデータメモリを複数の論理データ記憶域に分割し、複数のデータ記憶域のデータに対して暗号化及び復号操作を選択的に行い、
判断の結果が否定の場合はデータメモリをデータ記憶域に分割せずに、全データ記憶域のデータに対して暗号化及び復号操作を行う。

任意選択的に、複数のデータ記憶域のデータに対して暗号化及び復号操作を選択的に行うために使用されるそれぞれのデータ記憶域の鍵は互いに異なり、全データ記憶域のデータに対して暗号化及び復号操作を行うために統一鍵が使用される。

任意選択的に、異なるチップの複数のデータ記憶域内の同じデータ記憶域に対して暗号化及び復号操作を行うために使用される鍵が互いに異なり、異なるチップの全データ記憶域のデータに対して暗号化及び復号操作を行うために使用される鍵が互いに異なる。

任意選択的に、データ暗号化／復号モジュールによって使用される暗号化及び復号アルゴリズムが単一サイクル内で完了される。

任意選択的に、データ暗号化／復号モジュールによって使用される暗号化及び復号アルゴリズムが排他的ＯＲ及びシーケンス再構成を含む。

任意選択的に、データ暗号化／復号モジュールが、システムチップの始動時にハードウェアによって鍵メモリ内の鍵を自動で取得する。

任意選択的に、データメモリ及び鍵メモリが同じ物理媒体上に位置する。

任意選択的に、この方法は、システムが攻撃されたときに鍵メモリ内に記憶されている鍵をクリアできることを更に含む。

別の態様では、本発明は、
複数の鍵を生成するように構成される真の乱数の生成器と、
データを記憶するように構成されるデータメモリ及び鍵を記憶するように構成される鍵メモリを含むメモリバンクと、
データを読み書きするように構成されるデータ読取／書込みインタフェースモジュール、及び複数の鍵を読み取りデータに対して暗号化及び復号操作を行うように構成されるデータ暗号化／復号モジュールを含むメモリ読取／書込みモジュールと
を含む、上記の方法を使用する記憶データの暗号化及び復号機器を提供する。

本発明の実施形態の中で示す記憶データの暗号化及び復号の機器及び方法は、異なるチップ内の又は同じチップの、異なる記憶域内のデータの暗号化を１クロックサイクル内で実施することができ、それによりデータの記憶、読取、及び書込み操作を安全且つ効率的に実施する。

図面の簡単な説明
本発明の実施形態における技術的解決策をより明確に示すために、実施形態を説明するための添付図面を以下で簡潔に紹介する。以下の説明の中の添付図面は本発明の一部の実施形態に過ぎず、当業者なら創造的な取り組みなしに添付図面に従って他の図面を得ることができることが明らかである。

本発明の一実施形態による、記憶データの暗号化及び復号機器の概略的な構造図である。 本発明の一実施形態による、記憶データの暗号化及び復号の流れ図である。 本発明の一実施形態による、記憶データの暗号化及び復号方法のステップの概略図である。

詳細な説明
本発明の実施形態の目的、技術的解決策、及び利点をより明確にするために、本発明の実施形態における添付図面に関して本発明の実施形態における技術的解決策を以下で明確且つ完全に説明する。説明する実施形態は、本発明の全ての実施形態ではなく一部に過ぎないことは明らかである。本発明の実施形態に基づき、創造的な取り組みなしに当業者によって得られる他の全ての実施形態が本発明の保護範囲に包含されるものとする。

本発明は記憶データの暗号化及び復号機器を提供する。図１は、本発明の一実施形態による、記憶データの暗号化及び復号機器の概略的な構造図である。図示のように、この記憶データの暗号化及び復号機器は、メモリモジュール、メモリバンク、及び真の乱数の生成器を含む。特に、メモリモジュールは、データ及び鍵の読み書きをサポートし、モジュールを通過するデータに対して暗号化及び復号操作を行うように構成される。メモリバンクは、データ及び鍵の記憶機能をサポートするように構成される。真の乱数の生成器は、鍵を生成するように構成される。

メモリ読取／書込みモジュールは、書込みデータを暗号化し、暗号化済みの書込みデータをメモリバンク内に書き込むこと、及びメモリバンクから読み取られる読取データを復号することを担う。メモリ読取／書込みモジュールは、データ読取／書込みインタフェースモジュール及びデータ暗号化／復号モジュールで構成される。データ読取／書込みインタフェースモジュールは、データを読み書きするように構成される。データ暗号化／復号モジュールは、データを暗号化及び復号するように構成される。

特に、データ読取／書込みインタフェースモジュールは、データ暗号化／復号モジュールに暗号化されていない書込みデータを出力し、データ暗号化／復号モジュールから復号された読取データを入力する。

具体的には、データ暗号化／復号モジュールは、単一サイクルの暗号化及び復号アルゴリズムを使用することができる。かかる単一サイクルの暗号化及び復号アルゴリズムは、これだけに限定されないが、排他的ＯＲ、シーケンス再構成等を含み得る。かかる暗号化及び復号アルゴリズムを使用するデータ暗号化／復号モジュールは、データアクセスの効率に影響を及ぼさない。

メモリバンクは、データメモリ及び鍵メモリで構成される。データメモリは、データを記憶するように構成される。鍵メモリは、鍵を記憶するように構成される。典型的には、データメモリ及び鍵メモリは同じ物理記憶媒体上に配置され、それにより記憶域の効率的実装を助けるが、かかる配置に限定されることはない。

特に、データメモリ内のデータは、複数のデータ記憶域に分割することができる。異なる記憶域が異なる鍵を使用することによって暗号化及び復号を行うことができる。各記憶域は、暗号化及び復号を行うかどうかをそれぞれ選択することもできる。但し、同じ記憶域内のデータは同じ鍵を使用することによってのみ暗号化及び復号することができる。加えて、異なるチップの同じデータ記憶域内で使用される鍵も異なり、異なるチップの全データ記憶域のデータに対して暗号化及び復号操作を行うために使用される鍵は、互いに異なる。特定のデータ記憶域内のデータに対して暗号化及び復号操作を行うためにそれぞれ使用される複数の鍵が、鍵メモリ内に記憶される。

真の乱数の生成器は、データに対して暗号化及び復号操作を行うためにデータ暗号化／復号モジュールに与えられる鍵の生成を担う。

とりわけメモリ読取／書込みモジュール内のデータ暗号化／復号モジュールは、真の乱数の生成器によって鍵として生成される真の乱数をメモリバンクの鍵メモリ内に出力し、鍵メモリ内の鍵を使用することによってデータメモリ内へ出力される書込みデータを暗号化し、入力される読取データを復号する。

具体的には、データ暗号化／復号モジュールは、チップの始動時にメモリバンクの鍵メモリ内の鍵を自動で取得し、取得した鍵を使用することによってメモリ読取／書込みモジュールを通過する全てのデータを暗号化及び復号する。鍵を取得するやり方はハードウェアによって実施され、ソフトウェアトランスペアレントである。

具体的には、メモリ読取／書込みモジュールは、データ暗号化／復号モジュールが鍵の取得を完了した後にアクセスされる必要があり、高度なアクセス要求に応答することはできない。

図２は、本発明の一実施形態による、記憶データの暗号化及び復号の流れ図である。図示のように、システムが始動され、真の乱数の生成器が複数の鍵を生成し、データ暗号化／復号モジュールが、真の乱数の生成器によって生成された鍵を鍵メモリ内に書き込む。データメモリ内のデータを分けるかどうかが判断される。判断の結果が肯定の場合はデータメモリを複数のデータ記憶域に論理的に分割し、異なる鍵を使用することによって各データ記憶域のデータに対して暗号化及び復号操作を選択的に行う。判断の結果が否定の場合はデータメモリをデータ記憶域に分割せずに、統一鍵を使用することによって全データ記憶域に対してデータの暗号化及び復号を行う。次いで、メモリ領域読取／書込みモジュールを通過するデータが暗号化及び復号される。本発明の一実施形態では、データ読取／書込みインタフェースモジュールがデータ暗号化／復号モジュールに暗号化されていない書込みデータを伝送し、データ暗号化／復号モジュールがデータを暗号化し、暗号化したデータをデータメモリ内に記憶する。逆に、データメモリは復号されていない読取データをデータ暗号化／復号モジュールに伝送し、データ暗号化／復号モジュールはその復号されていない読取データを復号し、復号した読取データをデータ読取／書込みインタフェースモジュールに伝送する。次いでシステムが攻撃されたかどうかが判断される。システムが攻撃されている場合、データ暗号化／復号モジュールは、メモリ内のデータが攻撃され取得されるのを防ぐために鍵メモリ内の鍵をクリアする。システムが攻撃されていない場合、システムがシャットダウンされているかどうかが判断される。判断の結果が肯定の場合はシステムが始動される。判断の結果が否定の場合、メモリ読取／書込みモジュールを通過するデータが暗号化及び復号される。

図３は、本発明の一実施形態による、記憶データの暗号化及び復号方法のステップの概略図である。図示のように、Ｓ３１で、複数の鍵を生成するように構成される真の乱数の生成器を提供する。Ｓ３２で、データを記憶するように構成されるデータメモリ及び鍵を記憶するように構成される鍵メモリを提供し、鍵メモリ内に鍵を書き込む。Ｓ３３で、データを読み書きするように構成されるデータ読取／書込みインタフェースモジュールを提供し、鍵を読み取り暗号化及び復号操作を行うように構成されるデータ暗号化／復号モジュールを提供し、データ読取／書込みインタフェースモジュールから書き込まれるデータはデータ暗号化／復号モジュールによって暗号化され、その後データメモリ内に書き込まれ、データメモリから読み取られるデータはデータ暗号化／復号モジュールによって復号され、その後データ読取／書込みインタフェースモジュールに読み取られる。

本発明で提供する記憶データの暗号化及び復号の機器及び方法によれば、データメモリが同じチップ内の複数の記憶域に分割され、各記憶域は特定の鍵をそれぞれ使用し、異なるチップ内の同じアドレスを有する記憶域は異なる鍵を使用し、それによりデータセキュリティを保証することができる。加えてシステムがデータセキュリティ攻撃を受ける場合、メモリ内の暗号化データが正しく復号できないように且つ優れた耐攻撃能力を有するように、及びデータの記憶、読取、及び書込み操作を効果的に実施できるように、鍵メモリ内の鍵を消去することができる。

上記の説明は本発明の特定の実装様式に過ぎず、本発明の保護範囲はこれに限定されない。本発明で開示する技術的範囲の当業者が容易に思い付くことができる改変又は置換は、全て本発明の保護範囲に包含されるものとする。従って、本発明の保護範囲は特許請求の範囲の保護範囲に従う。

Claims (10)

1. ステップ１：複数の鍵を生成するように構成される真の乱数の生成器を提供すること、
   ステップ２：データを記憶するように構成されるデータメモリ及び鍵を記憶するように構成される鍵メモリを提供し、前記鍵メモリ内に前記鍵を書き込むこと、及び
   ステップ３：データを読み書きするように構成されるデータ読取／書込みインタフェースモジュールを提供し、前記鍵を読み取り暗号化及び復号操作を行うように構成されるデータ暗号化／復号モジュールを提供すること
   を含む、記憶データの暗号化及び復号方法であって、
   前記データ読取／書込みインタフェースモジュールから書き込まれる前記データは前記データ暗号化／復号モジュールによって暗号化され、その後前記データメモリ内に書き込まれ、前記データメモリから読み取られる前記データは前記データ暗号化／復号モジュールによって復号され、その後前記データ読取／書込みインタフェースモジュールに読み取られる、
   方法。
2. ステップ３が前記データメモリ内のデータを分けるかどうかを判断することを更に含み、
   前記判断の結果が肯定の場合は前記データメモリを複数の論理データ記憶域に分割し、前記複数のデータ記憶域のデータに対して暗号化及び復号操作を選択的に行い、
   前記判断の結果が否定の場合は前記データメモリをデータ記憶域に分割せずに、全データ記憶域のデータに対して暗号化及び復号操作を行う、
   請求項１に記載の方法。
3. 前記複数のデータ記憶域の前記データに対して暗号化及び復号操作を選択的に行うために使用されるそれぞれのデータ記憶域の鍵は互いに異なり、前記全データ記憶域の前記データに対して暗号化及び復号操作を行うために統一鍵が使用される、請求項２に記載の方法。
4. 異なるチップの前記複数のデータ記憶域内の同じデータ記憶域に対して暗号化及び復号操作を行うために使用される鍵が互いに異なり、異なるチップの前記全データ記憶域の前記データに対して暗号化及び復号操作を行うために使用される鍵が互いに異なる、請求項３に記載の方法。
5. 前記データ暗号化／復号モジュールによって使用される暗号化及び復号アルゴリズムが単一サイクル内で完了される、請求項１に記載の方法。
6. 前記データ暗号化／復号モジュールによって使用される前記暗号化及び復号アルゴリズムが排他的ＯＲ及びシーケンス再構成を含む、請求項５に記載の方法。
7. 前記データ暗号化／復号モジュールが、システムチップの始動時にハードウェアによって前記鍵メモリ内の前記鍵を自動で取得する、請求項１に記載の方法。
8. 前記データメモリ及び前記鍵メモリが同じ物理媒体上に位置する、請求項１に記載の方法。
9. 前記方法は、システムが攻撃されたときに前記鍵メモリ内に記憶されている前記鍵をクリアできることを更に含む、請求項１に記載の方法。
10. 複数の鍵を生成するように構成される真の乱数の生成器と、
    データを記憶するように構成されるデータメモリ及び鍵を記憶するように構成される鍵メモリを含むメモリバンクと、
    データを読み書きするように構成されるデータ読取／書込みインタフェースモジュール、及び前記複数の鍵を読み取り前記データに対して暗号化及び復号操作を行うように構成されるデータ暗号化／復号モジュールを含むメモリ読取／書込みモジュールと
    を含む、請求項１に記載の方法を使用する機器。