KR101155697B1 - 비휘발성 메모리에 데이터를 기록하고 이로부터 데이터를 판독하기 위한 데이터 화이트닝 - Google Patents

비휘발성 메모리에 데이터를 기록하고 이로부터 데이터를 판독하기 위한 데이터 화이트닝 Download PDF

Info

Publication number
KR101155697B1
KR101155697B1 KR1020100019023A KR20100019023A KR101155697B1 KR 101155697 B1 KR101155697 B1 KR 101155697B1 KR 1020100019023 A KR1020100019023 A KR 1020100019023A KR 20100019023 A KR20100019023 A KR 20100019023A KR 101155697 B1 KR101155697 B1 KR 101155697B1
Authority
KR
South Korea
Prior art keywords
memory
data
information
encryption
physical address
Prior art date
Application number
KR1020100019023A
Other languages
English (en)
Other versions
KR20100100649A (ko
Inventor
케네스 헤르만
매튜 비옴
마이클 제이. 스미스
타호마 엠. 토엘케스
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20100100649A publication Critical patent/KR20100100649A/ko
Application granted granted Critical
Publication of KR101155697B1 publication Critical patent/KR101155697B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2107—File encryption

Abstract

플래시 메모리와 같은 비휘발성 메모리로의 저장을 위해 데이터를 화이트닝하고 관리하기 위한 시스템들, 장치들 및 방법들이 제공된다. 일부 실시예들에서, 시스템-온-칩(SoC) 및 비휘발성 메모리를 포함하는 미디어 플레이어와 같은 전자 디바이스가 제공된다. SoC는 SoC 제어 회로, 및 SoC 제어 회로와 비휘발성 메모리간의 인터페이스로서 동작하는 메모리 인터페이스를 포함한다. SoC는 또한 고급 암호 표준(AES)에 기초한 블록 암호와 같은 암호화 모듈을 포함할 수 있다. 메모리 인터페이스는 비휘발성 메모리로의 저장에 앞서서 민감한 데이터, 비-민감한 데이터 및 메모리 관리 데이터를 포함하는 모든 타입들의 데이터를 화이트닝하도록 암호화 모듈에게 지시할 수 있다. 이것은 예를 들면 프로그램-디스터브 문제들 또는 다른 판독/기록/삭제 신뢰성 이슈들을 방지하거나 감소시킬 수 있다.

Description

비휘발성 메모리에 데이터를 기록하고 이로부터 데이터를 판독하기 위한 데이터 화이트닝{DATA WHITENING FOR WRITING AND READING DATA TO AND FROM A NON-VOLATILE MEMORY}
본 발명은 NAND 플래시 메모리와 같은 비휘발성 메모리로의 저장을 위해 데이터를 화이트닝(whitening)하고 관리하기 위한 시스템들, 방법들 및 장치들에 관한 것이다.
다른 타입들의 비휘발성 메모리들뿐만 아니라 NAND 플래시 메모리는 대용량 저장을 위해 전자 디바이스들에 일반적으로 이용되고 있다. 예를 들면, 휴대용 미디어 플레이어들은 음악, 비디오들 및 다른 미디어를 저장하는 플래시 메모리를 종종 포함한다.
메모리 용량들을 유지하거나 증가시키면서도 이들 전자 디바이스들의 크기를 감소시키기 위해, 플래시 및 다른 타입들의 메모리 셀들은 계속적으로 크기가 축소되고 있고 더욱 더 밀집하여 팩킹되고(packed) 있다. 이것은 비휘발성 메모리에 기록하고 이로부터 판독할 때 신뢰성을 감소시키는 프로그램-교란 및 다른 문제들을 야기시킬 수 있다. 특히, 하나 이상의 페이지들(즉, 비휘발성 메모리에 한번에 기록될 수 있는 데이터의 단위)의 프로그래밍 동안에, 메모리 셀들에 저장되어 있는 데이터 비트들이 거의 모두 동일한 값(예를 들면, 거의 모두 1 또는 모두 제로)인 경우, 이들 메모리 셀들에 인가된 프로그래밍 전압들은 근처의 메모리 셀들에 대해 강한 전계 효과를 끼칠 수 있다. 이것은 영향을 받은 메모리 셀들이 부정확하게 또는 부분적으로 프로그래밍되도록 유발할 수 있고, 이는 데이터가 후속 판독 동작 동안에 부정확하게 해석될 가능성을 증가시킬 수 있다.
NAND 플래시 메모리와 같은 비휘발성 메모리 상의 저장을 위해 데이터를 화이트닝하거나 관리하기 위한 시스템들, 장치들 및 방법들이 제공된다. "화이트닝"은 일반적으로 데이터의 시퀀스의 랜덤성을 증가시키는 것을 지칭하는 것으로, 이는 데이터 시퀀스들이 고도로 불균형한 개수의 1들 내지 0들을 가질 가능성을 감소시킬 수 있다. 데이터 화이트닝은 고급 암호 표준(Advanced Encryption Standard; AES)에 기초한 블록 암호(block cipher)와 같은 암호화 모듈을 이용하여 수행될 수 있다. 암호화 모듈은 민감한 정보(예를 들면, 개인 정보)에 대한 보안을 제공하는 데에도 이용될 수 있으므로, 개시된 실시예들은 이러한 목적에 전용된 하드웨어를 요구하지 않고서도 데이터 화이트닝을 제공할 수 있다.
일부 실시예들에서, 미디어 플레이어와 같은 전자 디바이스가 제공된다. 전자 디바이스는 시스템-온-칩(system-on-a-chip; SoC) 및 플래시 메모리와 같은 비휘발성 메모리를 포함할 수 있다. SoC는 암호화 모듈 및 메모리 인터페이스를 포함할 수 있다. 메모리 인터페이스는 비휘발성 메모리와 통신하여 판독 및 기록 명령들 각각에 응답하여 비휘발성 메모리로부터 데이터를 판독하거나 이것에 데이터를 프로그래밍할 수 있다. 일부 실시예들에서, 메모리 인터페이스는 비휘발성 메모리와, 판독 및 기록 명령들을 발행할 수 있는 SoC의 파일 시스템 사이의 인터페이스로서 기능할 수 있는 트랜슬레이션층(translation layer)을 포함할 수 있다.
프로그램-교란 또는 다른 신뢰성 이슈들을 방지하기 위해, 메모리 인터페이스는 파일 시스템이 암호화되도록 요구하는 단지 민감한 데이터만이 아니라, 비휘발성 메모리에 기록되는 모든 데이터를 암호화하도록 암호화 모듈에게 지시할 수 있다. 메모리 인터페이스는 비휘발성 메모리에 저장되는 임의의 메모리 관리 데이터뿐만 아니라 암호화가 요구되지 않는 비-민감한 데이터를 암호화할 수 있다. 종종 메타데이터로도 지칭되는 메모리 관리 데이터는 민감하거나 비-민감한 데이터의 저장을 관리할 때 이용하기 위해 메모리 인터페이스에 의해 생성되는 임의의 데이터를 포함할 수 있다. 일부 실시예들에서, 메타데이터는 데이터에 대해 파일 시스템에 의해 제공되는 어드레스(또는 "논리적 어드레스") 및 이 데이터가 저장될 것이거나 저장되었던 비휘발성 메모리의 어드레스(또는 "물리적 어드레스") 사이의 매핑을 추적할 수 있는 메모리 맵 정보를 포함할 수 있다.
SoC의 암호화 모듈은 종종 "암호화 시드들(seeds)"로 지칭될 수 있는 하나 이상의 초기 값들을 이용하여 데이터를 암호화하고 암호해제할 수 있다. AES 엔진들에 있어서, 암호화 시드들은 키 및 초기화 벡터("IV")를 포함할 수 있다. 메모리 인터페이스는 판독되거나 프로그래밍되고 있는 데이터의 타입(예를 들면, 민감한 데이터, 비-민감한 데이터, 또는 메타데이터)에 기초하여 암호화 시드들을 생성하거나 선택할 수 있다. 일부 실시예들에서, 메모리 인터페이스는 파일 시스템으로부터 데이터를 판독하거나 기록하는 명령을 수신할 수 있고, 메모리 인터페이스는 정보가 민감한 지 또는 비-민감한 지 여부를 검출할 수 있다. 데이터가 민감한 경우, 메모리 모듈은 파일 시스템에 의해 제공되는 안전한 개인 키 및 초기화 벡터를 이용하여 데이터를 암호화할 수 있다. 그렇지 않으면, 비-민감한 데이터에 대해, 메모리 인터페이스는 데이터의 논리적 어드레스에 기초하여 생성될 수 있는 소정의 화이트닝 키 및 IV를 이용할 수 있다.
이러한 기술을 이용함으로써, 메모리 인터페이스는 데이터의 물리적 어드레스에 종속될 수 있는 암호화 시드를 이용하지 않고 민감한 및 비-민감한 데이터를 화이트닝할 수 있다. 그러므로, 민감한 및 비-민감한 데이터는 이전 물리적 어드레스에 기초하여 데이터를 암호해제하고 새로운 물리적 어드레스에 기초하여 데이터를 재-암호화할 필요없이 비휘발성 메모리의 상이한 물리적 로케이션들 사이에서 이동될 수 있다(예를 들면, 가비지 콜렉션(garbage collection) 또는 웨어 레벨링 동안에, 데이터는 유효 정보 및 자유로운 블록들을 통합하도록 이동되는 경우).
일부 실시예들에서, 메모리 인터페이스에 의해 생성된 메타데이터는 비휘발성 메모리에 유지될 수 있다. 이들 실시예들에서, 메모리 인터페이스는 메타데이터가 비휘발성 메모리에 저장되기 이전에 화이트닝을 위해 메타데이터를 암호화할 수 있다. AES 엔진에 대해, 메모리 인터페이스는 메타데이터가 저장되는 물리적 어드레스에 기초하여 생성될 수 있는 소정 화이트닝 키 및 IV로 AES 엔진을 시딩(seed)할 수 있다. IV는 물리적 어드레스에 기초하고 있기 때문에, 민감한 또는 비-민감한 정보와는 달리, 메모리 인터페이스는 메타데이터를 상이한 물리적 로케이션들 사이에서 이동시키고 있을 때(예를 들면, 가비지 콜렉션 동안에) 메타데이터의 각 페이지 상에서 암호해제(decryption) 및 재암호화를 수행할 수 있다.
본 발명의 상기 및 다른 양태들 및 장점들은 유사한 참조번호들이 전체에 걸쳐 유사한 부분들을 지칭하는 첨부된 도면들과 관련한 이하의 상세한 설명을 고려할 때 더욱 명백하게 될 것이다.
도 1은 본 발명의 실시예에 따라 구성된 전자 디바이스의 개략도이다.
도 2는 전자 디바이스 상에 구현되고 본 발명의 실시예에 따라 구성된 시스템-온-칩의 개략도이다.
도 3은 본 발명의 실시예에 따라 비휘발성 메모리에 데이터를 기록하기 위한 예시적 프로세스의 플로우차트이다.
도 4는 본 발명의 실시예에 따라 비휘발성 메모리로부터 데이터를 판독하기 위한 예시적 프로세스의 플로우차트이다.
도 5는 본 발명의 실시예에 따라 비휘발성 메모리의 물리적 페이지들 사이에서 데이터를 이동시키기 위한 예시적 프로세스의 플로우차트이다.
도 1은 전자 디바이스(100)의 개략도이다. 일부 실시예들에서, 전자 디바이스(100)는 휴대용 미디어 플레이어(예를 들면, 캘리포니아주 쿠페르티노의 애플 인크에 의해 가용하게 된 iPodTM), 셀룰러 전화기(예를 들면, 애플 인크에 의해 가용하게 되는 iPhoneTM), 포켓 크기의 퍼스널 컴퓨터들, 개인휴대단말기(PDA), 데스크탑 컴퓨터, 랩탑 컴퓨터, 및 임의의 다른 적합한 타입의 전자 디바이스이거나 이들을 포함할 수 있다.
전자 디바이스(100)는 시스템-온-칩(SoC, 110) 및 비휘발성 메모리(160)를 포함할 수 있다. 비휘발성 메모리(160)는 플로팅 게이트 기술에 기반한 NAND 플래시 메모리일 수 있고, 각각이 한번에 삭제될 수 있는 "블록들"로 구성될 수 있고, 각각이 한번에 프로그램가능하고 판독가능할 수 있는 "페이지들"로 더 구성될 수 있다. 비휘발성 메모리(160)의 각 페이지는 물리적 페이지 어드레스를 이용하여 어드레싱될 수 있다. 도 1(나중 도면들도 포함) 및 다양한 개시된 실시예들이 플래시 기술를 이용하는 측면에서 기술되지만, 임의의 다른 타입의 비휘발성 메모리가 대신 구현될 수 있다. 예를 들면, 비휘발성 메모리(160)는 NAND 플래시, NOR 플래시, 임의의 장래 세대의 비휘발성 메모리, 또는 그 조합을 포함할 수 있다. 또한, 일부 실시예들에서, 비휘발성 메모리(160)는 오프-칩(off-chip) 대신에 시스템-온-칩(110) 상에 구현될 수 있고, 전자 디바이스(100)는 도면을 과도하게 복잡하게 하는 것을 방지하기 위해 도 1에 도시되지는 않은, 전력원 또는 임의의 사용자 입력 또는 출력 디바이스들과 같은 다른 컴포넌트들을 포함할 수 있다.
시스템-온-칩(110)은 SoC 제어 회로(120), 암호화 모듈(130), 메모리(140), 및 비휘발성 메모리 인터페이스(150)를 포함할 수 있다. SoC 제어 회로(120)는 SoC(110) 및 그 다른 컴포넌트들의 일반적인 동작들 및 기능들을 제어할 수 있다. 예를 들면, 사용자 입력들 또는 애플리케이션의 명령들에 응답하여, SoC 제어 회로(120)는 비휘발성 메모리 인터페이스(150)에 판독 또는 기록 명령들을 발행하여 비휘발성 메모리(160)로부터 데이터를 얻거나 이것에 데이터를 저장할 수 있다. SoC 제어 회로(120)는 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합, 및 전자 디바이스(100)의 기능을 구동하도록 동작하는 임의의 컴포넌트들, 회로 또는 로직을 포함할 수 있다.
메모리(140)는 다이나믹 랜덤 액세스 메모리(DRAM), 동기형 다이나믹 랜덤 액세스 메모리(SDRAM), 더블-데이터-레이트(DDR) RAM, 캐시 메모리, 또는 판독 전용 메모리(ROM)와 같은 임의의 적합한 타입의 휘발성 또는 비휘발성 메모리를 포함할 수 있다. 메모리(140)는 비휘발성 메모리(160)에 프로그래밍하거나 이로부터 판독하기 위한 데이터를 일시적으로 저장할 수 있는 데이터 소스를 포함할 수 있다. 일부 실시예들에서, 메모리(140)는 SoC 제어 회로(120) 또는 메모리 인터페이스(150)에 의해 실행될 수 있는 펌웨어 또는 소프트웨어 애플리케이션들을 저장할 수 있고, 펌웨어 또는 소프트웨어를 위한 일시 스토리지를 제공하거나, 또는 그 조합을 제공할 수 있다.
비휘발성 메모리 인터페이스(150)는 SoC 제어 회로(120)와 비휘발성 메모리(160) 사이에서 드라이버 또는 인터페이스(예를 들면, 플래시 인터페이스)로서 동작할 수도 있는, 하드웨어 및 소프트웨어의 임의의 적합한 조합을 포함할 수 있다. 예를 들면, 메모리 인터페이스(150)는 SoC 제어 회로(120)로부터의 판독 또는 기록 명령들을 해석하여 비휘발성 메모리(160)의 버스 프로토콜과 양립할 수 있는 판독 및 프로그램 명령들을 생성할 수 있다. 메모리 인터페이스(150)는 이하에 설명되는 바와 같이 비휘발성 메모리(160)에 저장될 데이터를 화이트닝하도록 암호화 모듈(130)에게 지시하는 것 및 웨어 레벨링(wear leveling) 또는 가비지 콜렉션(garbage collection) 동안에 비휘발성 메모리(160)의 물리적 로케이션들 사이에서 데이터의 페이지들을 이동시키는 것을 포함하여, 비휘발성 메모리(160)의 페이지들 및 블록들을 관리하도록 이들 및 임의의 다른 적합한 기능들을 수행할 수 있다. 메모리 인터페이스(150)가 SoC 제어 회로(120)로부터 분리된 모듈로서 도시되어 있지만, 일부 실시예들에서, 이들 모듈들은 하드웨어 또는 소프트웨어 컴포넌트들(또는 양쪽 모두)을 공유할 수 있고, 일부 기능은 교환가능할 수 있다.
암호화 모듈(130)은 적합한 암호에 기초하여 암호화 및 암호해제를 수행하도록 구성된 임의의 하드웨어 또는 소프트웨어, 또는 그 조합이거나 이들을 포함할 수 있다. 예를 들면, 암호화 모듈(130)은 고급 암호 표준(AES), 데이터 암호 표준(DES), 또는 RSA에 기초할 수 있다. 암호화 모듈(130)은 비휘발성 메모리(160)에 저장되거나 전자 디바이스(100)와 송/수신되는(예를 들면, 도 1에 도시되지 않은 Wi-FiTM와 같은 통신 회로를 이용함) 개인 정보 또는 빌링(billing) 정보와 같은 민감한 데이터에 대한 보안을 제공할 수 있다. 보안을 제공할 뿐만 아니라, 암호화 모듈(130)에 의해 이용되는 암호화 알고리즘은 그것이 암호화하는 데이터를 화이트닝하거나 랜덤화하는 추가 특징을 제공할 수 있다. 그러므로, 암호화 모듈(130)은 그 데이터가 민감하지 않더라도 데이터를 암호화하도록 지시될 수 있고, 따라서 이러한 데이터는 비휘발성 메모리(160)에 기록되기 이전에 화이트닝될 수 있다. 이런 방식으로, 프로그램-교란 및 다른 신뢰성 이슈들이 감소될 수 있다.
암호화 모듈(130)은 암호화 알고리즘에 의해 암호화 또는 암호해제를 수행하도록 요구될 수 있는, SoC 제어 회로(120) 또는 비휘발성 메모리 인터페이스(150)에 의해 제공되는 하나 이상의 "암호화 시드들"을 이용하여 데이터를 암호화하고 암호해제할 수 있다. 일부 실시예들에서, 그리고 특히 AES-기반 암호화 모듈들에 대해, 암호화 시드들은 키 및 초기화 벡터("IV")를 포함할 수 있다. 암호화된 데이터로부터 원래의 암호화되지 않은 데이터를 복원하기 위해, 암호해제에 이용되는 암호화 시드들은 암호화에 원래 이용된 시드들과 동일할 필요가 있다. 그러므로, 전자 디바이스가 이들 암호화 시드들을 관리하고 생성하는데 이용될 수 있는 다양한 기술들을 예시하는 다양한 특징들이 도 2 내지 5와 관련하여 아래에 개시된다.
이제, 도 2를 참조하면, 시스템-온-칩(SoC, 210)의 개략도가 도시되어 있다. SoC(210)는 SoC(110)의 더 상세한 도면이거나, 시스템-온-칩의 완전히 상이한 구현일 수 있다. SoC(210)는 SoC 제어 회로(220), 암호화 모듈(230) 및 비휘발성 메모리 인터페이스(250)를 포함할 수 있고, 이들 각각은 도 1의 유사하게 명명된 컴포넌트들과 관련하여 상기 설명된 특징들 및 기능들의 임의의 하나를 가질 수 있으며 그 역으로도 마찬가지다. 예를 들면, 일부 실시에들에서, 암호화 모듈(230)은 암호화 시드들을 획득하는 키 및 IV 입력, 및 데이터 입력(도시되지 않음)으로부터 수신된 데이터의 암호화를 인에이블시키거나 디스에이블시키는 인에이블 입력을 가지는 고급 암호 표준(AES) 엔진이거나 이를 포함할 수 있다.
도 2에는 어떠한 메모리 모듈들도 도시되지 않았지만, 도 2에 도시된 임의의 다양한 컴포넌트들 사이에 하나 이상의 적합한 버퍼들 또는 다른 일시 저장 모듈들이 제공될 수 있다는 것은 자명하다. 이들 메모리 모듈들은 SoC 제어 회로(220)의 내부에, SoC 제어 회로(220)의 외부에(예를 들면, 도 1의 메모리(140)), 또는 비휘발성 메모리 인터페이스(250)의 내부 또는 외부와 같이, SoC(210) 상의 임의의 적합한 위치에 배치될 수 있다.
SoC 제어 회로(220)는 전자 디바이스(예를 들면, 도 1의 전자 디바이스(100))의 일반적인 기능들을 제공할 수 있다. 예를 들면, SoC 제어 회로(220)는 사용자에 의해 개시되는 임의의 애플리케이션들(예를 들면, 음악 또는 다른 미디어 애플리케이션들)을 실행할 수 있고, 전자 디바이스의 오퍼레이팅 시스템을 포함할 수 있다. 동작 동안에, 애플리케이션들 및 다른 프로그램들 또는 펌웨어는 대량 스토리지(예를 들면, 도 1의 비휘발성 메모리(160))로부터 데이터를 저장하거나 검색할 필요가 있을 수 있다. SoC 제어 회로(220)는 애플리케이션이 실행되고 있는 정보 타입, 또는 전자 디바이스를 동작시키는 특정 사용자와 같은 다양한 인자들에 기초하여 "민감한" 또는 "비-민감한"정보로서 이러한 데이터를 할당할 수 있다. "민감한 데이터"는 일반적으로 데이터를 암호화하는 명령과 함께 저장을 위해 제공되는(예를 들면, 이하에 설명되는 바와 같이 파일 시스템(222)으로부터) 임의의 정보를 지칭한다. 민감한 데이터는 예를 들면 개인 정보 및 신용카드 정보를 포함할 수 있다.
SoC 제어 회로(220)는 애플리케이션 또는 오퍼레이팅 시스템에 의해 명령되는 판독 및 기록 명령들을 발행하는 파일 시스템(222)을 포함할 수 있다. 파일 시스템(222)은 파일 할당 테이블(FAT) 파일 시스템과 같은 임의의 적합한 타입의 파일 시스템을 포함할 수 있다. 각각의 판독 또는 기록 명령과 함께, 파일 시스템(222)은 데이터가 판독되거나 기록되어야 하는 장소를 나타내는 논리적 어드레스를 제공할 수 있다. 파일 시스템(222)은 오퍼레이팅 시스템 또는 애플리케이션이 데이터가 민감한 것으로 결정했는지 여부에 관한 정보를 제공할 수 있다. 민감한 데이터에 대해, 파일 시스템(222)은 판독 또는 기록 명령과 함께 개인 키 및 초기화 벡터를 제공할 수 있다. 데이터가 비-민감한 경우, 파일 시스템(222)은 유효한 암호화 시드들을 제공하지 않을 수 있다. 예를 들면, 파일 시스템(222)은 유효한 암호화 시드들 대신에 NULL 값들을 제공할 수 있다.
파일 시스템(222)은 전자 디바이스(예를 들면, NAND 플래시) 상에서 구현되는 비휘발성 메모리와 직접적으로는 양립가능하지 않은 프로토콜을 이용하여 논리적 어드레스 및 암호화 시드들과 함께 판독 및 기록 요구들을 제공할 수 있다. 예를 들면, 파일 시스템(222)에 의해 제공되는 논리적 어드레스들은 하드드라이브 기반 시스템에 전형적인 규약들(conventions) 또는 프로토콜들을 이용할 수 있다. 플래시 메모리와는 달리, 하드드라이브 기반 시스템은 처음에 블록 삭제를 수행하지 않고서도 메모리 로케이션을 중복기록할 수 있고, 디바이스의 수명을 증가시키기 위해 웨어 레벨링을 수행할 필요가 없다. 그러므로, SoC(210)는 비휘발성 메모리에 적합한 방식으로 파일 시스템 요구들을 다루는 임의의 메모리-특정(예를 들면, 플래시-특정) 또는 벤더-특정(또는 양쪽 모두) 기능들을 수행할 수 있는 비휘발성 메모리 인터페이스(250)를 포함할 수 있다.
비휘발성 메모리 인터페이스(250)는 트랜슬레이션 층(252), 멀티플렉서들(254, 256), 및 버스 컨트롤러(258)를 포함할 수 있다. 일부 실시예들에서, 트랜슬레이션 층(252)은 플래시 트랜슬레이션 층일 수 있다. 트랜슬레이션 층(252)은 파일 시스템(222)으로부터 판독 및 기록 명령들을 해석하고 판독 및 기록 명령들을 비휘발성 메모리에 적합한 명령들로 번역할 수 있다. 특히, 기록/프로그램 동작 시에, 논리적 어드레스가 비휘발성 메모리 상의 자유롭고(free) 삭제된 물리적 로케이션에 대응하지 않을 수 있기 때문에, 트랜슬레이션 층(252)은 파일 시스템(222)으로부터 수신된 논리적 어드레스에 데이터를 직접 기록하지 않을 수 있다. 대신에, 트랜슬레이션 층(252)은 파일 시스템(222)으로부터 수신된 논리적 어드레스를, 비휘발성 메모리 상의 자유로운 물리적 어드레스로 변환할 수 있다. 판독 동작 시에, 트랜슬레이션 층(252)은 수신된 논리적 어드레스에 대응하는 저장된 데이터의 실제적인 물리적 어드레스를 결정할 수 있다.
트랜슬레이션 층(252)은 논리적 및 물리적 어드레스들 간의 이러한 매핑을 유지하는 메모리 관리 데이터(또는 "메타데이터")를 생성할 수 있다. 메모리 "관리 데이터" 또는 "메타데이터"는 파일 시스템에 의해 제공되지 않은 임의의 데이터를 포함할 수 있고, 대신에 이는 인터페이스(250)의 컴포넌트들(예를 들면, 트랜슬레이션 층(252))에 의해 생성될 수 있다. 트랜슬레이션 층(252)은 또한 이하에 설명된 가비지 콜렉션 또는 웨어 레벨링을 수행하는 것을 포함하여, 비휘발성 메모리 상의 저장을 관리하기 위한 임의의 다른 적합한 태스크들을 수행할 수 있다.
메모리 관리 데이터(예를 들면, 결정된 물리적 어드레스들)를 이용하는 경우, 트랜슬레이션 층(252)은 버스 컨트롤러(258)에게 판독 및 기록 요청들을 제공할 수 있고, 삭제 요청들을 버스 컨트롤러(258)에게 발행하여 비휘발성 메모리 상의 저장 공간을 자유롭게 할 수 있다. 버스 컨트롤러(258)는 비휘발성 메모리에 의해 채용된 버스 프로토콜을 이용하여 비휘발성 메모리와 통신함으로써 요구된 판독, 기록 및 삭제 동작들을 실행한다. 일부 실시예들에서, 버스 컨트롤러(258)는 벤더-특정 비휘발성 메모리와 통신할 수 있는 "메모리 기술 드라이버(memory technology driver)"를 포함할 수 있다.
버스 컨트롤러(258)가 비휘발성 메모리에 데이터를 기록하도록 하기 이전에, 비휘발성 메모리 인터페이스(250)는 암호화 모듈(230)이 데이터를 화이트닝할 수 있게 한다. 일부 실시예들에서, 트랜슬레이션 층(252)은 저장 이전에, 암호화 모듈(230)이 임의의 및 모든 타입들의 데이터 또는 메타데이터(예를 들면, 민감한 데이터, 비-민감한 데이터, 또는 메모리 관리 데이터)를 암호화할 수 있도록 함으로써, 결과적으로 화이트닝된 데이터가 프로그램/판독/삭제-교란들의 발생을 감소시키거나 최소화시킬 수 있다. 데이터를 화이트닝하기 위해, 트랜슬레이션 층(252)은 암호화 모듈(230)에게 어느 암호화 시드들(여기에서는, 키 및 초기화 벡터)을 제공해야 할 지를 결정할 수 있다. 암호화 시드들은 암호해제가 수행되는 경우에 복원될 수 있고 파일 시스템(222)에 의해 제공된 안전한 암호화 키들이 가용한 경우에 이용되도록 선택될 수 있고 또한 종종 그렇게 선택되어야 한다.
트랜슬레이션 층(252)은 암호화 모듈(230)에 의한 이용을 위해 키를 선택하도록 멀티플렉서(254)를 제어할 수 있다. 일부 실시예들에서, 트랜슬레이션 층(252)는 암호화되고/화이트닝되는 데이터의 타입에 기초하여 개인 키 및 소정 화이트닝 키 사이에서 선택할 수 있다. 트랜슬레이션 층(252)은 민감한 데이터에 대한 판독 또는 기록 명령이 수신되었다는 것을 검출한 것에 응답하여, 파일 시스템(222)에 의해 제공될 수 있는 개인 키를 선택할 수 있다. 다른 타입들의 데이터(예를 들면, 비-민감한 데이터 또는 비-메타데이터)에 대해, 트랜슬레이션 층(252)은 유효한 개인 키가 제공되지 않으므로 소정 화이트닝 키를 선택할 수 있다. 화이트닝 키는 다양한 값들 중 임의의 하나를 취할 수 있고, 일부 실시예들에서 인터페이스(250)에 하드-코딩(hard-coded)되거나 하드-와이어링(hard-wired)될 수 있다. 화이트닝 키는 단지 보안을 위한 것 대신에 화이트닝에 적합한 값을 가질 수 있다. 예를 들면, 디바이스 시뮬레이션들 또는 수학적 모델들을 이용하여, 화이트닝 키의 값은 데이터의 다양한 가능한 값들에 대한 더 높은 수준의 화이트닝(다른 잠재적인 화이트닝 키들에 비교할 때)을 제공하도록 미리 결정될 수 있다. 그러므로, 일부 실시예들에서, 화이트닝 키의 값은 판독되거나 기록되는 데이터와 독립될 수 있다. 화이트닝 키의 값은 또한 로케이션-독립적일 수 있다(예를 들면, 데이터의 대응하는 논리적 또는 물리적 어드레스들에 독립적임).
트랜슬레이션 층(252)은 암호화 모듈(230)에 의해 이용하기 위한 초기화 벡터를 선택하도록 멀티플렉서(256)를 제어할 수 있다. 개인 키에서와 같이, 파일 시스템(222)은 민감한 정보에 대응하는 판독 또는 기록 명령과 함께 초기화 벡터를 제공할 수 있다. 이러한 초기화 벡터는 판독 또는 기록 명령으로 수신되는 논리적 어드레스에 기초할 수 있다. 파일 시스템(222)은 추가된 보안을 위해 논리적 어드레스에 기초하여 IV를 제공할 수 있다. 특히, 파일 시스템(222)이 복수의 논리적 어드레스들에서 동일한 데이터를 저장하는 기록 명령들을 발행하는 경우, 결과적으로 암호화된 데이터는 동일하지 않을 것이다.
다른 타입들의 데이터(예를 들면, 비-민감한 데이터 또는 메타데이터)에 대해, 트랜슬레이션 층(252)은 논리적 또는 물리적 어드레스에 기초한 IV를 이용하는 사이에서 선택할 수 있다. 특히, 인터페이스(250)는 저장되거나 검색되는 정보의 물리적 어드레스 또는 논리적 어드레스에 기초하여 초기화 벡터를 계산할 수 있고, 트랜슬레이션 층(252)은 이들 벡터들 사이에서 선택하도록 멀티플렉서(256)를 제어할 수 있다. 상기 설명된 바와 같이, 어드레스(논리적 또는 물리적인지 여부에 관계없이)에 기초하여 초기화 벡터를 이용하는 것은 추가된 보안을 제공할 수 있다. 또한, 트랜슬레이션 층(252)은 유효한 논리적 및 물리적 어드레스들로 메타데이터를 유지할 수 있기 때문에, 논리적 또는 물리적 어드레스에 기초하여 데이터를 암호화하는 것은 나중의 암호해제를 위해 인터페이스(250)가 IV를 재구성할 수 있게 할 수 있다.
트랜슬레이션 층(252)은 메타데이터가 논리적 어드레스와 연관되지 않으므로 메타데이터를 암호화하거나 암호해제하는데 물리적 어드레스에 기초하여 IV를 선택할 수 있다. 즉, 메타데이터는 파일 시스템(222)에 의해 제공되는 대신에 인터페이스(250)에 의해 생성될 수 있으므로, 유효한 IV가 논리적 어드레스로부터 생성될 수 없다. 일부 실시예들에서, 비휘발성 메모리에 저장되거나 저장되었던 임의의 정보에 대해, 트랜슬레이션 층(252)은 논리적 어드레스가 가용하지 않은 경우에(예를 들면, 메타데이터 또는 임의의 다른 적합한 정보) 물리적 어드레스에 기초하여 IV를 선택할 수 있다.
트랜슬레이션 층(252)은 논리적 어드레스에 기초한 IV를 이용함으로써 비-민감한 데이터의 암호화 또는 암호해제를 가능하게 할 수 있다. 일부 실시예들에서, 비휘발성 메모리에 저장되거나 저장되었던 임의의 정보에 대해, 트랜슬레이션 층(252)은 예를 들면 비-민감한 또는 민감한 데이터에 대해, 가능한 경우에는 언제나 논리적 어드레스를 이용하여 정보의 암호화를 가능하게 할 수 있다. 이것은 특히 가비지 콜렉션 또는 웨어 레벨링 동안에 효율적인 메모리 관리를 가능하게 할 수 있다. 트랜슬레이션 층(252)은 프로그램 및 삭제 동작들이 비휘발성 메모리에 고르게 분산되는 것을 보장하고 삭제를 위해 블록들을 해제(free up)시키도록 웨어 레벨링 및 가비지 콜렉션을 수행할 수 있다. 웨어 레벨링 및 가비지 콜렉션은 하나의 물리적 어드레스로부터 새로운 물리적 어드레스로 페이지들을 이동시키는 것과 관련된다. 물리적 어드레스의 변경에 의해 영향을 받지 않는, 논리적 어드레스에 기초한 IV를 이용함으로써, 트랜슬레이션 층(252)은 데이터를 암호해제하거나 재암호화할 필요없이 민감한 및 비-민감한 데이터를 이동시킬 수 있다. 즉, 트랜슬레이션 층(252)은 메타데이터(물리적 어드레스에 기초하여 암호화됨)를 이동시키는 것에 대해 필요한 것과 같이, 이전 물리적 어드레스에 기초하여 저장된 데이터를 암호해제하고 새로운 물리적 어드레스를 이용하여 데이터를 재암호화할 필요는 없다. 비휘발성 메모리 상의 물리적 로케이션들 사이에서 데이터를 이동시키는 것은 도 5와 관련하여 아래에 더 상세하게 설명될 것이다.
이제 도 3 - 5를 참조하면, 플래시 메모리와 같은 비휘발성 메모리 상의 저장을 위해 데이터를 화이트닝하기 위한 예시적 프로세스들의 플로우차트들이 도시되어 있다. 이들 프로세스들의 단계들은 도 2의 인터페이스(250)와 같은 메모리 인터페이스, 또는 전자 디바이스의 임의의 컴포넌트 또는 컴포넌트들의 조합에 의해 실행될 수 있다. 그러나, 제한이 아니라 명료성을 위해, 프로세스들은 메모리 인터페이스에 의해 수행되는 것으로 설명될 것이다.
우선, 도 3을 참조하면, 기록 명령에 응답하여 비휘발성 메모리(예를 들면, NAND 플래시 메모리)에 저장을 위해 데이터를 화이트닝하기 위한 프로세스(300)의 플로우차트가 도시되어 있다. 프로세스(300)는 단계 302에서 시작될 수 있다. 단계 304에서, 메모리 인터페이스는 논리적 어드레스에 데이터를 기록하라는 명령을 수신할 수 있다. 일부 실시예들에서, 기록 명령은 파일 시스템(예를 들면, FAT 파일 시스템)으로부터 수신될 수 있고, 데이터는 온-칩 메모리(예를 들면, 도 1의 메모리(140))상에 저장될 수 있다. 데이터를 화이트닝할 때 어느 암호화 시드들을 이용할지를 결정하기 위해, 단계 306에서 메모리 인터페이스는 데이터가 민감한 정보인지 또는 비-민감한 정보인지 여부를 결정할 수 있다. 메모리 인터페이스는 유효한 암호화 시드들(예를 들면, 개인 키 및 IV)이 기록 명령의 일부로서 수신되었다면 데이터가 민감한 것으로 검출할 수 있다. 메모리 인터페이스는 데이터가 민감한 것으로 결정하는 경우, 메모리 인터페이스는 단계 308에서 수신된 개인 키 및 IV를 선택할 수 있다. 그렇지 않으면, 이들 암호화 시드들에 대한 값들이 파일 시스템에 의해 제공되지 않을 수 있고, 프로세스(300)는 대신에 단계 310으로 이동할 수 있다. 단계 310에서, 메모리 인터페이스는 소정 화이트닝 키를 선택할 수 있고, 단계 312에서, 데이터의 논리적 어드레스에 기초하여 초기화 벡터를 생성할 수 있다.
단계 308 또는 312로부터, 프로세스(300)는 단계 314로 계속될 수 있다. 단계 314에서, 메모리 인터페이스는 선택된 키 및 선택되거나 생성된 초기화 벡터를 이용하여 데이터를 암호화할 수 있다. 이것은 선택되고/생성된 키 및 IV를 암호화 모듈에 제공하는 동안에, 도 2의 암호화 모듈(230)과 같은 암호화 모듈의 인에이블 신호를 어서팅하는(asserting) 것을 수반할 수 있다. 이와 같이, 민감한 데이터에 대해, 데이터는 파일 시스템에 의해 지정된 방식으로 안전하게 될 수 있고, 또한 화이트닝될 수 있다. 암호화될 필요가 없는 비-민감한 데이터는 프로그램 교란 또는 다른 판독/기록/삭제 문제들을 방지하기 위해 그럼에도 불구하고 화이트닝을 위해 설계된 키를 이용하여 암호화될 수 있다.
단계 316으로 이동하여, 메모리 인터페이스는 비휘발성 메모리 상에 프로그래밍될 데이터에 대한 메타데이터를 계산할 수 있다. 예를 들면, 플래시 메모리에 대해, 메모리 인터페이스는 플래시 메모리의 논리적 어드레스(단계 304에서 수신됨)와 물리적 어드레스 사이의 매핑의 형태로 메타데이터를 생성할 수 있는 플래시 트랜슬레이션 층을 포함할 수 있다. 매핑 및 임의의 다른 적합한 메타데이터를 이용하는 경우, 메모리 인터페이스(예를 들면, 버스 컨트롤러를 통함)는 계산된 물리적 어드레스에서 암호화되고/화이트닝된 데이터를 비휘발성 메모리에 프로그래밍할 수 있다. 그러므로, 단계 306 내지 318(도 3에서 점선으로 윤곽지어져 있고 서브-프로세스(305)로 라벨링됨)은 파일 시스템에 의해 명령된 대로 데이터를 저장하기 위해 메모리 인터페이스에 의해 취해지는 단계들을 나타낼 수 있다.
메모리 인터페이스는, 예를 들면 데이터를 판독하라는 후속 명령이 수신되는 경우에 저장된 데이터의 물리적 어드레스를 리콜(recall)할 수 있도록 단계 316에서 계산된 메타데이터를 유지할 필요가 있을 수 있다. 그러므로, 프로세스(300)는 메타데이터를 비휘발성 메모리에 저장하기 위한 후속 프로세스(319)의 단계들로 계속될 수 있다. 처음에, 단계 320에서, 메모리 인터페이스는 비-민감한 데이터에 대해 선택된(예를 들면, 단계 310에서) 화이트닝 키와 동일할 수도 그렇지 않을 수도 있는 화이트닝 키를 선택할 수 있다. 그리고나서, 단계 322에서, 메모리 인터페이스는 비휘발성 메모리의 물리적 어드레스에 기초하여 초기화 벡터를 생성할 수 있다. 이러한 단계는 메모리 인터페이스가 메타데이터를 비휘발성 메모리에 저장할 장소를 결정하고, 그리고나서 결정된 물리적 어드레스를 이용하여 초기화 벡터를 계산하는 단계와 관련된다. 일부 실시예들에서, 메모리 인터페이스는 나중 검색을 위해 메타 데이터가 저장된 장소를 나타내도록 비휘발성 메모리에 포인터를 유지하거나(예를 들면, 메모리 인터페이스 내부에 있는 메모리에), 메모리 인터페이스는 메타데이터 저장을 위해 각 블록 내의 특정 페이지들을 전담시킬 수 있다.
단계 324에 계속되어, 메모리 모듈은 선택된 키 및 생성된 초기화 벡터를 이용하여 메타데이터를 암호화할 수 있다. 이러한 방식으로, 단계 326에서의 비휘발성 메모리로의 저장 이전에, 메타데이터는 또한 잠재적인 프로그램-교란 또는 다른 판독/기록/삭제 문제들을 회피하도록 암호화 모듈에 의해 화이트닝될 수 있다. 그리고나서, 프로세스(300)는 단계 328에서 종료할 수 있고, 화이트닝된 민감한 또는 비-민감한 데이터(파일 시스템에 의해 명령받음) 및 저장된 데이터와 연관된 화이트닝된 메모리 관리 데이터를 비휘발성 메모리에 저장했다.
도 4는 메모리 인터페이스가 예를 들면 파일 시스템으로부터 수신된 판독 명령들을 처리하기 위해 실행할 수 있는 예시적 프로세스(400)의 플로우차트이다. 프로세스(400)는 프로세스(300)의 역 동작으로 보일 수 있다. 따라서, 도 3의 단계들의 상기 설명들이 단계 4의 대응하는 단계들에 적용될 수 있다는 것을 이해하고 있으므로, 도 4의 설명은 간단하게 이뤄질 것이다.
프로세스(400)는 단계 402에서 시작할 수 있다. 그리고나서, 단계 404에서, 메모리 인터페이스는 논리적 어드레스로부터 데이터를 판독하라는 명령을 수신할 수 있다. 요청된 데이터가 저장되는 비휘발성 메모리의 물리적 어드레스를 식별하기 위해, 메모리 인터페이스는 서브-프로세스(405)의 단계들을 실행할 수 있다. 서브-프로세스(405)는 저장된 메타데이터를 획득하고 처리하기 위한 단계들을 포함할 수 있다. 특히, 메모리 인터페이스는 단계 406에서 비휘발성 메모리의 특정 물리적 로케이션으로부터 저장된 메타데이터를 판독하고, 단계 408에서 화이트닝 키를 선택하며, 단계 410에서 특정 물리적 로케이션에 기초하여 초기화 벡터를 생성하고, 화이트닝 키 및 생성된 초기화 벡터를 이용하여 메타데이터를 암호해제할 수 있다. 그리고나서, 메타데이터를 암호해제한 경우, 메모리 인터페이스는 단계 412에서 메타데이터를 해석하여 판독 명령에 의해 요청되는 데이터의 물리적 어드레스를 결정한다.
프로세스(400)는 요청된 데이터를 판독하고, 처리하며, 이를 파일 시스템에 제공하는 단계들을 포함하는 서브-프로세스(413)로 계속될 수 있다. 단계 414로 시작하여, 메모리 인터페이스는 메타데이터로부터 이전에 결정된 물리적 어드레스로부터 저장된 데이터를 판독할 수 있다. 그리고나서, 메모리 인터페이스는 단계 418에서 (민감한 데이터에 대해) 파일 시스템으로부터 수신된 개인 키 및 IV를 선택하거나, 단계 420 및 422에서 (비-민감한 데이터에 대해) 논리적 어드레스에 기초하여 화이트닝 키를 선택하고 IV를 생성할 수 있다. 단계 418 또는 422에 이어서, 메모리 인터페이스는 선택되고/생성된 키 및 초기화 벡터를 이용하여 민감한 또는 비-민감한 데이터를 암호해제할 수 있다. 이것은 파일 시스템에 의해 요청되는 원래의 미-화이트닝된(un-whitened) 데이터를 생성할 수 있고, 메모리 인터페이스는 단계 426에서 이러한 데이터를 파일 시스템에게 제공할 수 있다. 프로세스(400)는 단계 428에서 종료할 수 있다.
이제, 도 5를 참조하면, 메모리 인터페이스에 의해 비휘발성 메모리(예를 들면, 플래시 메모리)의 물리적 페이지들 및/또는 블록들 사이에서 데이터를 이동하도록 실행될 수 있는 예시적 프로세스(500)의 플로우차트가 도시되어 있다. 데이터는 다양한 상이한 이유들로 인해 하나의 물리적 로케이션으로부터 다른 하나로 이동될 수 있다. 예를 들면, 메모리 인터페이스는 비휘발성 메모리 상의 삭제들 및 재기록들의 분포를 고르게 하기 위해 웨어 레벨링을 수행하는 경우에 데이터 또는 메타데이터를 이동시킬 수 있다. 다르게는, 메모리 인터페이스는 메모리 셀들의 블록으로부터 데이터 또는 메타데이터를 이동시켜, 삭제를 위해 블록을 해제시키거나 그 신뢰성이 실질적으로 감소하는 경우에 블록의 이용을 중지시킬 수 있다. 메모리 인터페이스(그리고, 특히 트랜슬레이션 층)는 다양한 상이한 이유들로 인해 페이지 재매핑을 개시할 수 있으므로, 프로세스(500)의 단계들은 수행되는 특정 관리 동작들에 대한 것이 아니라, 이동되는 경우에 데이터가 암호화/암호해제되는(또는 되지 않는) 방식에 주로 초점을 맞추고 있다. 이것은 단지 도면을 과도하게 복잡하도록 하는 것을 방지하기 위한 것이고 프로세스(500)의 일반적인 특징들은 비휘발성 메모리의 상이한 물리적 어드레스들 사이에서 데이터를 이동시키는 것과 관련된 임의의 메모리 관리 동작들에 포함되거나 이들에 적응될 수 있다는 것은 자명하다.
프로세스(500)는 단계 502에서 시작할 수 있다. 그리고나서, 단계 504에서, 메모리 인터페이스는 비휘발성 메모리의 물리적 어드레스로부터 하나의 페이지를 판독할 수 있다. 단계 506에서, 메모리 인터페이스는 페이지가 어떤 타입의 데이터를 포함하는 지를 결정할 수 있다. 예를 들면, 메모리 인터페이스는 페이지가 하나의 블록 내에서 로케이팅된 장소에 기초하여 또는 임의의 다른 적합한 접근법을 이용하여 페이지가 데이터(예를 들면, 민감한 또는 비-민감한 데이터) 또는 메타데이터를 포함하고 있는지 여부를 결정할 수 있다. 페이지가 데이터를 포함하는 경우, 메모리 인터페이스는 단계 508에서 데이터를 새로운 물리적 어드레스에 저장할 수 있다. 메모리 인터페이스는 데이터를 암호해제하고 재암호화하는데 암호화모듈을 이용할 필요없이 새로운 물리적 페이지 어드레스에 데이터를 저장할 수 있다. 즉, 메모리 인터페이스는 데이터를 이동시키는 동안에 암호화 모듈을 디스에이블시키거나 바이패싱할 수 있다. 이것은 데이터가, 민감한 지 여부에 관계없이, 데이터의 물리적 어드레스와 독립되어 암호화 시드들을 이용하여 원래 암호화되었기 때문이다. 그러므로, 데이터의 물리적 어드레스의 변경들은 데이터가 암호화되고/화이트닝되어야 하는 방법에 영향을 미치지 않을 수 있다.
단계 508에 이어서, 메모리 인터페이스는 단계 510에서 저장된 데이터에 대응하는 메타데이터를 업데이트할 수 있다. 이것은 메모리 인터페이스가 데이터(변경되지 않고 유지됨)의 논리적 어드레스와 데이터가 실제로 기록된 장소 사이의 적절한 매핑을 유지할 수 있게 허용한다. 단계 510은 메타데이터 자신이 비휘발성 메모리에 저장될 수 있으므로, 데이터에 대응하는 메타데이터를 판독하고, 업데이트하며 기록하는 것을 포함할 수 있다. 이들 단계들은 도면을 과도하게 복잡하게 하는 것을 방지하기 위해 도 5에 도시되어 있지 않고, 도 3 및 4와 관련하여 상기 설명된 메타데이터를 기록하고 판독하는 것들과 유사한 단계들을 포함할 수 있다.
단계 506으로 돌아가면, 메모리 인터페이스가 단계 504에서 판독된 페이지가 메타데이터를 포함하는 것으로 판정하는 경우, 프로세스(500)는 단계 512로 진행할 수 있다. 민감한 또는 비-민감한 데이터에서와는 달리, 메타데이터는 하나의 물리적 로케이션에서 다른 하나로 이동되는 경우에 암호해제되고 재암호화될 필요가 있다. 상기 설명된 바와 같이, 이것은 메타데이터의 암호해제는 메타데이터가 저장된 물리적 어드레스(논리적 어드레스는 아님)를 이용하는 것을 수반하고, 따라서 물리적 어드레스의 변경들은 메타데이터의 관리를 최신으로 유지하기 위해 암호화의 변경들을 필요로 할 수 있기 때문이다. 그러므로, 단계 512에서, 메모리 인터페이스는 메타데이터가 저장되었던 물리적 어드레스에 기초하여 초기화 벡터를 생성할 수 있다. 그리고나서, 단계 514에서, 메타데이터가 생성된 초기화 벡터 및 화이트닝 키를 이용하여 암호해제될 수 있다. 그리고나서, 단계 516에서, 메모리 인터페이스는 메타데이터가 저장될 새로운 물리적 어드레스에 기초하여 새로운 초기화 벡터를 생성할 수 있고, 단계 518에서, 새로운 초기화 벡터 및 화이트닝 키를 이용하여 메타데이터를 재암호화할 수 있다. 그리고나서, 재암호화된 메타데이터는 단계 520에서 새로운 물리적 어드레스에 저장될 수 있다.
단계 510 또는 단계 520에 이어서, 프로세스(500)는 단계 522로 계속될 수 있다. 단계 522에서, 메모리 인터페이스는 추가 페이지들을 이동시킬 지 여부를 결정할 수 있다. 그렇다면, 프로세스(500)는 단계 504로 리턴할 수 있고, 메모리 인터페이스는 다른 하나의 물리적 어드레스로부터 데이터를 판독할 수 있다. 그렇지 않으면, 프로세스(500)는 단계 524로 이동하여 종료할 수 있다.
도 3 - 5의 프로세스들이 단지 예시적이라는 것은 자명하다. 본 발명의 범주에서 벗어나지 않고서 임의의 단계들이 추가, 변형, 조합 또는 재배열될 수 있고, 임의의 추가적인 단계들이 추가될 수 있다. 예를 들면, 암호화 모듈이 키 및 IV와는 다른 암호화 시드들을 이용하는 경우, 상이한 암호화 시드들을 생성하도록 도 3-5의 단계들을 변형시킬 수 있고, 여기에서 메타데이터에 대한 암호화 시드들은 물리적 어드레스들에 기초할 수 있으며 민감한 및 비-민감한 데이터에 대한 시드들은 논리적 어드레스들에 기초할 수 있다.
또한, 비휘발성 메모리에 정보를 저장하기 위한 본 개시의 다양한 실시예들은 민감한 데이터, 비-민감한 데이터 및 메모리 관리 데이터(또는 "메타데이터")를 저장하는데 초점을 맞추었다. 이것은 단지 예시에 불과하고 본 개시의 특징들은 저장된 정보가 이들 3가지 카테고리들에 들지 않는 디바이스 구현들에 이용될 수 있다는 것은 자명하다. 특히, 다른 디바이스 구현들에 대해, 디바이스는 가능한 경우에는 언제나 논리적 어드레스에 기초하여 암호화 시드들을 이용할 수 있고(데이터를 이동시키는 것이 더 효율적이다), 어떠한 논리적 어드레스도 제공되지 않은 경우에 디바이스는 물리적 어드레스를 이용할 수 있다. 어드레스에 기초하지 않은 암호화 시드들에 대해, 디바이스는 개인 키가 제공되지 않는 경우에 화이트닝 키 또는 다른 소정키를 이용할 수 있고, 여기에서 화이트닝 키는 높은 수준의 화이트닝을 제공함에 있어서 그 성능을 위해 선택될 수 있다.
본 발명의 기재된 실시예들은 제한을 위해서가 아니라 예시의 목적으로 제공되고, 본 발명은 이하의 청구항들에 의해서만 제한된다.
100: 전자 디바이스
110: 시스템-온-칩
140: 메모리
130: 암호화 모듈
120: SoC 제어 회로
150: 비휘발성 메모리 인터페이스
160: 비휘발성 메모리

Claims (20)

  1. 시스템으로서,
    비휘발성 메모리와 시스템 온 칩(system-on-a-chip; SoC)을 포함하고,
    상기 시스템 온 칩은,
    암호화 키 또는 화이트닝(whitening) 키에 따라 데이터를 암호화하도록 구성된 암호화 모듈 - 상기 데이터는 민감한 데이터(sensitive data), 비-민감한 데이터(non-sensitive data) 및 메모리 관리 데이터 중 적어도 하나를 포함함 -; 및
    상기 암호화 모듈에 결합되고, 상기 암호화 데이터를 상기 비휘발성 메모리에 저장하도록 구성된 메모리 인터페이스를 포함하고,
    상기 암호화 모듈은 상기 메모리 인터페이스에 의해,
    상기 암호화 키를 이용해 상기 민감한 데이터를 암호화하고,
    상기 화이트닝 키를 이용해 적어도 상기 비-민감한 데이터를 암호화하도록 지시되어, 적어도 상기 비-민감한 데이터가 상기 비휘발성 메모리에 저장되기 이전에 화이트닝 되는 것이 보장되는, 시스템.
  2. 제1항에 있어서,
    상기 암호화 모듈은 AES(Advanced Encryption Standard) 엔진을 포함하는 시스템.
  3. 제1항에 있어서,
    상기 SoC는 상기 비휘발성 메모리와 상기 민감한 데이터 및 비-민감한 데이터를 교환하기 위해 상기 메모리 인터페이스에 명령들을 발행하도록 구성된 파일 시스템을 더 포함하며,
    상기 메모리 인터페이스는 상기 민감한 데이터 또는 비-민감한 데이터의 상기 비휘발성 메모리로의 저장을 관리하기 위한 메모리 관리 데이터를 생성하도록 구성된 메모리 트랜슬레이션(translation) 층을 포함하는 시스템.
  4. 제3항에 있어서,
    상기 파일 시스템은 상기 민감한 데이터와 함께 암호화 키를 제공하도록 또한 구성되고, 상기 파일 시스템은 상기 비-민감한 데이터와 함께 어떠한 암호화 키도 제공하지 않도록 또한 구성되는 시스템.
  5. 사용자 데이터의 비휘발성 메모리로의 저장을 관리하기 위한 장치로서,
    상기 사용자 데이터에 대한 메모리 관리 데이터를 생성하고, 상기 메모리 관리 데이터를 저장할 상기 비휘발성 메모리의 제1 물리적 어드레스를 선택하며, 상기 선택된 제1 물리적 어드레스에 기초하여 제1 암호화 시드(seed)를 계산하도록 구성된 메모리 인터페이스와,
    상기 선택된 제1 물리적 어드레스에서의 저장을 위해 상기 제1 암호화 시드를 이용하여 상기 메모리 관리 데이터를 랜덤화(randomize)하도록 구성되는 암호화 모듈
    을 포함하는 장치.
  6. 제5항에 있어서,
    상기 암호화 모듈은 AES 엔진을 포함하고, 상기 제1 암호화 시드는 초기화 벡터를 포함하며,
    상기 메모리 인터페이스는 상기 AES 엔진에 대한 비밀 키로서 미리 정해진 키를 선택하도록 더 구성되고, 상기 미리 정해진 키는 상기 선택된 제1 물리적 어드레스의 값과 독립되어 있는 장치.
  7. 제5항에 있어서,
    상기 메모리 인터페이스는,
    상기 암호화 모듈이 상기 제1 암호화 시드를 이용하여 상기 메모리 관리 데이터를 암호해제(decrypt)하도록 지도(direct)하고,
    상기 메모리 관리 데이터를 저장할 상기 비휘발성 메모리의 제2 물리적 어드레스를 선택하며,
    상기 선택된 제2 물리적 어드레스에 기초하여 제2 암호화 시드를 계산하고,
    상기 암호화 모듈이 상기 선택된 제2 물리적 어드레스에서 상기 비휘발성 메모리로의 저장을 위해 상기 제2 암호화 시드를 이용하여 상기 메모리 관리 데이터를 랜덤화하게 지도하도록 또한 구성되는 장치.
  8. 암호화 모듈과,
    비휘발성 메모리를 관리하고 암호화 모듈과 통신하도록 동작가능한 메모리 인터페이스를 포함하고,
    상기 메모리 인터페이스는,
    논리적 어드레스에 정보 - 이 정보는 비-민감한 데이터를 포함함 - 를 저장하라는 명령을 수신하고,
    상기 논리적 어드레스에 기초하여 암호화 시드를 생성하며,
    상기 암호화 모듈이 상기 비휘발성 메모리의 제1 물리적 어드레스로의 저장을 위해 상기 암호화 시드를 이용하여 상기 정보를 암호화하도록 지도하고,
    상기 암호화된 정보를 상기 비휘발성 메모리의 상기 제1 물리적 어드레스로부터 제2 물리적 어드레스로 이동시킬 때 상기 정보의 암호해제를 바이패싱하도록 구성되는 시스템.
  9. 제1항 또는 제8항에 있어서,
    상기 비휘발성 메모리는 NAND 플래시를 포함하는 시스템.
  10. 제8항에 있어서,
    상기 메모리 인터페이스는,
    적어도 하나의 암호화 시드가 결여된 명령에 기초하여 상기 정보가 비-민감한 데이터를 포함하고 있는 것을 검출하도록 또한 구성되는 시스템.
  11. 제8항에 있어서,
    상기 메모리 인터페이스는,
    상기 비휘발성 메모리에 대한 가비지 콜렉션(garbage collection)을 개시하도록 구성되고, 상기 암호화된 정보는 상기 가비지 콜렉션 동안에 상기 제1 물리적 어드레스로부터 제2 물리적 어드레스로 이동되는 시스템.
  12. 제8항에 있어서,
    상기 메모리 인터페이스는,
    상기 논리적 어드레스를 상기 제2 물리적 어드레스와 연관시키도록 메모리 관리 데이터를 업데이트하고,
    상기 논리적 어드레스로부터 상기 정보를 검색하라는 판독 명령을 수신하며,
    상기 메모리 관리 데이터를 이용하여 상기 제2 물리적 로케이션을 결정하고,
    상기 논리적 어드레스에 기초하여 상기 암호화 시드를 재생성하며,
    상기 암호화 모듈이 상기 재생성된 암호화 시드를 이용하여 상기 정보를 암호해제하게 지도하도록 또한 구성되는 시스템.
  13. 메모리 인터페이스를 이용하여 비휘발성 메모리를 관리하는 방법으로서,
    상기 비휘발성 메모리로의 저장을 위해 정보를 수신하는 단계와,
    상기 정보가 민감한 정보인지 또는 비-민감한 정보인지 여부를 검출하는 단계와,
    상기 검출 단계에 기초하여 개인(privacy) 키와 화이트닝 키 사이에서 선택하는 단계와,
    상기 비휘발성 메모리로의 저장을 위해 상기 정보를 암호화하도록 상기 선택된 키를 이용하여 상기 정보의 암호화를 인에이블하는 단계
    를 포함하는 비휘발성 메모리 관리 방법.
  14. 제13항에 있어서,
    상기 검출 단계는 상기 개인 키가 상기 정보를 상기 비휘발성 메모리에 기록하라는 명령과 함께 수신되었는지 여부를 결정하는 단계를 포함하는 비휘발성 메모리 관리 방법.
  15. 제13항에 있어서,
    상기 화이트닝 키의 값은 상기 정보, 및 상기 정보와 연관된 어드레스와 독립적인 비휘발성 메모리 관리 방법.
  16. 제13항에 있어서,
    상기 검출된 정보가 민감한 정보인 경우에 제1 초기화 벡터를 수신하는 단계와,
    상기 검출된 정보가 비-민감한 정보인 경우에 제2 초기화 벡터를 생성하는 단계와,
    상기 정보가 민감한 정보인지 또는 비-민감한 정보인지 여부에 기초하여 상기 제1 및 제2 초기화 벡터들 사이에서 선택하는 단계
    를 더 포함하는 비휘발성 메모리 관리 방법.
  17. 제13항에 있어서,
    상기 수신된 정보에 대해 메모리 관리 데이터를 생성하는 단계와,
    상기 비휘발성 메모리로의 저장을 위해 상기 화이트닝 키를 이용하여 상기 메모리 관리 데이터의 암호화를 인에이블하는 단계
    를 더 포함하는 비휘발성 메모리 관리 방법.
  18. 메모리 인터페이스를 이용하여 비휘발성 메모리로의 저장을 위해 정보를 준비하는 방법 - 상기 정보는 논리적 어드레스와 연관됨 - 으로서,
    상기 논리적 어드레스에 기초하여 상기 정보를 암호화하는 단계와,
    상기 논리적 어드레스를 상기 비휘발성 메모리의 제1 물리적 어드레스에 매핑하는 메모리 관리 데이터를 생성하는 단계와,
    상기 비휘발성 메모리의 제2 물리적 어드레스에 기초하여 상기 메모리 관리 데이터를 암호화하는 단계와,
    상기 암호화된 정보를 상기 제1 물리적 어드레스에 저장하는 단계와,
    상기 암호화된 메모리 관리 데이터를 상기 비휘발성 메모리의 제2 물리적 어드레스에 저장하는 단계
    를 포함하는 정보 준비 방법.
  19. 제18항에 있어서,
    상기 암호화된 정보를 상기 제1 물리적 어드레스로부터 상기 비휘발성 메모리의 제3 물리적 어드레스로 이동시키는 단계를 더 포함하고, 상기 암호화된 정보는 상기 이동 단계 전체에 걸쳐 암호화된 상태로 유지되는 정보 준비 방법.
  20. 제13항 또는 제18항에 있어서,
    상기 비휘발성 메모리는 NAND 플래시 메모리를 포함하는 방법.
KR1020100019023A 2009-03-04 2010-03-03 비휘발성 메모리에 데이터를 기록하고 이로부터 데이터를 판독하기 위한 데이터 화이트닝 KR101155697B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/398,090 US8589700B2 (en) 2009-03-04 2009-03-04 Data whitening for writing and reading data to and from a non-volatile memory
US12/398,090 2009-03-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110109798A Division KR101534370B1 (ko) 2009-03-04 2011-10-26 비휘발성 메모리에 데이터를 기록하고 이로부터 데이터를 판독하기 위한 데이터 화이트닝

Publications (2)

Publication Number Publication Date
KR20100100649A KR20100100649A (ko) 2010-09-15
KR101155697B1 true KR101155697B1 (ko) 2012-06-12

Family

ID=42097383

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020100019023A KR101155697B1 (ko) 2009-03-04 2010-03-03 비휘발성 메모리에 데이터를 기록하고 이로부터 데이터를 판독하기 위한 데이터 화이트닝
KR1020110109798A KR101534370B1 (ko) 2009-03-04 2011-10-26 비휘발성 메모리에 데이터를 기록하고 이로부터 데이터를 판독하기 위한 데이터 화이트닝

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020110109798A KR101534370B1 (ko) 2009-03-04 2011-10-26 비휘발성 메모리에 데이터를 기록하고 이로부터 데이터를 판독하기 위한 데이터 화이트닝

Country Status (5)

Country Link
US (2) US8589700B2 (ko)
EP (1) EP2226810A1 (ko)
JP (1) JP5662037B2 (ko)
KR (2) KR101155697B1 (ko)
WO (1) WO2010101598A1 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8832458B2 (en) * 2005-03-22 2014-09-09 Seagate Technology Llc Data transcription in a data storage device
CN101622594B (zh) 2006-12-06 2013-03-13 弗森-艾奥公司 使用空数据令牌指令管理来自于请求设备的数据的装置、系统和方法
US8589700B2 (en) * 2009-03-04 2013-11-19 Apple Inc. Data whitening for writing and reading data to and from a non-volatile memory
JP5492679B2 (ja) * 2009-06-30 2014-05-14 パナソニック株式会社 記憶装置およびメモリコントローラ
US8250380B2 (en) * 2009-12-17 2012-08-21 Hitachi Global Storage Technologies Netherlands B.V. Implementing secure erase for solid state drives
KR20120002760A (ko) * 2010-07-01 2012-01-09 삼성전자주식회사 낸드 플래쉬 메모리의 동작 신뢰성을 향상시키는 데이터 기록 방법 및 데이터 기록 장치
US20120117303A1 (en) 2010-11-04 2012-05-10 Numonyx B.V. Metadata storage associated with flash translation layer
JP5664347B2 (ja) * 2011-03-04 2015-02-04 ソニー株式会社 仮想メモリシステム、仮想メモリの制御方法、およびプログラム
US8862902B2 (en) * 2011-04-29 2014-10-14 Seagate Technology Llc Cascaded data encryption dependent on attributes of physical memory
US8705291B2 (en) 2011-05-27 2014-04-22 Seagate Technology Llc Sanitizing a non-volatile memory through charge accumulation
GB2494625A (en) * 2011-09-06 2013-03-20 St Microelectronics Grenoble 2 Minimizing the latency of a scrambled memory access by sending a memory access operation to the encryption engine and the memory controller in parallel
US8886963B2 (en) 2011-09-15 2014-11-11 Apple Inc. Secure relocation of encrypted files
US8751819B1 (en) * 2011-09-22 2014-06-10 Symantec Corporation Systems and methods for encoding data
KR101871509B1 (ko) * 2011-12-15 2018-06-27 주식회사 케이티 장치, 게이트웨이, 장치 및 게이트웨이의 데이터 전송 방법, 및 네트워크 어플리케이션 서버
US9117508B2 (en) * 2012-01-19 2015-08-25 Rambus Inc. Integrated circuit with adaptive power state management
JP5875441B2 (ja) 2012-03-29 2016-03-02 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ データを暗号化する装置及び方法
KR101975027B1 (ko) * 2012-05-04 2019-05-03 삼성전자주식회사 시스템 온 칩, 이의 동작 방법, 이를 포함하는 장치들
DE102012209404A1 (de) * 2012-06-04 2013-12-05 Robert Bosch Gmbh Vorrichtung zur Ausführung eines kryptographischen Verfahrens und Betriebsverfahren hierfür
US8924832B1 (en) * 2012-06-26 2014-12-30 Western Digital Technologies, Inc. Efficient error handling mechanisms in data storage systems
KR20140073384A (ko) * 2012-12-06 2014-06-16 삼성전자주식회사 보안 부팅을 수행하는 칩 시스템과 이를 이용하는 화상형성장치 및 그 보안 부팅 방법
US9881161B2 (en) 2012-12-06 2018-01-30 S-Printing Solution Co., Ltd. System on chip to perform a secure boot, an image forming apparatus using the same, and method thereof
US9330275B1 (en) * 2013-03-28 2016-05-03 Amazon Technologies, Inc. Location based decryption
US9665501B1 (en) 2013-06-18 2017-05-30 Western Digital Technologies, Inc. Self-encrypting data storage device supporting object-level encryption
US9294266B2 (en) * 2013-06-27 2016-03-22 Qualcomm Incorporated Method and apparatus to encrypt plaintext data
US20160335201A1 (en) * 2014-01-28 2016-11-17 Hewlett Packard Enterprise Development Lp Data and instruction set encryption
KR20150111692A (ko) * 2014-03-26 2015-10-06 삼성전자주식회사 메모리 컨트롤러 구동방법 및 메모리 컨트롤러를 포함하는 메모리 시스템
US9830087B2 (en) * 2014-11-13 2017-11-28 Micron Technology, Inc. Memory wear leveling
CN104598357B (zh) * 2015-02-12 2018-05-08 兆讯恒达微电子技术(北京)有限公司 一种数据抗干扰保护方法
US9620242B1 (en) 2015-07-10 2017-04-11 The United States Of America As Represented By The Secretary Of The Navy Methods and apparatuses including one or more interrupted integrated circuit operations for characterizing radiation effects in integrated circuits
US9860841B2 (en) * 2015-08-20 2018-01-02 Apple Inc. Communications fabric with split paths for control and data packets
US10671762B2 (en) * 2015-09-29 2020-06-02 Apple Inc. Unified addressable memory
CN105243344B (zh) * 2015-11-02 2020-09-01 上海兆芯集成电路有限公司 具有硬盘加密功能的芯片组以及主机控制器
US9946744B2 (en) * 2016-01-06 2018-04-17 General Motors Llc Customer vehicle data security method
US10055351B1 (en) 2016-06-29 2018-08-21 EMC IP Holding Company LLC Low-overhead index for a flash cache
US10089025B1 (en) 2016-06-29 2018-10-02 EMC IP Holding Company LLC Bloom filters in a flash memory
US10146438B1 (en) 2016-06-29 2018-12-04 EMC IP Holding Company LLC Additive library for data structures in a flash memory
US10037164B1 (en) 2016-06-29 2018-07-31 EMC IP Holding Company LLC Flash interface for processing datasets
US10261704B1 (en) 2016-06-29 2019-04-16 EMC IP Holding Company LLC Linked lists in flash memory
US10331561B1 (en) 2016-06-29 2019-06-25 Emc Corporation Systems and methods for rebuilding a cache index
KR102543267B1 (ko) * 2016-07-13 2023-06-13 삼성에스디에스 주식회사 화이트박스 암호를 이용한 암/복호화 방법 및 그 장치
US11030102B2 (en) 2018-09-07 2021-06-08 Apple Inc. Reducing memory cache control command hops on a fabric
JP7458763B2 (ja) 2018-12-13 2024-04-01 ソニーセミコンダクタソリューションズ株式会社 階層セキュリティを備えたフラッシュ変換層
TWI722496B (zh) * 2019-06-20 2021-03-21 慧榮科技股份有限公司 使用者資料的加解密方法及裝置
CN112231719A (zh) * 2019-07-15 2021-01-15 美光科技公司 密码密钥管理
US11681635B2 (en) 2020-09-07 2023-06-20 Mellanox Technologies, Ltd. Secure flash controller
US11580091B2 (en) 2020-11-10 2023-02-14 Northrop Grumman Systems Corporation Method of ensuring confidentiality and integrity of stored data and metadata in an untrusted environment
KR102462829B1 (ko) * 2021-01-20 2022-11-04 고려대학교 산학협력단 Nand 플래시 메모리의 보안 카피-백 프로그램 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040101342A (ko) * 2002-04-18 2004-12-02 인터내셔널 비지네스 머신즈 코포레이션 집적 시스템 내에서의 초기화 방법, 관리 방법, 업데이트방법 및 복원 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404485A (en) 1993-03-08 1995-04-04 M-Systems Flash Disk Pioneers Ltd. Flash file system
US6249866B1 (en) 1997-09-16 2001-06-19 Microsoft Corporation Encrypting file system and method
US6785810B1 (en) * 1999-08-31 2004-08-31 Espoc, Inc. System and method for providing secure transmission, search, and storage of data
US7349987B2 (en) * 2000-11-13 2008-03-25 Digital Doors, Inc. Data security system and method with parsing and dispersion techniques
US6684289B1 (en) 2000-11-22 2004-01-27 Sandisk Corporation Techniques for operating non-volatile memory systems with data sectors having different sizes than the sizes of the pages and/or blocks of the memory
JP4045777B2 (ja) * 2001-10-30 2008-02-13 株式会社日立製作所 情報処理装置
JP2003242030A (ja) * 2001-12-14 2003-08-29 Matsushita Electric Ind Co Ltd メモリ管理装置及びメモリ管理方法
US20050050342A1 (en) * 2003-08-13 2005-03-03 International Business Machines Corporation Secure storage utility
US7152138B2 (en) 2004-01-30 2006-12-19 Hewlett-Packard Development Company, L.P. System on a chip having a non-volatile imperfect memory
EP2099154A3 (en) * 2004-02-05 2010-01-27 Research In Motion Limited On-chip storage, creation, and manipulation of an encryption key
US7360057B2 (en) * 2005-03-22 2008-04-15 Seagate Technology, Llc Encryption of data in a range of logical block addresses
US20060224902A1 (en) * 2005-03-30 2006-10-05 Bolt Thomas B Data management system for removable storage media
US7657754B2 (en) 2005-12-08 2010-02-02 Agere Systems Inc Methods and apparatus for the secure handling of data in a microcontroller
US8464073B2 (en) * 2006-09-13 2013-06-11 Stec, Inc. Method and system for secure data storage
JP2008090451A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 記憶装置
US20080107275A1 (en) * 2006-11-08 2008-05-08 Mehdi Asnaashari Method and system for encryption of information stored in an external nonvolatile memory
US7876894B2 (en) * 2006-11-14 2011-01-25 Mcm Portfolio Llc Method and system to provide security implementation for storage devices
KR101449673B1 (ko) 2006-12-24 2014-10-13 샌디스크 아이엘 엘티디 에러 억제를 위해 랜더마이징하는 플래시 메모리 디바이스, 시스템 및 방법
US8127200B2 (en) 2006-12-24 2012-02-28 Sandisk Il Ltd. Flash memory device and system with randomizing for suppressing errors
US7984360B2 (en) 2006-12-31 2011-07-19 Ramot At Tel Aviv University Ltd. Avoiding errors in a flash memory by using substitution transformations
US8683228B2 (en) * 2007-01-16 2014-03-25 Terry Lee Stokes System and method for WORM data storage
JP4498370B2 (ja) * 2007-02-14 2010-07-07 株式会社東芝 データ書き込み方法
JP5028577B2 (ja) * 2007-02-19 2012-09-19 株式会社メガチップス メモリ制御方法およびメモリシステム
JP5019611B2 (ja) * 2007-12-27 2012-09-05 株式会社東芝 メモリシステム
JP2009157836A (ja) * 2007-12-27 2009-07-16 Toshiba Corp メモリシステム
US8301912B2 (en) * 2007-12-31 2012-10-30 Sandisk Technologies Inc. System, method and memory device providing data scrambling compatible with on-chip copy operation
US8230158B2 (en) * 2008-08-12 2012-07-24 Micron Technology, Inc. Memory devices and methods of storing data on a memory device
JP2010108029A (ja) * 2008-10-28 2010-05-13 Panasonic Corp 不揮発性メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
US9336160B2 (en) * 2008-10-30 2016-05-10 Qualcomm Incorporated Low latency block cipher
US8589700B2 (en) * 2009-03-04 2013-11-19 Apple Inc. Data whitening for writing and reading data to and from a non-volatile memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040101342A (ko) * 2002-04-18 2004-12-02 인터내셔널 비지네스 머신즈 코포레이션 집적 시스템 내에서의 초기화 방법, 관리 방법, 업데이트방법 및 복원 방법

Also Published As

Publication number Publication date
US8589700B2 (en) 2013-11-19
WO2010101598A1 (en) 2010-09-10
EP2226810A1 (en) 2010-09-08
KR101534370B1 (ko) 2015-07-09
JP5662037B2 (ja) 2015-01-28
JP2010231778A (ja) 2010-10-14
KR20110134339A (ko) 2011-12-14
KR20100100649A (ko) 2010-09-15
US20100229005A1 (en) 2010-09-09
US8918655B2 (en) 2014-12-23
US20140075208A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
KR101155697B1 (ko) 비휘발성 메모리에 데이터를 기록하고 이로부터 데이터를 판독하기 위한 데이터 화이트닝
KR100969758B1 (ko) 플래시 변환 레이어에서 데이터를 암호화하여 처리하기위한 방법 및 장치
US20170046281A1 (en) Address dependent data encryption
US11416417B2 (en) Method and apparatus to generate zero content over garbage data when encryption parameters are changed
US8886963B2 (en) Secure relocation of encrypted files
US20140032935A1 (en) Memory system and encryption method in memory system
KR20090067649A (ko) 보안 저장 장치를 갖는 메모리 시스템 및 그것의 보안 영역관리 방법
US9323943B2 (en) Decrypt and encrypt data of storage device
CN111131130B (zh) 密钥管理方法及系统
JP2015172959A (ja) フラッシュメモリのアクセス方法
KR101496975B1 (ko) 고체 상태 디스크 및 이에 대한 입출력방법
US20190377693A1 (en) Method to generate pattern data over garbage data when encryption parameters are changed
CN112887077A (zh) 一种ssd主控芯片随机缓存保密方法和电路
CN114064525A (zh) 存储器系统、存储器系统的控制方法以及信息处理系统
JP2005172866A (ja) 暗号化／復号化システム
TWI509457B (zh) 資料儲存裝置以及其資料保護方法
Qiu et al. Ios data recovery using low-level nand images
KR101854192B1 (ko) 저장 장치의 데이터 보호 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8