CN104486069A - 一种基于fpga实现的gost加解密设备及其方法 - Google Patents

一种基于fpga实现的gost加解密设备及其方法 Download PDF

Info

Publication number
CN104486069A
CN104486069A CN201410807763.7A CN201410807763A CN104486069A CN 104486069 A CN104486069 A CN 104486069A CN 201410807763 A CN201410807763 A CN 201410807763A CN 104486069 A CN104486069 A CN 104486069A
Authority
CN
China
Prior art keywords
module
gost
circuit
encryption
uart serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410807763.7A
Other languages
English (en)
Inventor
常涛
谢建庭
苗尧飞
王克
张宇
莫晓婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Optical Electrical Communication Technology Co Ltd
Original Assignee
Tianjin Optical Electrical Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Optical Electrical Communication Technology Co Ltd filed Critical Tianjin Optical Electrical Communication Technology Co Ltd
Priority to CN201410807763.7A priority Critical patent/CN104486069A/zh
Publication of CN104486069A publication Critical patent/CN104486069A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

本发明涉及一种基于FPGA实现的GOST加解密设备及其方法。设备包括电源电路、FPGA芯片、时钟电路、片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路；FPGA芯片内部包括PLL时钟管理模块、自环检测模块、数据成帧解帧模块、UART串口协议模块、数据帧结构设置模块、GOST加密模块、GOST解密模块、EEPROM芯片控制模块以及密钥和S盒处理模块。利用FPGA芯片实现GOST加解密设备以及加解密方法；利用UART串口进行外部明密文数据通信和密钥设置，从而使数据加解密过程具有灵活性、实用性、安全性以及处理速度快等特点。

Description

一种基于FPGA实现的GOST加解密设备及其方法
技术领域
本发明涉及数字无线通信技术，特别涉及一种基于FPGA实现的GOST加解密设备及其方法。
背景技术
数字无线通信系统对数据进行加解密一般使用专用的加解密芯片、使用基于MCU的C语言以及使用上位机软件实现加解密方法。该加解密方法从灵活性、实用性、安全性以及处理速度等方面无法满足目前数据通信设备信息加解密的技术要求。
目前数据加解密通常采用DES算法或GOST算法来实现。GOST算法是一个64位分组以及256位密钥的分组密码算法，该算法是一个32论简单迭代型的加密算法。而DES算法从密钥产生子密钥的过程比较复杂。GOST较DES之间有以下几个主要区别：DES有56位密钥，而GOST有256位密钥，若把S盒置换保密的话，GOST将有610位的密钥信息；GOST的S盒大小仅为DES的S盒的1/4；DES有16轮迭代，而GOST有32轮迭代。
从以上对比可以看出，GOST算法很明显优于DES算法，因此需要设计一种能够实现GOST加解密的设备及其方法，以满足数据通信设备信息加解密的技术要求。
发明内容
鉴于现有技术存在的问题和缺陷，本发明设计一种基于FPGA实现的GOST加解密设备及其方法。新的设计方案是利用FPGA芯片实现GOST加解密设备以及加解密方法；利用UART串口进行外部明密文数据通信和密钥设置，从而使数据加解密过程具有灵活性、实用性、安全性以及处理速度快等特点。
本发明采取的技术方案是：一种基于FPGA实现的GOST加解密设备，其特征在于，包括电源电路、FPGA芯片、时钟电路、片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路；所述FPGA芯片分别与片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路双向连接，时钟电路与FPGA芯片连接，第一UART串口电路和第二UART串口电路分别与外部设备双向连接； FPGA芯片、时钟电路、片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路分别与电源电路相连接；本发明所述的FPGA芯片内部包括PLL时钟管理模块、自环检测模块、数据成帧解帧模块、UART串口协议模块、数据帧结构设置模块、GOST加密模块、GOST解密模块、EEPROM芯片控制模块以及密钥和S盒处理模块；其中数据成帧解帧模块分别与自环检测模块、UART串口协议模块、GOST加密模块、GOST解密模块及数据帧结构设置模块相连接，UART串口协议模块分别与数据帧结构设置模块及密钥和S盒处理模块相连接，密钥和S盒处理模块分别与EEPROM芯片控制模块及GOST加密模块相连接，EEPROM芯片控制模块与数据帧结构设置模块相连接，GOST加密模块与GOST解密模块相连接。
本发明所述的一种基于FPGA实现的GOST加解密方法，其特征在于，采用GOST加解密算法实现数据的加解密，其步骤如下：
（A）.具有特定数据帧结构的明文信息通过第一UART串口由外部设备发送给GOST加解密模块；
（B）.FPGA芯片通过UART串口协议模块，将接收到的明文数据提取有效信息，并重新进行64比特分组；
（C）.对每一包64比特分组数据进行GOST加密过程，形成的密文重新组合成帧后通过第一UART串口发回给外部设备；
（D）.GOST加解密模块通过第一UART串口接收外部设备发来的密文，FPGA通过GOST解密模块将密文转换成明文，并通过第一UART串口发回给外部设备；
（E）.通过第二UART串口，按照约定好的数据格式进行加解密设备的密钥和S盒的设置和读取，以及对特定的数据帧结构进行设置。
本发明的优点及有益效果是：利用该GOST加解密方法解决通信信息高速加解密过程，不破坏原系统的数据结构，本设备可根据要求灵活更改数据帧结构，以适应不同的通信系统。GOST加解密算法属于分组算法，使用Verilog语言对GOST算法过程进行描述，实现过程仅使用逻辑运算，算法实现结构简单；通过FPGA实现GOST加解密方法具有速度快、使用广、保密性强等优点。GOST算法实现过程中使用有限状态机编程，密钥和S盒可通过外部设备进行更改，并保存至片外非易失存储器中，该设计可作为一个独立的加解密设备使用。
附图说明
图1为本发明实现GOST加解密设备的使用环境框图；
图2为本发明实现GOST加解密设备整体功能框图；
图3为 FPGA内部功能框图；
图4为本发明实现GOST加解密设备的自环检测框图；
图5为本发明实现GOST加解密设备的自环检测程序流程图；
图6为本发明 GOST算法框图；
图7为图6的程序流程图。
具体实施方式
以下结合附图和实施例对本发明作进一步说明：
参照图1，基于FPGA实现的GOST加解密方法用于有线或无线通信设备中，在某通信设备的发送过程下，先进行信源编码，然后将信源编码后的数字信息进行成帧处理，成帧后的数据通过UART串口发送给加解密设备进行解帧、加密、成帧等过程，保证数据帧结构和数据比特数不被改变，带有原帧结构的密文通过UART串口发送给通信设备的信道编码模块，最后将数据调制发送出去。通信设备的接收过程是发送的逆过程。这里加解密方法最为一个独立的工作单元，可以较为灵活的应用于相关通信设备中。
参照图2，本发明的GOST加解密设备包括电源电路、FPGA芯片、时钟电路、片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路；所述FPGA芯片分别与片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路双向连接，时钟电路与FPGA芯片连接，第一UART串口电路和第二UART串口电路分别与外部设备双向连接； FPGA芯片、时钟电路、片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路分别与电源电路相连接。
图中FPGA芯片是整个电路的核心。时钟电路为FPGA芯片提供工作时钟；电源电路为整个系统提供所需的电源；JTAG程序下载调试电路用于对FPGA芯片进行调试和程序下载；由于FPGA芯片是基于SRAM工艺的，掉电后程序就会消失，所以需要加入一片外程序存储电路用于永久的保存FPGA芯片的程序；EEPROM存储器电路用于存储加解密算法的密钥和S盒，每次设备上电后，FPGA芯片先将存储在EEPROM中的密钥和S盒读取到FPGA芯片内部用于加解密运算，对于密钥和S盒用户可以自行设置，只需通过另一路UART串口向加解密设备发送约定好的数据格式，加解密设备根据特定的数据格式提取出密钥和S盒，用户也可以从该串口读出先前使用的密钥和S盒；UART串口电路用于实现标准的串口电气信号。
参照图3，本发明所述的FPGA芯片内部包括PLL时钟管理模块、自环检测模块、数据成帧解帧模块、UART串口协议模块、数据帧结构设置模块、GOST加密模块、GOST解密模块、EEPROM芯片控制模块以及密钥和S盒处理模块；其中数据成帧解帧模块分别与自环检测模块、UART串口协议模块、GOST加密模块、GOST解密模块及数据帧结构设置模块相连接，UART串口协议模块分别与数据帧结构设置模块及密钥和S盒处理模块相连接，密钥和S盒处理模块分别与EEPROM芯片控制模块及GOST加密模块相连接，EEPROM芯片控制模块与数据帧结构设置模块相连接，GOST加密模块与GOST解密模块相连接。
本发明实现GOST加解密设备的FPGA芯片是该设备的核心单元，其主要实现UART串口通信协议、GOST加解密算法、自环检测等。PLL时钟管理模块使用FPGA芯片IP核设计，具有倍频、分频、调相等功能，可以根据需要得到系统所需的工作频率，设备可根据通信系统的实际技术要求更改自身的工作频率以适应需要；UART串口协议模块用于实现UART串口通信，由于FPGA芯片本身不带有UART串口硬件，所以需要编写该模块的功能代码；数据成帧解帧模块用于将通过串口接收到的带有帧格式的明文解帧，以提取出有效的待加密数据，并将明文以64比特为一组进行重新分组，以便进行下一步的加密运算，并将加密后的数据按照之前的帧格式重新成帧，这样就不会影响原通信系统的正常工作；GOST加密模块和解密模块用于实现GOST加解密算法，输入64位明文或密文，根据已设定好的密钥和S盒进行加解密运算；EEPROM芯片控制模块用于FPGA对其进行读写操作；密钥和S盒处理模块和数据帧结构设置模块用于设备上电后FPGA从EEPROM芯片中读取密钥、S盒以及数据帧结构等重要信息，并可通过UART串口对EEPROM芯片内容进行读写操作；自环检测模块用于实现设备自身的环路检查，并将检查结果（正常或故障）通过指示灯显示。FPGA内部功能模块的核心是GOST加解密模块。
参照图4，本发明实现GOST加解密设备具有自检功能，以免由于设备自身故障影响整个通信系统正常工作。自环检测模块包括明文数据生成模块、数据比较模块和结果输出指示模块，明文数据生成模块和数据比较模块分别与GOST加密模块及GOST解密模块相连接，GOST加密模块与GOST解密模块相连接。
参照图5，本发明实现的GOST加解密设备的自环检测模块检测程序流程是：首先由明文数据生成模块向GOST加密模块发送一组固定内容的64位明文，GOST加密模块将明文转换成密文后送给GOST解密模块，数据比较模块将GOST解密模块输出的明文和先前发送的明文进行比对，若完全一致则输出自检正确指示，同时结果输出指示模块控制设备上相应的结果指示灯点亮，若比对不一致则输出故障信号，点亮相应的故障指示灯。
参照图6，GOST算法框图给出了GOST算法每轮迭代的运算方法，采取每轮迭代的运算方法，在GOST加解密算法步骤（C）中，加密时，首先把64比特的一组明文输入分成左半部分L和右半部分R，第i轮迭代的子密钥为Ki，GOST加密的第i轮运算为：
                      Li=Ri-1
                               Ri=Li-1 ^f(Ri-1,Ki)  ---------------（1）
（1）式中的^为二进制逻辑运算异或，f为运算函数，首先，将右半部分R与第i轮的子密钥进行模232加，得到32位数据结果，分成8个4位分组，每个分组被作为不同的S盒的输入，在GOST加密中使用了8个不同的S盒，第一个4位进入第一个S盒，第二个4位进入第二个S盒，以此类推进行置换；例如S盒可能为：7，10，2，4，15，9，0，3，6，12，5，13，1，8，11，在这种情况下，如果S盒的输入若为0，则输出为7；若输入为1，则输出为10，等等。所有8个S盒都不同，这些被认为是附加的密钥。8个S盒的输出重组为32位字，然后整个字循环左移11位，最后将移位后的32位结果与左半部分异或变为新的右半部分，原右半部分变为新的左半部分，至此一轮迭代运算完成，将此操作重复进行32次后得到加密结果。
参照表1，表1列出了GOST加密轮数与子密钥关系。子密钥的产生过程是将256位密钥分为8个32位分组：K1、K2、…、K8。每一轮使用不同子密钥，解密过程除了密钥Ki逆序外与加密过程相同。
表1  GOST不同轮中使用的子密钥
 参照表2，表2列出了GOST加密一个S盒列表，分为8组，每组由16个4比特数构成，用十进制表示范围是0到15，并且同一组中的16个数据不能相同。S盒是GOST加密算法的核心所在，该加密算法的安全性主要由S盒来决定，所以S盒的设计是关键。
表2  GOST的S盒
 参照图7，GOST加解密模块采用有限状态机实现，按照图6所示的GOST算法框图设计出程序工作流程：首先将64位明文数据保存到该模块的内部寄存器中，将其分成左半部分Li和右半部分Ri各32位（左半部分对应64位明文的高32位，右半部分对应64位明文的低32位），按照表1根据当前迭代的轮数选择一组子密钥，这里的子密钥是将256位密钥顺序分成8组，每组32位；将子密钥与右半部分Ri进行模32的加法运算，然后根据表2的S盒进行替代，替代后的32位数据循环左移11位，再与左半部份Li进行按位异或运算，得到新的右半部分Ri+1，而本轮迭代开始的右半部分Ri直接成为新的左半部分Li+1，这样一轮迭代运算完成，将Li+1和Ri+1用于下一轮迭代，这种迭代重复32次后输出密文结果。

Claims (5)

1.一种基于FPGA实现的GOST加解密设备，其特征在于，包括电源电路、FPGA芯片、时钟电路、片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路；所述FPGA芯片分别与片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路双向连接，时钟电路与FPGA芯片连接，第一UART串口电路和第二UART串口电路分别与外部设备双向连接； FPGA芯片、时钟电路、片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路分别与电源电路相连接；所述的FPGA芯片内部包括PLL时钟管理模块、自环检测模块、数据成帧解帧模块、UART串口协议模块、数据帧结构设置模块、GOST加密模块、GOST解密模块、EEPROM芯片控制模块以及密钥和S盒处理模块；其中数据成帧解帧模块分别与自环检测模块、UART串口协议模块、GOST加密模块、GOST解密模块及数据帧结构设置模块相连接，UART串口协议模块分别与数据帧结构设置模块及密钥和S盒处理模块相连接，密钥和S盒处理模块分别与EEPROM芯片控制模块及GOST加密模块相连接，EEPROM芯片控制模块与数据帧结构设置模块相连接，GOST加密模块与GOST解密模块相连接。
2.根据权利要求1所述的一种基于FPGA实现的GOST加解密设备，其特征在于，所述的自环检测模块包括明文数据生成模块、数据比较模块和结果输出指示模块，明文数据生成模块和数据比较模块分别与GOST加密模块及GOST解密模块相连接，GOST加密模块与GOST解密模块相连接。
3.根据权利要求2所述的一种基于FPGA实现的GOST加解密设备，其特征在于，所述的自环检测模块的检测程序流程是：首先由明文数据生成模块向GOST加密模块发送一组固定内容的64位明文，GOST加密模块将明文转换成密文后送给GOST解密模块，数据比较模块将GOST解密模块输出的明文和先前发送的明文进行比对，若完全一致则输出自检正确指示，同时结果输出指示模块控制设备上相应的结果指示灯点亮，若比对不一致则输出故障信号，点亮相应的故障指示灯。
4.一种采用如权利要求1所述的基于FPGA实现的GOST加解密设备的方法，其特征在于，采用GOST加解密算法实现数据的加解密，其步骤如下：
（A）.具有特定数据帧结构的明文信息通过第一UART串口由外部设备发送给GOST加解密模块；
（B）.FPGA芯片通过UART串口协议模块，将接收到的明文数据提取有效信息，并重新进行64比特分组；
（C）.对每一包64比特分组数据进行GOST加密过程，形成的密文重新组合成帧后通过第一UART串口发回给外部设备；
（D）.GOST加解密模块通过第一UART串口接收外部设备发来的密文，FPGA通过GOST解密模块将密文转换成明文，并通过第一UART串口发回给外部设备；
（E）.通过第二UART串口，按照约定好的数据格式进行加解密设备的密钥和S盒的设置和读取，以及对特定的数据帧结构进行设置。
5.根据权利要求4所述的一种基于FPGA实现的GOST加解密方法，其特征在于，采取每轮迭代的运算方法，在所述的步骤（C）中，加密时，首先把64比特的一组明文输入分成左半部分L和右半部分R，第i轮迭代的子密钥为Ki，GOST加密的第i轮运算为：
                      Li=Ri-1
                               Ri=Li-1 ^f(Ri-1,Ki)  ---------------（1）
（1）式中的^为二进制逻辑运算异或，f为运算函数，首先，将右半部分R与第i轮的子密钥进行模232加，得到32位数据结果，分成8个4位分组，每个分组被作为不同的S盒的输入，在GOST加密中使用了8个不同的S盒，第一个4位进入第一个S盒，第二个4位进入第二个S盒，以此类推进行置换；8个S盒的输出重组为32位字，然后整个字循环左移11位，最后将移位后的32位结果与左半部分异或变为新的右半部分，原右半部分变为新的左半部分，至此一轮迭代运算完成，将此操作重复进行32次后得到加密结果。
CN201410807763.7A 2014-12-23 2014-12-23 一种基于fpga实现的gost加解密设备及其方法 Pending CN104486069A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410807763.7A CN104486069A (zh) 2014-12-23 2014-12-23 一种基于fpga实现的gost加解密设备及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410807763.7A CN104486069A (zh) 2014-12-23 2014-12-23 一种基于fpga实现的gost加解密设备及其方法

Publications (1)

Publication Number Publication Date
CN104486069A true CN104486069A (zh) 2015-04-01

Family

ID=52760577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410807763.7A Pending CN104486069A (zh) 2014-12-23 2014-12-23 一种基于fpga实现的gost加解密设备及其方法

Country Status (1)

Country Link
CN (1) CN104486069A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105704163A (zh) * 2016-04-22 2016-06-22 信阳农林学院 一种无线串口数据安全传输装置及方法
CN109492418A (zh) * 2018-11-22 2019-03-19 中国电子科技集团公司第五十八研究所 一种基于aes算法的通用dsp安全加解密系统
WO2019161577A1 (zh) * 2018-02-23 2019-08-29 深圳国微技术有限公司 一种安全芯片
CN112953703A (zh) * 2021-01-28 2021-06-11 华东师范大学 一种基于MILP的Tweakable GOST2差分路线搜索方法
CN113158203A (zh) * 2021-04-01 2021-07-23 深圳市纽创信安科技开发有限公司 一种soc芯片、电路和soc芯片的外部数据读写方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626289A (zh) * 2009-07-14 2010-01-13 青岛科技大学 Aes加密芯片的设计方法及电脑加密机
CN101854243A (zh) * 2010-04-30 2010-10-06 株洲南车时代电气股份有限公司 一种电路系统设计加密电路及其加密方法
CN101958789A (zh) * 2010-09-17 2011-01-26 北京航空航天大学 一种通信链路中高速数据加/解密模块
CN102739393A (zh) * 2012-05-23 2012-10-17 浙江大学 基于apb总线的硬件加密uart装置
CN202818323U (zh) * 2012-08-14 2013-03-20 天津光电通信技术有限公司 基于fpga芯片的基带npz码误码仪
CN104156677A (zh) * 2014-08-12 2014-11-19 清华大学深圳研究生院 一种基于fpga的硬盘加密、解密系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626289A (zh) * 2009-07-14 2010-01-13 青岛科技大学 Aes加密芯片的设计方法及电脑加密机
CN101854243A (zh) * 2010-04-30 2010-10-06 株洲南车时代电气股份有限公司 一种电路系统设计加密电路及其加密方法
CN101958789A (zh) * 2010-09-17 2011-01-26 北京航空航天大学 一种通信链路中高速数据加/解密模块
CN102739393A (zh) * 2012-05-23 2012-10-17 浙江大学 基于apb总线的硬件加密uart装置
CN202818323U (zh) * 2012-08-14 2013-03-20 天津光电通信技术有限公司 基于fpga芯片的基带npz码误码仪
CN104156677A (zh) * 2014-08-12 2014-11-19 清华大学深圳研究生院 一种基于fpga的硬盘加密、解密系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邵葳: "GOST密码算法类的实现方法", 《电脑编程技巧与维护》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105704163A (zh) * 2016-04-22 2016-06-22 信阳农林学院 一种无线串口数据安全传输装置及方法
WO2019161577A1 (zh) * 2018-02-23 2019-08-29 深圳国微技术有限公司 一种安全芯片
CN109492418A (zh) * 2018-11-22 2019-03-19 中国电子科技集团公司第五十八研究所 一种基于aes算法的通用dsp安全加解密系统
CN112953703A (zh) * 2021-01-28 2021-06-11 华东师范大学 一种基于MILP的Tweakable GOST2差分路线搜索方法
CN113158203A (zh) * 2021-04-01 2021-07-23 深圳市纽创信安科技开发有限公司 一种soc芯片、电路和soc芯片的外部数据读写方法
CN113158203B (zh) * 2021-04-01 2024-05-17 深圳市纽创信安科技开发有限公司 一种soc芯片、电路和soc芯片的外部数据读写方法

Similar Documents

Publication Publication Date Title
CN101626289B (zh) Aes加密芯片的设计方法及电脑加密机
CN102012993B (zh) 一种数据选择加密解密方法及装置
CN104579646B (zh) 乱码本有限单向变换及其加解密应用的方法、装置和电路
CN104486069A (zh) 一种基于fpga实现的gost加解密设备及其方法
US10176121B2 (en) Apparatus and method for memory address encryption
TW201826162A (zh) 用於藉由位元混合器來產生保密器回合金鑰的方法和系統
US11387980B2 (en) Hardware multiple cipher engine
CN101162557A (zh) 密码处理装置和密码处理方法、以及计算机程序
CN105324956A (zh) 加密明文数据的方法及设备
CN107483192A (zh) 一种基于量子通讯的数据传输方法及装置
CN102624520B (zh) 基于aes的192比特位密钥扩展系统及方法
Backlund et al. Secret key recovery attack on masked and shuffled implementations of crystals-kyber and saber
CN103346878B (zh) 一种基于fpga高速串行io的保密通信方法
CN104484615B (zh) 适用于可重构阵列架构的基于空间随机化抗故障攻击方法
CN103444125A (zh) 加密处理设备、加密处理方法和程序
CN105916141A (zh) 一种自同步的祖冲之加解密算法的实现系统及其方法
CN102403037A (zh) 芯片烧录座及芯片烧录方法
CN114124359A (zh) 保留格式加密数据的方法、装置、电子设备及存储介质
CN114444140A (zh) 存储器中的不可复制函数应用
US20120321079A1 (en) System and method for generating round keys
CN106341384A (zh) 用于促进安全通信的方法
CN116073987A (zh) 一种分组密码模式的可靠性设计方法、密码卡、服务器
CN104871476A (zh) 用于可计算、大型、可变及安全的替换盒的方法及设备
CN111049639B (zh) 一种基于fpga的动态数据加解密实现方法
CN109257161A (zh) 二进制数据加密设备及加密方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150401

WD01 Invention patent application deemed withdrawn after publication