CN105916141A - 一种自同步的祖冲之加解密算法的实现系统及其方法 - Google Patents

一种自同步的祖冲之加解密算法的实现系统及其方法 Download PDF

Info

Publication number
CN105916141A
CN105916141A CN201610545863.6A CN201610545863A CN105916141A CN 105916141 A CN105916141 A CN 105916141A CN 201610545863 A CN201610545863 A CN 201610545863A CN 105916141 A CN105916141 A CN 105916141A
Authority
CN
China
Prior art keywords
bit
module
linear
xor
bit numbers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610545863.6A
Other languages
English (en)
Other versions
CN105916141B (zh
Inventor
丁群
王传福
田兴宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heilongjiang University
Original Assignee
Heilongjiang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heilongjiang University filed Critical Heilongjiang University
Priority to CN201610545863.6A priority Critical patent/CN105916141B/zh
Publication of CN105916141A publication Critical patent/CN105916141A/zh
Application granted granted Critical
Publication of CN105916141B publication Critical patent/CN105916141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/02—Protecting privacy or anonymity, e.g. protecting personally identifiable information [PII]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种自同步的祖冲之加解密算法的实现系统及其方法。该系统包括线性反馈移位寄存器模块、比特重组模块、非线性函数F模块、加解密模块、自同步反馈模块。实现更好的同步效果，通过将加密后的数据反馈给线性反馈移位寄存器实现自同步的功能。在加密模块中，将明文与密钥流异或后的密文序列进行截取。截取得到密文序列的高31位C31H后，直接通过自同步反馈线反馈给线性移位寄存器中的异或门。本发明通过从非线性函数F模块中导出一根反馈线，并连接到线性反馈移位寄存器内部，形成祖冲之自同步序列密码。自同步反馈线的连接不仅增强了密文的安全性，也减少了同步过程中误解密率。

Description

一种自同步的祖冲之加解密算法的实现系统及其方法
技术领域
本发明涉及信息安全领域，具体涉及到一种自同步的祖冲之加解密算法的实现系统及其方法。
背景技术
中国近五年来在序列密码设计方面最重要的结果是祖冲之算法。祖冲之算法于2011年9月被3GPP LTE采纳为国际加密标准，即第四代移动通信加密标准，和AES、SNOW 3G并成为LIE三大算法。祖冲之算法是由冯登国等国内专家学者设计的序列密码。该设计能够通过已存在的各种密码攻击测试。中国研制的祖冲之序列密码现已得到国内外许多专家学者的认可并被给予了很高的评价。
根据序列密码的密钥序列与明文、密文的关系，可以将序列密码分为同步序列密码和自同步序列密码。同步序列密码是加密算法与密文无关的一种序列密码。同步序列密码的使用较为普遍，祖冲之序列密码就是典型的同步序列密码。序列密码的同步问题一直是加解密的核心关键所在。序列密码加解密非常强调数据间的顺序，如果掉一位或任意两位之间调换则加解密数据全部出错。在现在的数字加密体系中，为实现正确的同步往往需要消耗大量的资源去实现多个同步电路。同步电路不仅仅消耗了逻辑资源，同时也降低了吞吐量。在同步过程需要插入多个同步信息，同步精度越高，插入的同步信息也越多。因此，在祖冲之算法实现过程中，密码同步问题需要得到近一步的解决。
发明内容
鉴于此，本发明主要解决的技术问题是克服上述现有技术中存在的缺点和不足，提供一种自同步的祖冲之加解密算法的实现系统及其方法，有效提高了序列密码同步的成功率，大大增加了密文的安全性。
本发明所采用的技术如下：一种自同步的祖冲之加解密算法的实现系统，包括线性反馈移位寄存器模块、比特重组模块、非线性函数F模块、加、解密模块和自同步反馈模块；
所述线性反馈移位寄存器模块是将输入数据128位初始向量和128位初始密钥构成线性反馈寄存器的基本存储单元，通过选取基本存储单元中六个固定位中的数值进行循环移动相应位数，六个循环移位后的数据进行取模相加得到最终更新值，此时，最终更新值与线性反馈寄存器一起再次循环移位一次；
所述比特重组模块是从线性反馈移位寄存器模块中8个固定位置各抽取16比特数，重新排列组成4个32位的数据，比特重组模块仅涉及到移位操作；
所述非线性函数F模块包含寄存器R1和R2、非线性置换S盒、线性函数L，寄存器R1和R2是非线性函数F模块中唯一具有记忆存储功能的小模块，其初始值为零。非线性函数F模块共用到8个并行的非线性置换S盒，每个S盒将输入8比特数作为地址进行寻址，输出存储在S盒中的8比特数据，线性函数L是简单地移位和异或操作；
所述加、解密模块对非线性函数F输出32位密钥序列的速度进行控制，并且对非线性函数F输出密钥序列进行缓存；
所述自同步反馈模块由所得密文的高31位反馈给线性移位寄存器模块，通过31位输入的异或门与线性移位寄存器模块每轮迭代生成值V进行异或得到新一轮S15的值。
本发明还具有如下技术特征：采用上所述的系统得出的一种自同步祖冲之算法加解密的实现方法，包括加、解密步骤，
加密的实现方法步骤如下：
步骤101：线性反馈移位寄存器接受输入的128比特数初始向量和128比特数初始密钥，并存储下来；
步骤102：选取移位寄存器中的6个31比特数，并将其分别循环移位不同位数；
步骤103：将循环移位后的6个31比特数取模相加得到最终值31比特数；
步骤104：分别抽取线性反馈移位寄存器中8个16比特数，从新排列成4个32比特数；
步骤105：取4个32位比特数中两个32比特数，该32比特数与R1异或后再与R2取模相加得到W，W与另一个32比特数异或得到Z，Z与明文异或得到密文，并将密文与步骤103中最终值31比特数相异或，同时并将线性反馈移位寄存器循环移位；
步骤106：取4个32位比特数中剩下两个32比特数，一个32比特数与R1进行取模相加，另一个与R2异或，将得到的两个新的32比特数位拼接成一个64比特数进行循环左移16位；
步骤107：将步骤106的结果位分解成两个32比特数，分别通过线性函数L进行移位异或运算；
步骤108：将步骤107的结果分别送入8个S盒中进行数据的置换；
步骤109：将步骤108的结果赋值给和R2，并重复步骤101至步骤109进行不断的加密输出；
解密的实现方法步骤如下：
步骤201：线性反馈移位寄存器接受输入的128比特数初始向量和128比特数初始密钥，并存储下来；
步骤202：选取移位寄存器中的6个31比特数，并将其分别循环移位不同位数；
步骤203：将循环移位后的6个31比特数取模相加得到最终值31比特数；
步骤204：分别抽取线性反馈移位寄存器中8个16比特数，从新排列成4个32比特数；
步骤205：取4个32位比特数中两个32比特数，该32比特数与R1异或后再与R2取模相加得到W，W与另一个32比特数异或得到Z，密文与步骤103中最终值31比特数相异或，同时并将线性反馈移位寄存器循环移位一次；
步骤206：取4个32位比特数中剩下两个32比特数，一个32比特数与R1进行取模相加，另一个与R2异或，将得到的两个新的32比特数位拼接成一个64比特数进行循环左移16位；
步骤207：将步骤206的结果位分解成两个32比特数，分别通过线性函数L进行移位异或运算；
步骤208：将步骤207的结果分别送入8个S盒中进行数据的置换；
步骤209：将步骤208的结果赋值给和R2，并重复步骤201至步骤209进行不断的解密输出。
本发明的优点及有益效果：本发明有效提高了序列密码同步的成功率，大大增加了密文的安全性。自同步反馈线的连接不仅增强了密文的安全性，也减少了同步过程中误解密率。
附图说明
图1为本发明提供的一种自同步祖冲之的加密实现系统结构示意图；
图2为本发明提供的一种自同步祖冲之的解密实现系统结构示意图；
图3为本发明提供的一种自同步祖冲之的加密实现方法结构图；
图4为本发明提供的一种自同步祖冲之的解密实现方法结构图。
具体实施方式
下面根据附图举例对本发明做进一步解释：
实施例1
如图1中所示,一种自同步的祖冲之加解密算法的实现系统，包括线性反馈移位寄存器模块、比特重组模块、非线性函数F模块、加、解密模块和自同步反馈模块；
所述线性反馈移位寄存器模块是将输入数据128位初始向量和128位初始密钥构成线性反馈寄存器的基本存储单元，通过选取基本存储单元中六个固定位中的数值进行循环移动相应位数，六个循环移位后的数据进行取模相加得到最终更新值，此时，最终更新值与线性反馈寄存器一起再次循环移位一次；
所述比特重组模块是从线性反馈移位寄存器模块中8个固定位置各抽取16比特数，重新排列组成4个32位的数据，比特重组模块仅涉及到移位操作；
所述非线性函数F模块包含寄存器R1和R2、非线性置换S盒、线性函数L，寄存器R1和R2是非线性函数F模块中唯一具有记忆存储功能的小模块，其初始值为零。非线性函数F模块共用到8个并行的非线性置换S盒，每个S盒将输入的8比特数作为地址进行寻址，输出存储在S盒中的8比特数据，线性函数L是简单地移位和异或操作；
所述加、解密模块对非线性函数F输出32位密钥序列的速度进行控制，并且对非线性函数F输出密钥序列进行缓存；
所述自同步反馈模块由所得密文的高31位反馈给线性移位寄存器模块，通过31位输入的异或门与线性移位寄存器模块每轮迭代生成值V进行异或得到新一轮S15的值。
祖冲之算法为同步序列密码。为实现更好的同步效果，通过将加密后的数据反馈给线性反馈移位寄存器实现自同步的功能。如图1所示。在加密模块中，将明文与密钥流异或后的密文序列进行截取。截取得到密文序列的高31位C31H后，直接通过自同步反馈线反馈给线性移位寄存器中的异或门。C31H与上一次线性移位寄存器移位后得到的31位最终更新值V相异或得到自同步祖冲之序列密码线性反馈移位寄存器的最终值S15。
实施例2
如图2中所示线性反馈移位寄存器模块的输入数据包含初始向量和初始密钥。线性反馈移位寄存器对输入数据进行相加和取模运算，输出31位更新值并循环移位。
图中比特重组模块抽取线性反馈移位寄存器模块中固定位置的若干数据，并进行重新组合形成4个32位的输出数据。
图中非线性函数F模块包含寄存器R1和R2、非线性置换S盒、线性函数L。寄存器R1和R2具有存储数据功能，初始值为零。非线性函数F模块共用到8个非线性置换S盒，每个S盒对输入8比特数的地址进行寻址，输出存储在S盒中的8比特数据。线性函数L是简单地移位和异或操作。
图中加、解密模块功能主要为：对非线性函数F输出32位密钥序列的速度进行控制，并且对非线性函数F输出密钥序列进行缓存。
图中所述，自同步反馈线在解密模块中将输入的密文直接反馈给线性移位寄存器，并使线性反馈移位寄存器循环移位更新数据。解密与加密大致相同，只是在解密时，密文直接参与线性反馈移位寄存器的计算，并使线性反馈移位寄存器循环移位一次，更新数据，如图2所示。在解密模块中，将输入的密文直接反馈给线性移位寄存器，用来生成解密的密钥序列。密钥序列通过异或门与密文异或得到输出的明文序列。
实施例3
如图3所示，一种自同步祖冲之算法加密的实现方法，包括如下步骤：
步骤1000：将输入数据128比特数和128比特数据均分存储到S0、S1、S2、…、S14、S15中。
步骤1001：将S15循环左移15位，将S13循环左移17位，将S10循环左移21位，将S4循环左移20位，将S0循环左移8位。
步骤1002:将步骤1001中五个循环移位后的值进行mod232-1相加得到V。抽取S15的高16位和S14的低十六位合并成32位的X0；抽取S11的低16位和S9的高十六位合并成32位的X1；抽取S7的低16位和S5的高十六位合并成32位的X2；抽取S2的低16位和S0的高十六位合并成32位的X3；
步骤1003：将R1与X0异或后再与R2进行mod232相加得到W。W与X3异或得到Z。
步骤1004：将Z与32位的明文异或得到密文序列C。并将密文序列的高31位C31H与V异或得到新一轮的S15的更新值。与此同时，线性反馈移位寄存器进行循环移位。Si→Si+1，其中i∈(0,1,2...14)。
步骤1005：R1与X1进行mod232的加法得到h1，R2与X2异或得到h2。
步骤1006：将h1和h2进行位拼接操作，组合成一个64比特的数据。然会对其循环左移十六位。并将高32位记为u1，低32位记为u2
步骤1007：将u1和u2分别通过线性函数L1和L2。其操作具体为：将u1同时循环左移2位、循环左移10位、循环左移18位、循环左移24位，再将这四次循环移位后的数据异或，最后再与u1异或得到L1(u1)；将u2同时循环左移8位、循环左移14位、循环左移22位、循环左移30位，再将这四次循环移位后的数据异或，最后再与u2异或得到L2(u2)。
步骤1008：将L1(u1)和L2(u2)拆分成8个8位的小分组分别送入8个8输入的S盒中，所得结果为S(L1(u1))和S(L2(u2))。再将S(L1(u1))和S(L2(u2))的值赋给R1和R2。
步骤1009：重复步骤1001至步骤1008进行多次数据加密。
实施例4
如图4所示，一种自同步祖冲之算法解密的实现方法，包括如下步骤：
步骤2000：将输入数据128比特数和128比特数据均分存储到S0、S1、S2、…、S14、S15中。
步骤2001：将S15循环左移15位，将S13循环左移17位，将S10循环左移21位，将S4循环左移20位，将S0循环左移8位。
步骤2002:将步骤2001中五个循环移位后的值进行mod232-1相加得到V。抽取S15的高16位和S14的低十六位合并成32位的X0；抽取S11的低16位和S9的高十六位合并成32位的X1；抽取S7的低16位和S5的高十六位合并成32位的X2；抽取S2的低16位和S0的高十六位合并成32位的X3；
步骤2003：将R1与X0异或后在与R2进行mod232相加得到W。W与X3异或得到Z。
步骤2004：将Z与32位的密文异或得到明文序列。并将直接密文序列的高31位C31H与V异或得到新一轮的S15的更新值。与此同时，线性反馈移位寄存器进行循环移位。Si→Si+1，其中i∈(0,1,2...14)。
步骤2005：R1与X1进行mod232的加法得到h1，R2与X2异或得到h2。
步骤2006：将h1和h2进行位拼接操作，组合成一个64比特的数据。然会对其循环左移十六位。并将高32位记为u1，低32位记为u2
步骤2007：将u1和u2分别通过线性函数L1和L2。其操作具体为：将u1同时循环左移2位、循环左移10位、循环左移18位、循环左移24位，再将这四次循环移位后的数据异或，最后再与u1异或得到L1(u1)；将u2同时循环左移8位、循环左移14位、循环左移22位、循环左移30位，再将这四次循环移位后的数据异或，最后再与u2异或得到L2(u2)。步骤2008：将L1(u1)和L2(u2)拆分成8个8位的小分组分别送入8个8输入的S盒中，所得结果为S(L1(u1))和S(L2(u2))。再将S(L1(u1))和S(L2(u2))的值赋给R1和R2。
步骤2009：重复步骤2001至步骤2008进行多次数据解密。

Claims (2)

1.一种自同步的祖冲之加解密算法的实现系统，其特征在于，包括线性反馈移位寄存器模块、比特重组模块、非线性函数F模块、加、解密模块和自同步反馈模块；
所述线性反馈移位寄存器模块是将输入数据128位初始向量和128位初始密钥构成线性反馈寄存器的基本存储单元，通过选取基本存储单元中六个固定位中的数值进行循环移动相应位数，六个循环移位后的数据进行取模相加得到最终更新值，此时，最终更新值与线性反馈寄存器一起再次循环移位一次；
所述比特重组模块是从线性反馈移位寄存器模块中8个固定位置各抽取16比特数，重新排列组成4个32位的数据，比特重组模块仅涉及到移位操作；
所述非线性函数F模块包含寄存器R1和R2、非线性置换S盒、线性函数L，寄存器R1和R2是非线性函数F模块中唯一具有记忆存储功能的小模块，其初始值为零，非线性置换S盒具有非线性函数F模块共用到8个非线性置换S盒，每个S盒对输入8比特数的地址进行寻址，输出存储在S盒中的8比特数据，线性函数L是简单地移位和异或操作；
所述加、解密模块对非线性函数F输出32位密钥序列的速度进行控制，并且对非线性函数F输出密钥序列进行缓存；
所述自同步反馈模块由所得密文的高31位反馈给线性移位寄存器模块，通过31位输入的异或门与线性移位寄存器模块每轮迭代生成值V进行异或得到新一轮S15的值。
2.采用如权利要求1所述的一种自同步的祖冲之加解密算法的实现系统得出的一种自同步祖冲之算法加解密的实现方法，包括加、解密步骤，其特征在于，
加密的实现方法步骤如下：
步骤101：线性反馈移位寄存器接受输入的128比特数初始向量和128比特数初始密钥，并存储下来；
步骤102：选取移位寄存器中的6个31比特数，并将其分别循环移位不同位数；
步骤103：将循环移位后的6个31比特数取模相加得到最终值31比特数；
步骤104：分别抽取线性反馈移位寄存器中8个16比特数，从新排列成4个32比特数；
步骤105：取4个32位比特数中两个32比特数，该32比特数与R1异或后再与R2取模相加得到W，W与另一个32比特数异或得到Z，Z与明文异或得到密文，并将密文与步骤103中最终值31比特数相异或，同时并将线性反馈移位寄存器循环移位；
步骤106：取4个32位比特数中剩下两个32比特数，一个32比特数与R1进行取模相加，另一个与R2异或，将得到的两个新的32比特数位拼接成一个64比特数进行循环左移16位；
步骤107：将步骤106的结果位分解成两个32比特数，分别通过线性函数L进行移位异或运算；
步骤108：将步骤107的结果分别送入8个S盒中进行数据的置换；
步骤109：将步骤108的结果赋值给和R2，并重复步骤101至步骤109进行不断的加密输出；解密的实现方法步骤如下：
步骤201：线性反馈移位寄存器接受输入的128比特数初始向量和128比特数初始密钥，并存储下来；
步骤202：选取移位寄存器中的6个31比特数，并将其分别循环移位不同位数；
步骤203：将循环移位后的6个31比特数取模相加得到最终值31比特数；
步骤204：分别抽取线性反馈移位寄存器中8个16比特数，从新排列成4个32比特数；
步骤205：取4个32位比特数中两个32比特数，该32比特数与R1异或后再与R2取模相加得到W，W与另一个32比特数异或得到Z，密文与步骤103中最终值31比特数相异或，同时并将线性反馈移位寄存器循环移位一次；
步骤206：取4个32位比特数中剩下两个32比特数，一个32比特数与R1进行取模相加，另一个与R2异或，将得到的两个新的32比特数位拼接成一个64比特数进行循环左移16位；
步骤207：将步骤206的结果位分解成两个32比特数，分别通过线性函数L进行移位异或运算；
步骤208：将步骤207的结果分别送入8个S盒中进行数据的置换；
步骤209：将步骤208的结果赋值给和R2，并重复步骤201至步骤209进行不断的解密输出。
CN201610545863.6A 2016-07-12 2016-07-12 一种自同步的祖冲之加解密算法的实现系统及其方法 Active CN105916141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610545863.6A CN105916141B (zh) 2016-07-12 2016-07-12 一种自同步的祖冲之加解密算法的实现系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610545863.6A CN105916141B (zh) 2016-07-12 2016-07-12 一种自同步的祖冲之加解密算法的实现系统及其方法

Publications (2)

Publication Number Publication Date
CN105916141A true CN105916141A (zh) 2016-08-31
CN105916141B CN105916141B (zh) 2019-05-21

Family

ID=56754631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610545863.6A Active CN105916141B (zh) 2016-07-12 2016-07-12 一种自同步的祖冲之加解密算法的实现系统及其方法

Country Status (1)

Country Link
CN (1) CN105916141B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110011798A (zh) * 2019-04-08 2019-07-12 中国科学院软件研究所 一种zuc-256流密码算法的初始化方法和装置及通信方法
CN110445601A (zh) * 2019-07-19 2019-11-12 北京三未信安科技发展有限公司 祖冲之加密算法提速方法、系统、存储介质及计算机设备
CN110516462A (zh) * 2019-08-30 2019-11-29 京东数字科技控股有限公司 用于加密数据的方法和装置
CN110995405A (zh) * 2019-12-05 2020-04-10 黑龙江大学 基于混沌初始向量生成算法及其ip核
CN112367155A (zh) * 2020-10-13 2021-02-12 黑龙江大学 一种基于fpga的zuc加密系统ip核构建方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923802A (zh) * 2009-06-12 2010-12-22 中国科学院数据与通信保护研究教育中心 一种序列密码实现方法和装置
CN103731822A (zh) * 2012-10-15 2014-04-16 中国科学院微电子研究所 一种祖冲之算法的实现系统及其方法
CN103813313A (zh) * 2012-11-07 2014-05-21 中国科学院微电子研究所 一种祖冲之算法的硬件实现装置及方法
CN104852795A (zh) * 2015-05-05 2015-08-19 国家密码管理局商用密码检测中心 一种轮输出为布尔掩码的zuc序列密码算法掩码防护方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923802A (zh) * 2009-06-12 2010-12-22 中国科学院数据与通信保护研究教育中心 一种序列密码实现方法和装置
CN103731822A (zh) * 2012-10-15 2014-04-16 中国科学院微电子研究所 一种祖冲之算法的实现系统及其方法
CN103813313A (zh) * 2012-11-07 2014-05-21 中国科学院微电子研究所 一种祖冲之算法的硬件实现装置及方法
CN104852795A (zh) * 2015-05-05 2015-08-19 国家密码管理局商用密码检测中心 一种轮输出为布尔掩码的zuc序列密码算法掩码防护方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
周威、王博、潘伟涛: "祖冲之算法硬件实现与研究", 《国外电子测量技术》 *
宫大力: "流密码算法的研究与设计", 《南京航空航天大学硕士学位论文》 *
庄培栋、王志刚、丁群: "自同步序列密码应用研究", 《仪器仪表学报》 *
郁宁亚，朱宇霞: "基于FPGA 的祖冲之序列密码算法实现", 《信息技术》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110011798A (zh) * 2019-04-08 2019-07-12 中国科学院软件研究所 一种zuc-256流密码算法的初始化方法和装置及通信方法
CN110445601A (zh) * 2019-07-19 2019-11-12 北京三未信安科技发展有限公司 祖冲之加密算法提速方法、系统、存储介质及计算机设备
CN110445601B (zh) * 2019-07-19 2022-07-26 三未信安科技股份有限公司 祖冲之加密算法提速方法、系统、存储介质及计算机设备
CN110516462A (zh) * 2019-08-30 2019-11-29 京东数字科技控股有限公司 用于加密数据的方法和装置
CN110516462B (zh) * 2019-08-30 2021-12-07 京东数字科技控股有限公司 用于加密数据的方法和装置
CN110995405A (zh) * 2019-12-05 2020-04-10 黑龙江大学 基于混沌初始向量生成算法及其ip核
CN110995405B (zh) * 2019-12-05 2022-04-22 黑龙江大学 基于混沌初始向量生成算法及其ip核
CN112367155A (zh) * 2020-10-13 2021-02-12 黑龙江大学 一种基于fpga的zuc加密系统ip核构建方法
CN112367155B (zh) * 2020-10-13 2022-06-07 黑龙江大学 一种基于fpga的zuc加密系统ip核构建方法

Also Published As

Publication number Publication date
CN105916141B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
CN106850221B (zh) 信息加密、解密方法及装置
CN105916141A (zh) 一种自同步的祖冲之加解密算法的实现系统及其方法
CN1993922B (zh) 流密码组合系统和方法
CN101461173B (zh) 同音替代对称加密
CN106209358B (zh) 一种基于长密钥的sm4密钥扩展算法的实现系统及其方法
CN101447870B (zh) 一种基于分布式口令技术的私钥安全存储方法
CN102204158A (zh) 低等待时间的分块密码术
CN104639314A (zh) 基于aes加密/解密算法的装置和流水控制方法
CN104333446B (zh) 一种新型超轻量级qtl分组密码实现方法
CN102437910A (zh) 数据加/解密校验方法及其系统
CN103825723A (zh) 一种加密方法和装置
CN103812641A (zh) 一种实现sm4分组对称密码算法的系统
CN107078902A (zh) 基于旋转的密码术
CN100382485C (zh) 设计最优加密函数的方法和优化的加密设备
CN113098675B (zh) 基于多项式完全同态的二进制数据加密系统及方法
Chaitra et al. A survey on various lightweight cryptographic algorithms on FPGA
Joshy et al. Text to image encryption technique using RGB substitution and AES
CN102377563B (zh) 加密数据流的方法及设备
CN105939190A (zh) 基于fpga的离线生成密钥的aes数据加密方法
CN103414552A (zh) 一种利用二叉树遍历方式进行加密、解密方法及装置
CN104065472B (zh) 电表加密方法
CN113259089A (zh) 一种基于混沌原理和遗传算法结合的图像加密方法
KR100456599B1 (ko) 병렬 디이에스 구조를 갖는 암호 장치
CN116405194A (zh) 一种基于北斗短报文的数据加密传输方法
CN115811398A (zh) 基于动态s盒的分组密码算法、装置、系统及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Ding Qun

Inventor after: Wang Chuanfu

Inventor after: Yang Ziheng

Inventor after: Tian Xingyu

Inventor before: Ding Qun

Inventor before: Wang Chuanfu

Inventor before: Tian Xingyu

GR01 Patent grant
GR01 Patent grant