CN103812641A - 一种实现sm4分组对称密码算法的系统 - Google Patents

Abstract

本发明公开了一种实现SM4分组对称密码算法的系统，包括：输入密钥处理及结果存储器，用于对输入密钥进行处理，得到直接参与迭代运算的结果，并进行存储；密钥缓存器，用于根据控制模块输出的控制信号更新和存储密钥扩展运算的中间结果，即加密运算需要的轮密钥；数据缓存器，用于根据控制模块输出的控制信号更新和存储加解密迭代运算的中间结果；数据处理选择模块，用于根据控制模块输出的控制信号，选择参与运算的数据为密钥还是加解密的数据；运算逻辑模块，用于进行加解密运算和密钥扩展运算；控制模块，用于根据输入的工作模式控制信号，输出相应的加解密控制信号和密钥扩展控制信号。利用本发明，使得系统冗余度得到降低。

Description

一种实现SM4分组对称密码算法的系统

技术领域

本发明涉及分组密码算法技术领域，尤其是一种实现SM4分组对称密码算法的系统。

背景技术

SM4分组对称密码算法即原SMS4算法，它是国内公布的第一个用于无线局域网产品的商用密码算法，该算法是我国首个公开针对特殊领域的密码算法，对无线局域网产业和商用密码研究都有重要的意义。SM4是基于S盒的分组对称密码算法，它对一组比特数据进行加解密运算，而不像流密码那样只针对单个比特运算。该算法的分组长度为128比特，密钥长度为128比特。加密算法与密钥扩展算法都采用32轮非线性迭代结构。解密算法与加密算法的结构相同，只是轮密钥的使用顺序相反。

加密算法主要为读入加密数据和密钥进行加密运算的过程。算法的加密变换包含异或运算和合成置换T运算，其中合成置换T运算是由线性变换L和非线性变换τ复合而成，即T(·)＝L(τ(·))。非线性变换τ由4个并行的S盒构成，S盒是固定的8比特输入8比特输出的变换；线性变换L包含异或运算和循环左移运算。

对密钥扩展算法而言，加密算法中的轮密钥是加密密钥MK通过密钥扩展算法生成。而该扩展算法基本结构与加解密算法相同，同样包含异或运算和合成置换T’运算。其中合成置换T’运算与加密算法中的合成置换T运算基本相同，仅仅将其中的线性变换L修改为L’，线性变化L’同样包含异或运算和左移运算，形式略有不同。

实现SM4算法的加解密系统在现有技术中存在多种方案，但这些方案大多基于以下架构，如图1所示，现有技术中一个标准SM4加解密系统包括：密钥扩展模块、控制模块和加解密模块。以加密操作为例，首先由密钥扩展模块读入加密密钥MK、系统参数FK和固定参数CK，其中FK和CK是固定值，读入的所有参数经过32轮迭代运算产生32个轮密钥并存储。当有明文进入加解密模块，则加密运算启动，并在每轮迭代中读入相应轮密钥，直至完成32轮迭代加密操作，最终输出密文。不同方案的区别在于加解密模块的实现上。

但从系统全局的结构考虑，加解密模块和密钥扩展模块在功能上有较大的相似性，使用两个模块实现系统的功能使得系统的部件冗余度较高。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种实现SM4分组对称密码算法的系统，以降低系统部件的冗余度。

(二)技术方案

为达到上述目的，本发明提供了一种实现SM4分组对称密码算法的系统，包括：

输入密钥处理及结果存储器，用于对输入密钥进行处理，得到直接参与迭代运算的结果，并进行存储；

密钥缓存器，用于根据控制模块输出的控制信号更新和存储密钥扩展运算的中间结果，即加密运算需要的轮密钥；

数据缓存器，用于根据控制模块输出的控制信号更新和存储加解密迭代运算的中间结果；

数据处理选择模块，用于根据控制模块输出的控制信号，选择参与运算的数据为密钥还是加解密的数据；

运算逻辑模块，用于进行加解密运算和密钥扩展运算；以及

控制模块，用于根据输入的工作模式控制信号，输出相应的加解密控制信号和密钥扩展控制信号。

上述方案中，所述输入密钥处理及结果存储器包括运算部件以及存储单元，当接收到密钥时，该运算部件将该密钥与固定常数进行运算，得到直接参与密钥扩展算法进行迭代运算的数据，并将该数据存储于该存储单元中。

上述方案中，所述密钥缓存器包括一组存储单元，用于根据控制模块输出的控制信号更新和存储密钥扩展迭代运算得到的中间结果。

上述方案中，所述数据缓存器包括一组存储单元，用于根据控制模块输出的控制信号更新和存储数据加解密迭代运算得到的中间结果。

上述方案中，所述数据处理选择模块为一个数据选择器，用于选择输入到运算逻辑模块的数据是加解密数据还是密钥扩展数据，如果控制模块输出的是加解密控制信号，则输入到运算逻辑模块的数据是加解密数据；如果控制模块输出的是密钥扩展信号，则输入到运算逻辑模块的数据是密钥扩展数据。

上述方案中，所述运算逻辑模块包括轮密钥运算所需常数生成部件、第一运算部件、S盒部件、循环移位部件以及第二运算部件，其中：

所述轮密钥运算所需常数生成部件，用于根据控制逻辑输出的控制信号，按照相应的数学原理生成轮密钥生成时所需的常数；

所述第一运算部件，用于完成加解密数据与轮密钥进行的异或运算，或者密钥数据与生成轮密钥所需常数的异或运算；

所述S盒部件，用于在加解密模式或轮密钥扩展模式时对数据进行S盒查表运算；

所述循环移位部件，用于完成循环移位与异或运算；

所述循环移位部件，用于先对输入数据进行循环左移2、10、18、24、13、23位，循环左移2、10、18、24位所得的数据输入数据相异或得到输出结果A，循环左移13、23位所得到的数据与输入数据相异或得到输出结果B；

所述第二运算部件，用于对所述循环移位部件的输出结果A与数据缓存器中相应的数据相异或得到A’，对所述循环移位部件的输出结果B与密钥缓存器中相应的数据相异或得到B’。

上述方案中，所述第二运算部件的输出A’与B’在控制模块输出的控制信号下分别存入数据缓存器或密钥缓存器。

上述方案中，所述控制模块根据输入的工作模式信号产生相应的加密运算控制信号和解密运算控制信号，实现加密运算过程和解密运算过程。

上述方案中，所述加密运算过程为：加密运算开始时，输入的128位明文直接载入数据缓存器，输入密钥处理及结果存储器中存储的数据载入密钥缓存器模块；密钥缓存器仅有128位，采取不存储所有轮密钥，而是每轮加密前先计算轮密钥的方式工作；控制模块控制系统交替进行轮密钥的生成与数据块的加密，一组数据的加密通过64轮迭代完成。

上述方案中，所述解密运算过程为：SM4为对合运算，加密过程与解密过程使用相同的密钥；假设加密过程轮密钥的使用顺序为rk₀～rk₃₁，解密时轮密钥的使用顺序为rk₃₁～rk₀；解密运算开始时，128位密文直接载入数据缓存器，输入密钥处理及结果存储器中存储的数据载入密钥缓存器；先由输入密钥通过32轮迭代计算出{rk₃₁，rk₃₀，rk₂₉，rk₂₈}，在此过程中只进行密钥扩展运算，不进行数据解密运算；之后，可由{rk₃₁，rk₃₀，rk₂₉，rk₂₈}反推得到rk₂₇～rk₀，在此过程中轮密钥的生成与数据的解密交替进行；整个解密过程通过96轮迭代完成。

(三)有益效果

本发明提供的实现SM4分组对称密码算法的系统，基于模块复用的思想，仅使用一个运算模块就可完成加解密运算和轮密钥扩展运算；利用了密钥扩展运算的正反递推性质，只存储初始密钥，不存储轮密钥，省去了32轮轮密钥占用的大量资源；基于以上所述思想和性质，使得系统冗余度得到降低。

附图说明

图1为现有技术中一个标准SM4加解密系统的示意图；

图2为本发明提供的实现SM4分组对称密码算法的系统的结构示意图；

图3是基于本发明提供的实现SM4分组对称密码算法的系统进行加密过程的流程图；

图4是基于本发明提供的实现SM4分组对称密码算法的系统进行解密过程的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

SM4算法是国内应用于无线局域网领域的重要商用密码算法，其中加解密算法和密钥扩展算法都采用32轮非线性迭代结构。解密算法和加密算法的结构相同，只是轮密钥的使用顺序相反。

下面对加解密算法进行简要介绍：

定义

为e比特的向量集，＜＜＜i为32比特循环左移i位，

为32比特异或。

设明文输入为 $(X_0,X_1,X_2,X_3)\∈{\left(Z_2^{32}\right)}^4,$ 密文输出为 $(Y_0,Y_1,Y_2,Y_3)\∈{\left(Z_2^{32}\right)}^4,$ 轮密钥

i＝0，1，...，31。则该算法的加密过程为：

$X_{i+4}=F(X_i,X_{i+1},X_{i+2},X_{i+3},{\mathrm{rk}}_i)=X_i\⊕T(X_{i+1}\⊕X_{i+2}\⊕X_{i+3}\⊕{\mathrm{rk}}_i),i=\mathrm{0,1},...,31---\left(1\right)$

(Y₀，Y₁，Y₂，Y₃)＝(X₃₅，X₃₄，X₃₃，X₃₂)            (2)

在(1)式中，F(·)称为加密算法的轮函数，T(·)为

的可逆变换，由非线性变换τ和线性变换L复合而成，即T(·)＝L(τ(·))。

非线性变换τ由4个并行的S盒构成。设输入为

输出为 $B=(b_0,b_1,b_2,b_3)\∈{\left(Z_2^8\right)}^4,$ 则：

(b₀，b₁，b₂，b₃)＝τ(A)＝(Sbox(a₀)，Sbox(a₁)，Sbox(a₂)，Sbox(a₃))(3)

其中，Sbox为固定的映射表。

线性变换L的输入是非线性变换τ的输出。设输入为

输出为 $C\∈Z_2^{32},$ 则：

$C=L\left(B\right)=B\&CirclePlus;(B<<<2)\&CirclePlus;(B<<<10)\&CirclePlus;(B<<<18)\&CirclePlus;(B<<<24)---\left(4\right)$

SM4解密过程与加密过程相同，只是轮密钥的使用次序相反，即解密过程为：

$X_{i+4}^{*}=F(X_i^{*},X_{i+1}^{*},X_{i+2}^{*}{X}_{i+3}^{*},{\mathrm{rk}}_{31-i})=X_i^{*}\&CirclePlus;T(X_{i+1}^{*}\&CirclePlus;X_{i+2}^{*}\&CirclePlus;X_{i+3}^{*}\&CirclePlus;{\mathrm{rk}}_{31-i}),i=\mathrm{0,1},...,31---\left(5\right)$

$(Y_0^{*},Y_1^{*},Y_2^{*},Y_3^{*})=(X_{35}^{*},X_{34}^{*},X_{33}^{*},X_{32}^{*})---\left(6\right)$

该算法中加密算法的轮密钥由加密密钥通过密钥扩展算法生成。

设加密密钥MK＝(MK₀，MK₁，MK₂，MK₃)，

i＝0，1，2，3；

令i＝0，1，...，35，轮密钥为i＝0，1，...，31，则轮密钥生成方法为：

首先： $(K_0,K_1,K_2,K_3)=({\mathrm{MK}}_0\&CirclePlus;{\mathrm{FK}}_0,{\mathrm{MK}}_1\&CirclePlus;{\mathrm{FK}}_1,{\mathrm{MK}}_2\&CirclePlus;{\mathrm{FK}}_2,{\mathrm{MK}}_3\&CirclePlus;{\mathrm{FK}}_3)---\left(7\right)$

然后，对i＝0，1，...，31： ${\mathrm{rk}}_i=K_{i+4}=K_i\&CirclePlus;T^{\&prime;}(K_{i+1}\&CirclePlus;K_{i+2}\&CirclePlus;K_{i+3}\&CirclePlus;{\mathrm{CK}}_i)---\left(8\right)$

其中，T’变换与加密算法轮函数中的T变换基本相同，只将其中的线性变换L修改为L’：

$L^{\&prime;}\left(B\right)=B\&CirclePlus;(B<<<13)\&CirclePlus;(B<<<23)---\left(9\right)$

式(7)中的参数FK与式(9)中的参数CK均为固定值。FK₀＝(A3B1BAC6)，FK₁＝(56AA3350)，FK₂＝(677D9197)，FK₃＝(B27022DC)。CK可以通过计算得到：

设ck_i，j是CK_i的第j个字节，其中i＝0，1，...，31；j＝0，1，2，3，即 ${\mathrm{CK}}_i=({\mathrm{ck}}_{i,0},c{k}_{i,1}{,\mathrm{ck}}_{i,2},{\mathrm{ck}}_{i,3})\&Element;{\left(Z_2^8\right)}^4,$ 则：ck_i，j＝(4i+j)×7(mod256)                              (10)

从加解密算法和密钥扩展算法的介绍中可以看出，加解密模块和密钥扩展模块存在较多功能相同的部件，可以从模块复用角度来降低系统冗余度；并且轮密钥运算和加解密运算在时间上存在先后性，可以通过功能切换实现模块复用。

本发明提出的分组加密算法SM4的低复杂度实现系统，具体包括：输入密钥处理及结果存储器、密钥缓存器、数据缓存器、数据处理选择模块、运算逻辑模块和控制模块。其中：输入密钥处理及结果存储器用于对输入密钥进行处理，得到直接参与迭代运算的结果，并进行存储；密钥缓存器用于根据控制模块输出的控制信号更新和存储密钥扩展运算的中间结果，即加密运算需要的轮密钥；数据缓存器用于根据控制模块输出的控制信号更新和存储加解密迭代运算的中间结果；数据处理选择模块用于根据控制模块输出的控制信号，选择参与运算的数据为密钥还是加解密的数据；运算逻辑模块用于进行加解密运算和密钥扩展运算；控制模块用于根据输入的工作模式控制信号，输出相应的加解密控制信号和密钥扩展控制信号。本发明提出的系统既支持一组密钥多组数据的加解密工作模式，也支持每组加解密的数据与密钥同时更新的工作模式。

输入密钥处理及结果存储器包括运算部件以及存储单元，当接收到密钥时，该运算部件将该密钥与固定常数进行运算，得到直接参与密钥扩展算法进行迭代运算的数据，并将该数据存储于该存储单元中。

密钥缓存器包括一组存储单元，用于根据控制模块输出的控制信号更新和存储密钥扩展迭代运算得到的中间结果。

数据缓存器包括一组存储单元，用于根据控制模块输出的控制信号更新和存储数据加解密迭代运算得到的中间结果。

数据处理选择模块为一个数据选择器，用于选择输入到运算逻辑模块的数据是加解密数据还是密钥扩展数据，如果控制模块输出的是加解密控制信号，则输入到运算逻辑模块的数据是加解密数据；如果控制模块输出的是密钥扩展信号，则输入到运算逻辑模块的数据是密钥扩展数据。

运算逻辑模块包括轮密钥运算所需常数生成部件、第一运算部件、S盒部件、循环移位部件以及第二运算部件，其中：所述轮密钥运算所需常数生成部件，用于根据控制逻辑输出的控制信号，按照相应的数学原理生成轮密钥生成时所需的常数；所述第一运算部件，用于完成加解密数据与轮密钥进行的异或运算，或者密钥数据与生成轮密钥所需常数的异或运算；所述S盒部件，用于在加解密模式或轮密钥扩展模式时对数据进行S盒查表运算；所述循环移位部件，用于完成循环移位与异或运算；所述循环移位部件，用于先对输入数据进行循环左移2、10、18、24、13、23位，循环左移2、10、18、24位所得的数据输入数据相异或得到输出结果A，循环左移13、23位所得到的数据与输入数据相异或得到输出结果B；所述第二运算部件，用于对所述循环移位部件的输出结果A与数据缓存器中相应的数据相异或得到A’，对所述循环移位部件的输出结果B与密钥缓存器中相应的数据相异或得到B’。第二运算部件的输出A’与B’在控制模块输出的控制信号下分别存入数据缓存器或密钥缓存器。

控制模块根据输入的工作模式信号产生相应的加密运算控制信号和解密运算控制信号，实现加密运算过程和解密运算过程。

实施例1，如图3所示，加密运算过程：

当系统接收到密钥时，密钥进入输入密钥处理及结果存储器，输入密钥MK＝(MK₀，MK₁，MK₂，MK₃)与系统常数(FK₀，FK₁，FK₂，FK₃)完成运算

$(K_0,K_1,K_2,K_3)=({\mathrm{MK}}_0\&CirclePlus;{\mathrm{FK}}_0,{\mathrm{MK}}_1\&CirclePlus;{\mathrm{FK}}_1,{\mathrm{MK}}_2\&CirclePlus;{\mathrm{FK}}_2,{\mathrm{MK}}_3\&CirclePlus;{\mathrm{FK}}_3),$ 并将(K₀，K₁，K₂，K₃)存储。

为方便描述，记数据缓存器的128比特从高位到低位为(XR₀，XR₁，XR₂，XR₃)，密钥缓存器的128比特从高位到低位为(KR₀，KR₁，KR₂，KR₃)。

当控制模块接收到工作使能信号时，根据工作模式信号与加解密信号发出相应的控制信号。当为加密运算时，系统首先将输入明文(X₀，X₁，X₂，X₃)载入数据缓存器(XR₀，XR₁，XR₂，XR₃)，将输入密钥处理及结果存储器中的数据(K₀，K₁，K₂，K₃)载入密钥缓存器(KR₀，KR₁，KR₂，KR₃)。之后，控制模块发出计算第1轮轮密钥的控制信号，数据处理选择模块选择密钥缓存器(KR₀，KR₁，KR₂，KR₃)中的数据(K₀，K₁，K₂，K₃)进入运算逻辑模块。此时，运算逻辑模块中的CK常数生成器根据控制信号生成CK₀。第一运算部件完成运算

运算结果A进入S盒部件完成非线性变换τ，得到输出结果B。B进入循环移位运算部件完成循环移位与异或运算得到

$C=L\left(B\right)=B\&CirclePlus;(B<<<2)\&CirclePlus;(B<<<10)\&CirclePlus;(B<<<18)\&CirclePlus;(B<<<24),$ $C^{\&prime;}=B\&CirclePlus;(B<<<13)\&CirclePlus;(B<<<23).$

C与C’进入第二异或部件与XR₀，KR₀中的数据进行运算，得到 $D=C\&CirclePlus;X_0,$ $D^{\&prime;}=C^{\&prime;}\&CirclePlus;K_0,$

最后控制模块发出的控制信号选择D’(即K₄或者rk₀)送入密钥缓存器，同时密钥缓存器(KR₀，KR₁，KR₂，KR₃)的数据更新为(K₁，K₂，K₃，K₄(D’))。此时，第1轮加密运算所需的轮密钥rk₀已经准备好，可以进行第1轮数据加密。

第1轮加密运算所需的轮密钥rk₀生成之后，控制模块发出控制信号进行第1轮加密运算。此时，数据处理选择模块选择数据缓存器(XR₀，XR₁，XR₂，XR₃)中的数据(X₀，X₁，X₂，X₃)进入运算逻辑模块。第一运算部件完成运算

运算结果A进入S盒部件完成非线性变换τ，得到输出结果B。B进入循环移位运算部件完成循环移位与异或运算得到 $C=L\left(B\right)=B\&CirclePlus;(B<<<2)\&CirclePlus;(B<<<10)\&CirclePlus;(B<<<18)\&CirclePlus;(B<<<24),$

C与C’进入第二异或部件与XR₀，KR₀中的数据进行运算，得到

最后控制模块发出的控制信号选择D(即X₄)送入数据缓存器，同时数据缓存器(XR₀，XR₁，XR₂，XR₃)的数据更新为(X₁，X₂，X₃，X₄)。此时，加密运算的第1轮迭代完成。

重复上述加密运算过程31次，完成数据的32轮迭代加密运算。

当一组数据完成加密之后，控制模块发出控制信号将输入明文(X₀，X₁，X₂，X₃)载入数据缓存器，将输入密钥处理及结果存储器中的数据载入密钥缓存器。输入密钥处理及结果存储器中的数据可以是之前的密钥处理结果，此时系统工作在一组密钥多组数据的加密工作模式；输入密钥处理及结果存储器中的数据也可以是新输入密钥的处理结果，此时系统工作在每组加解密的数据与密钥同时更新的工作模式。

实施例2，如图4所示，解密运算过程：

当系统接收到密钥时，密钥进入输入密钥处理及结果存储器，输入密钥MK＝(MK₀，MK₁，MK₂，MK₃)与(FK₀，FK₁，FK₂，FK₃)完成运算

$(K_0,K_1,K_2,K_3)=({\mathrm{MK}}_0\&CirclePlus;{\mathrm{FK}}_0,{\mathrm{MK}}_1\&CirclePlus;{\mathrm{FK}}_1,{\mathrm{MK}}_2\&CirclePlus;{\mathrm{FK}}_2,{\mathrm{MK}}_3\&CirclePlus;{\mathrm{FK}}_3),$ 并将(K₀，K₁，K₂，K₃)存储。

当控制模块接收到工作使能信号时，根据工作模式信号与加解密信号发出相应的控制信号。当为解密运算时，系统首先将输入明文(X₀，X₁，X₂，X₃)载入数据缓存器(XR₀，XR₁，XR₂，XR₃)，将输入密钥处理及结果存储器中的数据(K₀，K₁，K₂，K₃)载入密钥缓存器(KR₀，KR₁，KR₂，KR₃)。之后，控制模块发出计算第1轮轮密钥的控制信号，数据处理选择模块选择密钥缓存器中的数据(K₀，K₁，K₂，K₃)进入运算逻辑模块。此时，运算逻辑模块中的CK常数生成器根据控制信号生成CK₀。第一运算部件完成运算运算结果A进入S盒部件完成非线性变换τ，得到输出结果B。B进入循环移位运算部件完成循环移位与异或运算得到

$C=L\left(B\right)=B\&CirclePlus;(B<<<2)\&CirclePlus;(B<<<10)\&CirclePlus;(B<<<18)\&CirclePlus;(B<<<24),$

$C^{\&prime;}=B\&CirclePlus;(B<<<13)\&CirclePlus;(B<<<23).$

C与C’进入第二异或部件与XR₀，KR₀中的数据进行运算，得到

最后控制模块发出的控制信号选择D’(即K₄或者rk₀)送入密钥缓存器，同时密钥缓存器(KR₀，KR₁，KR₂，KR₃)中的数据更新为(K₁，K₂，K₃，K₄(D’))。此时，得到了第1轮加密运算所需的轮密钥rk₀。

重复上述获取加密运算所需轮密钥的过程31次，得到第32轮轮密钥rk₃₁。此时，密钥缓存器(KR₀，KR₁，KR₂，KR₃)中的数据为(rk₂₈，rk₂₉，rk₃₀，rk₃₁)，即(K₃₂，K₃₃，K₃₄，K₃₅)。

得到轮密钥rk₃₁之后，控制模块发出控制信号进行第1轮解密运算。此时，数据处理选择模块选择数据缓存器中的数据(X₀，X₁，X₂，X₃)进入运算逻辑模块，第一运算部件完成运算

运算结果A进入S盒部件完成非线性变换τ，得到输出结果B，B进入循环移位运算部件完成循环移位与异或运算得到

$C=L\left(B\right)=B\&CirclePlus;(B<<<2)\&CirclePlus;(B<<<10)\&CirclePlus;(B<<<18)\&CirclePlus;(B<<<24),$

$C^{\&prime;}=B\&CirclePlus;(B<<<13)\&CirclePlus;(B<<<23).$

C与C’进入第二异或部件与XR₀，KR₄中的数据进行运算，得到

最后控制模块发出的控制信号选择D(即X₄)送入数据缓存器，同时数据缓存器的数据更新为(X₁，X₂，X₃，X₄)。此时，解密运算的第1轮迭代完成。

解密运算的第1轮迭代完成之后，控制模块发出控制信号进行轮密钥扩展运算。数据处理选择模块选择密钥缓存器(KR₀，KR₁，KR₂，KR₃)中的数据(K₃₂，K₃₃，K₃₄，K₃₅)进入运算逻辑模块。此时，运算逻辑模块中的CK常数生成器根据控制信号生成CK₃₁，第一运算部件完成运算

运算结果A进入S盒部件完成非线性变换τ，得到输出结果B，B进入循环移位运算部件完成循环移位与异或运算得到

$C=L\left(B\right)=B\&CirclePlus;(B<<<2)\&CirclePlus;(B<<<10)\&CirclePlus;(B<<<18)\&CirclePlus;(B<<<24),$

$C^{\&prime;}=B\&CirclePlus;(B<<<13)\&CirclePlus;(B<<<23).$

C与C’进入第二异或部件与XR₀，KR₄中的数据进行运算，得到

最后控制模块发出的控制信号选择D’(即rk₂₇或K₃₁)送入密钥缓存器，同时密钥缓存器的数据更新为(rk₂₇，rk₂₈，rk₂₉，rk₃₀)，即(K₃₁，K₃₂，K₃₃，K₃₄)。

重复上述的迭代解密过程31次，完成数据的32轮迭代解密。

当一组数据完成解密之后，控制模块发出控制信号将输入密文(X₀，X₁，X₂，X₃)载入数据缓存器，将输入密钥处理及结果存储器中的数据载入密钥缓存器。输入密钥处理及结果存储器中的数据可以是之前的密钥处理结果，此时系统工作在一组密钥，多组数据的解密工作模式；输入密钥处理及结果存储器中的数据也可以是新输入密钥的处理结果，此时系统工作在每组解密的数据与密钥同时更新的工作模式。

在现有技术中，由于实现SM4算法的加解密系统的面积主要由加解密模块、轮密钥扩展模块以及轮密钥存储单元决定。本实施例采用模块复用的思想，仅使用一个运算模块来实现加解密运算和轮密钥扩展运算，省去了轮密钥存储单元，与现有技术使用加解密模块和轮密钥扩展模块以及轮密钥存储单元相比，成功地降低了部件冗余度。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种实现SM4分组对称密码算法的系统，包括：

输入密钥处理及结果存储器，用于对输入密钥进行处理，得到直接参与迭代运算的结果，并进行存储；

密钥缓存器，用于根据控制模块输出的控制信号更新和存储密钥扩展运算的中间结果，即加密运算需要的轮密钥；

数据缓存器，用于根据控制模块输出的控制信号更新和存储加解密迭代运算的中间结果；

数据处理选择模块，用于根据控制模块输出的控制信号，选择参与运算的数据为密钥还是加解密的数据；

运算逻辑模块，用于进行加解密运算和密钥扩展运算；以及

控制模块，用于根据输入的工作模式控制信号，输出相应的加解密控制信号和密钥扩展控制信号。

2.根据权利要求1所述的实现SM4分组对称密码算法的系统，其特征在于，所述输入密钥处理及结果存储器包括运算部件以及存储单元，当接收到密钥时，该运算部件将该密钥与固定常数进行运算，得到直接参与密钥扩展算法进行迭代运算的数据，并将该数据存储于该存储单元中。

3.根据权利要求1所述的实现SM4分组对称密码算法的系统，其特征在于，所述密钥缓存器包括一组存储单元，用于根据控制模块输出的控制信号更新和存储密钥扩展迭代运算得到的中间结果。

4.根据权利要求1所述的实现SM4分组对称密码算法的系统，其特征在于，所述数据缓存器包括一组存储单元，用于根据控制模块输出的控制信号更新和存储数据加解密迭代运算得到的中间结果。

5.根据权利要求1所述的实现SM4分组对称密码算法的系统，其特征在于，所述数据处理选择模块为一个数据选择器，用于选择输入到运算逻辑模块的数据是加解密数据还是密钥扩展数据，如果控制模块输出的是加解密控制信号，则输入到运算逻辑模块的数据是加解密数据；如果控制模块输出的是密钥扩展信号，则输入到运算逻辑模块的数据是密钥扩展数据。

6.根据权利要求1所述的实现SM4分组对称密码算法的系统，其特征在于，所述运算逻辑模块包括轮密钥运算所需常数生成部件、第一运算部件、S盒部件、循环移位部件以及第二运算部件，其中：

所述轮密钥运算所需常数生成部件，用于根据控制逻辑输出的控制信号，按照相应的数学原理生成轮密钥生成时所需的常数；

所述第一运算部件，用于完成加解密数据与轮密钥进行的异或运算，或者密钥数据与生成轮密钥所需常数的异或运算；

所述S盒部件，用于在加解密模式或轮密钥扩展模式时对数据进行S盒查表运算；

所述循环移位部件，用于完成循环移位与异或运算；

所述循环移位部件，用于先对输入数据进行循环左移2、10、18、24、13、23位，循环左移2、10、18、24位所得的数据输入数据相异或得到输出结果A，循环左移13、23位所得到的数据与输入数据相异或得到输出结果B；

所述第二运算部件，用于对所述循环移位部件的输出结果A与数据缓存器中相应的数据相异或得到A’，对所述循环移位部件的输出结果B与密钥缓存器中相应的数据相异或得到B’。

7.根据权利要求6所述的实现SM4分组对称密码算法的系统，其特征在于，所述第二运算部件的输出A’与B’在控制模块输出的控制信号下分别存入数据缓存器或密钥缓存器。

8.根据权利要求1所述的实现SM4分组对称密码算法的系统，其特征在于，所述控制模块根据输入的工作模式信号产生相应的加密运算控制信号和解密运算控制信号，实现加密运算过程和解密运算过程。

9.根据权利要求8所述的实现SM4分组对称密码算法的系统，其特征在于，所述加密运算过程为：

加密运算开始时，输入的128位明文直接载入数据缓存器，输入密钥处理及结果存储器中存储的数据载入密钥缓存器模块；密钥缓存器仅有128位，采取不存储所有轮密钥，而是每轮加密前先计算轮密钥的方式工作；控制模块控制系统交替进行轮密钥的生成与数据块的加密，一组数据的加密通过64轮迭代完成。

10.根据权利要求9所述的实现SM4分组对称密码算法的系统，其特征在于，所述解密运算过程为：

SM4为对合运算，加密过程与解密过程使用相同的密钥；假设加密过程轮密钥的使用顺序为rk₀～rk₃₁，解密时轮密钥的使用顺序为rk₃₁～rk₀；解密运算开始时，128位密文直接载入数据缓存器，输入密钥处理及结果存储器中存储的数据载入密钥缓存器；先由输入密钥通过32轮迭代计算出{rk₃₁，rk₃₀，rk₂₉，rk₂₈}，在此过程中只进行密钥扩展运算，不进行数据解密运算；之后，可由{rk₃₁，rk₃₀，rk₂₉，rk₂₈}反推得到rk₂₇～rk₀，在此过程中轮密钥的生成与数据的解密交替进行；整个解密过程通过96轮迭代完成。

Images