CN109491551A - 显示基板及其制造方法、显示装置 - Google Patents

Abstract

本申请公开一种显示基板及其制造方法、显示装置。显示基板包括衬底基板以及设置在衬底基板上的m条栅线和n条数据线，栅线包括显示栅线段，m条显示栅线段与n条数据线限定出m个子像素行，每个子像素行包括n个子像素区；显示基板还包括设置在每个子像素区中的显示单元和设置在第p+q行的指纹感应单元，第p条栅线还包括感应栅线段，第p条栅线的显示栅线段与第p行显示单元连接，感应栅线段与第p+q行指纹感应单元连接；第p条栅线被配置为向第p行显示单元充电并向第p+q行指纹感应单元充电，指纹感应单元被配置为根据充电信号进行指纹感应，以进行指纹识别。本申请在保证显示基板的屏占比的情况下，实现了指纹识别。

Description

显示基板及其制造方法、显示装置

技术领域

本申请涉及显示技术领域，特别涉及一种显示基板及其制造方法、显示装置。

背景技术

随着显示技术的发展，显示装置的功能越来越丰富，越来越多的显示装置集成有指纹识别功能，这些显示装置例如智能手机或平板电脑等。

目前，集成有指纹识别功能的显示装置通常包括显示面板和指纹识别模块，显示面板具有显示区域和非显示区域，指纹识别模块设置在非显示区域中。例如，对于智能手机而言，指纹识别模块可以设置在home键所在区域中。

但是，指纹识别模块设置在非显示区域中会导致该非显示区域的面积较大，从而显示区域的面积较小，因此显示装置的屏占比较低。

发明内容

本申请提供一种显示基板及其制造方法、显示装置，可以在保证显示装置的屏占比的前提下，实现指纹识别功能。所述技术方案如下：

第一方面，提供一种显示基板，所述显示基板包括：衬底基板以及设置在所述衬底基板上的m条栅线和n条数据线，每条所述栅线包括显示栅线段，m条所述显示栅线段与n条所述数据线绝缘交叉限定出m个子像素行，每个所述子像素行包括n个子像素区，m≥2，n≥2，所述m和所述n均为整数；

所述显示基板还包括：设置在每个所述子像素区中的显示单元，以及，设置在第p+q行的指纹感应单元，第p条所述栅线还包括感应栅线段，第p条所述栅线的所述显示栅线段与第p行所述显示单元连接，第p条所述栅线的所述感应栅线段与第p+q行所述指纹感应单元连接，m>q≥1，m≥p≥1，m≥p+q>1，所述q和所述p均为整数；

其中，第p条所述栅线被配置为通过所述栅线的所述显示栅线段向第p行所述显示单元充电，并通过所述栅线的所述感应栅线段向第p+q行所述指纹感应单元充电；

所述指纹感应单元被配置为根据相应的所述感应栅线段提供的充电信号进行指纹感应得到感应信息，以根据所述感应信息进行指纹识别。

可选地，位于同一行的每相邻的k个所述子像素区组成一个像素区，n≥k≥1，所述k为整数；

所述显示基板包括：设置在第q+1至第m行的每个所述像素区中的所述指纹感应单元，m条所述栅线中的前m-q条所述栅线中的每条所述栅线包括所述感应栅线段，第p条所述栅线为前m-q条所述栅线中的任一所述栅线，所述第p+q行为所述第q+1至第m行中的任一行。

可选地，所述指纹感应单元包括：异层绝缘设置的感应线和感应电极，所述感应电极在所述衬底基板上的正投影与所述感应线在所述衬底基板上的正投影存在交叠区域，

所述感应信息为所述感应线与所述感应电极之间电容的变化量，

所述指纹感应单元被配置为根据相应的所述感应栅线段提供的充电信号，感应所述感应线与所述感应电极之间的电容的变化，得到所述感应线与所述感应电极之间电容的变化量。

可选地，m条所述显示栅线段与n条所述数据线绝缘交叉还限定出n个子像素列，每相邻的k个所述子像素列构成一个像素列，每个所述像素列包括m个所述像素区，位于同一所述像素列的所述指纹感应单元的所述感应线为一体结构，所述感应线与所述数据线平行。

可选地，所述感应电极呈长方形结构、T型结构或锯齿形结构。

可选地，所述指纹感应单元包括：开关元件，所述开关元件分别与所述感应电极以及相应的所述感应栅线段连接。

可选地，所述开关元件为薄膜晶体管，所述薄膜晶体管的栅极和源极与同一所述感应栅线段连接，所述薄膜晶体管的漏极与所述感应电极连接。

可选地，每个所述指纹感应单元位于相邻的两个所述显示单元之间。

可选地，m条所述显示栅线段平行，m-q条所述感应栅线段平行，在前m-q条所述栅线中的每条所述栅线中，所述显示栅线段与所述感应栅线段通过导线连接。

可选地，所述显示单元包括：薄膜晶体管、公共电极和像素电极，所述薄膜晶体管的栅极与相应的所述显示栅线段连接，源极与距离所述源极最近的所述数据线连接，漏极与所述像素电极连接。

可选地，k＝3，q＝2；或者，k＝4，q＝2。

第二方面，提供一种显示基板的制造方法，所述方法包括：

提供衬底基板；

在所述衬底基板上形成m条栅线、n条数据线、阵列排布的多个显示单元和阵列排布的多个指纹感应单元，每条所述栅线包括显示栅线段，m条所述栅线中的前m-q条所述栅线中的每条所述栅线还包括感应栅线段，m条所述显示栅线段与n条所述数据线绝缘交叉限定出m个子像素行，每个所述子像素行包括n个子像素区，位于同一行的每相邻的k个所述子像素区组成一个像素区，每个所述子像素区中具有一个所述显示单元，第q+1至第m行的每个所述像素区中具有一个所述指纹感应单元，第p条所述栅线的所述显示栅线段与第p行所述显示单元连接，第p条所述栅线的所述感应栅线段与第p+q行所述指纹感应单元连接；

其中，m≥2，n≥2，n≥k≥1，m>p≥1，m≥q≥1，m≥p+q>1，所述m、所述n、所述k、所述p和所述q均为整数，第p条所述栅线被配置为通过所述栅线的所述显示栅线段向第p行所述显示单元充电，并通过所述栅线的所述感应栅线段向第p+q行所述指纹感应单元充电，所述指纹感应单元被配置为根据相应的所述感应栅线段提供的充电信号进行指纹感应得到感应信息，以根据所述感应信息进行指纹识别。

可选地，所述显示单元包括：第一薄膜晶体管、公共电极和像素电极，所述第一薄膜晶体管的栅极与相应的所述显示栅线段连接，源极与距离所述源极最近的所述数据线连接，漏极与所述像素电极连接；所述指纹感应单元包括：第二薄膜晶体管、感应线和感应电极，所述第二薄膜晶体管的栅极和源极与同一所述感应栅线段连接，漏极与所述感应电极连接；

其中，所述第一薄膜晶体管的所述栅极、所述第二薄膜晶体管的所述栅极、所述第二薄膜晶体管的所述源极和所述栅线通过同一次构图工艺制作，所述第一薄膜晶体管的所述源极、所述第一薄膜晶体管的所述漏极、所述第二薄膜晶体管的所述漏极和所述数据线通过同一次构图工艺制作，所述像素电极与所述感应电极通过同一次构图工艺制作；

所述感应信息为所述感应线与所述感应电极之间电容的变化量，所述指纹感应单元被配置为根据相应的所述感应栅线段提供的充电信号，感应所述感应线与所述感应电极之间的电容的变化，得到所述感应线与所述感应电极之间电容的变化量。

可选地，所述在所述衬底基板上形成m条栅线、n条数据线、阵列排布的多个显示单元和阵列排布的多个指纹感应单元，包括：

在所述衬底基板上形成晶体管层，所述晶体管层包括m条栅线、n条数据线、阵列排布的多个第一薄膜晶体管和阵列排布的多个第二薄膜晶体管，每条所述栅线包括显示栅线段，m条所述栅线中的前m-q条所述栅线中的每条所述栅线还包括感应栅线段，m条所述显示栅线段与n条所述数据线绝缘交叉限定出m个子像素行，每个所述子像素行包括n个子像素区，位于同一行的每相邻的k个所述子像素区组成一个像素区，每个所述子像素区中具有一个所述第一薄膜晶体管，第q+1至第m行的每个所述像素区中具有一个所述第二薄膜晶体管，第p条所述栅线的所述显示栅线段与第p行所述第一薄膜晶体管的栅极连接，第p条所述栅线的所述感应栅线段与第p+q行所述第二薄膜晶体管的栅极和源极连接，所述第一薄膜晶体管的源极与距离所述源极最近的数据线连接；

在形成有所述晶体管层的衬底基板上依次形成公共电极、感应线层和电极层，所述公共电极、所述感应线层和所述电极层彼此绝缘，m条所述显示栅线段与n条所述数据线绝缘交叉还限定出n个子像素列，每相邻的k个所述子像素列构成一个像素列，每个所述像素列包括m个所述像素区，所述感应线层包括一一对应位于多个所述像素列中的多条感应线，所述感应线与所述数据线平行，所述电极层包括阵列排布的多个像素电极和阵列排布的多个感应电极，每个所述子像素区中具有一个所述像素电极，第q+1至第m行的每个所述像素区中具有一个所述感应电极，每个所述像素电极与所述像素电极位于同一所述子像素区的所述第一薄膜晶体管的漏极连接，每个所述感应电极与所述感应电极位于同一所述像素区的所述第二薄膜晶体管的漏极连接；

其中，位于同一所述子像素区中的所述第一薄膜晶体管、所述公共电极和所述像素电极构成一个所述显示单元，位于同一所述像素区中的所述第二薄膜晶体管、所述感应线和所述感应电极构成一个所述指纹感应单元。

第三方面，提供一种显示装置，所述显示装置包括：集成电路和第一方面或第一方面的任一可选方式所述的显示基板，所述集成电路与所述显示基板中的指纹感应单元连接，

所述指纹感应单元被配置为向所述集成电路传输感应信息；

所述集成电路被配置为根据至少一个所述指纹感应单元传输的感应信息进行指纹识别。

可选地，所述指纹感应单元包括异层绝缘设置的感应线和感应电极，所述集成电路与所述感应线连接，所述感应信息为所述感应线与所述感应电极之间电容的变化量，

所述感应线被配置为向所述集成电路传输所述感应线与所述感应电极之间电容的变化量；

所述集成电路被配置为根据同一所述感应线在不同时刻传输的电容的变化量以及不同所述感应线在同一时刻传输的电容的变化量，进行指纹识别。

本申请提供的技术方案带来的有益效果是：

本申请提供一种显示基板及其制造方法、显示装置，由于指纹感应单元设置在子像素行中且能够根据感应栅线段提供的充电信号进行指纹感应得到感应信息，以根据感应信息进行指纹识别，因此无需增大显示基板的非显示区域的面积即可实现指纹识别，在保证显示基板以及显示装置的屏占比的情况下实现了指纹识别。此外，第p条栅线的显示栅线段与第p行显示单元连接，第p条栅线的感应栅线段与第p+q行指纹感应单元连接，在第p行显示单元显示时，第p+q行指纹感应单元进行指纹感应，可以将显示过程与指纹识别过程隔离，避免显示过程与指纹识别过程相互干扰。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种显示基板的正视结构示意图；

图2是图1所示的显示基板的部分区域的正视结构示意图；

图3是图1所示的显示基板的部分区域的剖视结构示意图；

图4是图1所示的显示基板的工作时序图；

图5是本申请实施例提供的一种显示基板的制造方法的方法流程图；

图6是本申请实施例提供的另一种显示基板的制造方法的方法流程图。

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

随着生活水平的不断提高以及显示技术的不断发展，越来越多的显示装置设置有指纹识别模块，随着指纹识别技术的发展，指纹识别模块的识别速度非常快，并且更加小型化，使用非常方便，并且价格也更加低廉，能够为用户提供较好的体验。

显示装置包括显示面板，显示面板具有相对的显示面(又称为正面)和非显示面(又称为背面)，显示面具有显示区域和非显示区域，目前通常在显示面的非显示区域中设置指纹识别模块(也即是前置指纹识别模块)，或者在非显示面设置指纹识别模块(也即是后置指纹识别模块)。但是，前置指纹识别模块会影响显示装置的屏占比(屏幕面积与前面板面积的比值)，后置指纹识别模块的用户体验较差，并且前置指纹识别模块或后置指纹识别模块还会影响显示装置的美观性，无法满足用户的体验要求。

本申请实施例提供了一种显示基板及其制造方法、显示装置，通过在显示基板的子像素行中设置指纹感应单元来进行指纹感应得到感应信息，以根据感应信息进行指纹识别，能够在保证显示基板以及显示装置的屏占比的前提下，实现指纹识别，并且可以保证显示装置的美观性。本申请的详细方案请参考下述实施例的描述。

图1是本申请实施例提供的一种显示基板的正视结构示意图，图2是图1所示的显示基板的部分区域的正视结构示意图，图3是图1所示的显示基板的部分区域的剖视结构示意图，参见图1至图3，该显示基板包括：衬底基板101以及设置在衬底基板101上的m条栅线102和n条数据线103，每条栅线102包括显示栅线段1021，m条显示栅线段1021与n条数据线103绝缘交叉限定出m个子像素行和n个子像素列，m个子像素行的行方向为x，n个子像素列的列方向为y，每个子像素行包括n个子像素区，每个子像素列包括m个子像素区，m≥2，n≥2，m和n均为整数。

如图1至图3所示，该显示基板还包括：设置在每个子像素区中的显示单元104，以及，设置在第p+q行的指纹感应单元105，第p条栅线102还包括感应栅线段1022，第p条栅线102的显示栅线段1021与第p行显示单元104连接，第p条栅线102的感应栅线段1022与第p+q行指纹感应单元105连接，m>q≥1，m≥p≥1，m≥p+q>1，q和p均为整数；

其中，第p条栅线102被配置为通过该栅线102的显示栅线段1021向第p行显示单元104充电，并通过该栅线102的感应栅线段1022向第p+q行指纹感应单元105充电；指纹感应单元105被配置为根据相应的感应栅线段1022提供的充电信号进行指纹感应得到感应信息，以根据感应信息进行指纹识别。

综上所述，本申请实施例提供的显示基板，由于指纹感应单元设置在子像素行中且能够根据感应栅线段提供的充电信号进行指纹感应得到感应信息，以根据感应信息进行指纹识别，因此无需增大显示基板的非显示区域的面积即可实现指纹识别，在保证显示基板的屏占比的情况下实现了指纹识别。此外，第p条栅线的显示栅线段与第p行显示单元连接，第p条栅线的感应栅线段与第p+q行指纹感应单元连接，在第p行显示单元显示时，第p+q行指纹感应单元进行指纹感应，可以将显示过程与指纹识别过程隔离，避免显示过程与指纹识别过程相互干扰。

可选地，如图1和图2所示，位于同一行的每相邻的k个子像素区组成一个像素区R，n≥k≥1，k为整数，显示基板包括设置在第q+1至第m行的每个像素区R中的指纹感应单元，m条栅线102中的前m-q条栅线102中的每条栅线102包括感应栅线段1022，第p条栅线102为该前m-q条栅线102中的任一栅线，第p+q行为该第q+1至第m行中的任一行。其中，m条栅线102沿栅线扫描方向(图1和图2中均未标出)依次排布，栅线扫描方向可以与n个子像素列的列方向y平行，第p+q行指的是沿栅线扫描方向排布的第p+q行，第q+1行指的是沿栅线扫描方向排布的第q+1行，第q+1至第m行指的是沿栅线扫描方向排布的第q+1至第m行，第p条栅线102指的是沿栅线扫描方向排布的第p条栅线102，前m-q条栅线102指的是沿栅线扫描方向排布的m条栅线102中的前m-q条栅线102，第p行显示单元104指的是沿栅线扫描方向排布在第p个子像素行中的显示单元，第p+q行指纹感应单元105指的是沿栅线扫描方向排布在第p+q行像素区中的指纹感应单元。

可选地，k＝3或4，当k＝3时，位于同一行的每相邻的3个子像素区组成一个像素区，相应的显示基板为三原色的显示基板，当k＝4时，位于同一行的每相邻的4个子像素区组成一个像素区，相应的显示基板为四原色的显示基板。示例地，如图1和图2所示，k＝3，位于同一行的每相邻的3个子像素区组成一个像素区R，因此该图1所示的显示基板为三原色的显示基板。需要说明的是，k＝3或4仅仅是示例性的，实际应用中，k还可以取其他数值，本申请实施例对此不做限定。

可选地，如图1和图2所示，q＝2，因此，第p条(例如第1条)栅线102的显示栅线段1021与第p行(例如第1行)显示单元104连接，该第p条(例如第1条)栅线102的感应栅线段1022与第p+2行(例如第3行)指纹感应单元105连接，该第p条(例如第1条)栅线102被配置为通过该该栅线102的显示栅线段1021向第p行(例如第1行)显示单元104充电，并通过该栅线102的感应栅线段1022向第p+2行(例如第3行)指纹感应单元105充电。其中，q＝2可以避免显示基板中的不同栅线102交叉，简化显示基板的结构，但是需要说明的是，q＝2仅仅是示例性的，实际应用中，q还可以取其他数值，只要保证能够同一条栅线能够向不同行的显示单元和指纹感应单元同时充电即可，本申请实施例对此不做限定。

可选地，在显示基板的前m-q条栅线102中的每条栅线102中，显示栅线段1021与感应栅线段1022连接。如图1和图2所示，m条显示栅线段1021平行，前m-q条栅线102的m-q条感应栅线段1022平行，且感应栅线段1022与显示栅线段1021平行，在前m-q条栅线102中的每条栅线102中，显示栅线段1021与感应栅线段1022通过导线1023连接。可选地，对于前m-q条栅线102中的每条栅线102，显示栅线段1021、导线1023和感应栅线段1022可以为一体结构，且可以通过同一次工艺制作，这样一来，可以简化显示基板的制造流程。当然，显示栅线段1021、导线1023和感应栅线段1022也可以通过不同工艺制作，此外，在一些场景中，对于如图1所示的显示基板，可以将感应栅线段1022与导线1023作为整体称为感应栅线段，本申请实施例对此不做限定。

可选地，如图1和图2所示，每个指纹感应单元105位于相邻的两个显示单元104之间。进一步地，每个像素区中包括不同颜色的显示单元，每个指纹感应单元105可以位于相应的像素区中的两个指定颜色的显示单元之间；示例地，每个像素区中包括依次排布的红色显示单元、绿色显示单元和蓝色显示单元，每个指纹感应单元105可以位于相应的像素区中的红色显示单元与绿色显示单元之间，或者，每个指纹感应单元105可以位于相应的像素区中的绿色显示单元与蓝色显示单元之间，本申请实施例对此不做限定。

可选地，如图1至图3所示，每个指纹感应单元105包括异层绝缘设置的感应线1051和感应电极1052，感应电极1052在衬底基板101上的正投影与感应线1051在衬底基板101上的正投影存在交叠区域；进一步地，感应电极1052在感应线1051所在平面内的正投影在感应线1051的宽度方向上覆盖该感应线1051。在本申请实施例中，感应信息可以为感应线1051与感应电极1052之间电容的变化量，指纹感应单元105被配置为根据相应的感应栅线段1022提供的充电信号，感应该感应线1051与感应电极1052之间的电容的变化，得到感应线1051与感应电极1052之间电容的变化量。在本申请实施例中，每条栅线102可以通过感应栅线段1022向相应的指纹感应单元105的感应电极1052充电，在向每个感应电极1052充电之后，该感应电极1052与相应的感应线1051之间电容的值为初始电容值，当手指按压在显示基板的上方时，手指可以对应在多个不同的感应电极1052上，且手指的指纹的“脊”可以与感应电极1052之间形成电容，该电容对该感应电极1052与感应线1051之间电容产生影响，使该感应电极1052与该感应线1051之间电容的初始电容值发生变化，由于手指按压在显示基板的上方时，手指的指纹的“脊”和“沟”与感应电极1052之间的距离不同，因此手指的指纹的“脊”和“沟”对感应电极1052与感应线1051之间电容的影响不同，可以根据不同指纹感应单元105感应到的电容的变化量，成像出指纹的“脊”和“沟”的轮廓，并根据电容发生变化的指纹感应单元105的位置，确定手指在显示基板上的按压位置，从而进行指纹识别。需要说明的是，本领域技术人员容易理解，可以根据感应线1051与感应电极1052需要满足的初始电容值的大小，设置感应线1051与感应电极1052之间的垂直距离(指的是感应线1051与感应电极1052之间在垂直于衬底基板101的板面的方向上的距离)以及感应线1051与感应电极1052的交叠面积。

可选地，每相邻的k个子像素列构成一个像素列，每个像素列包括m个像素区R，如图1和图2所示，位于同一像素列的指纹感应单元105的感应线1051为一体结构，该感应线1051可以与数据线103平行。容易理解，在本申请实施例中，感应电极1052为指纹感应的最小单元。

可选地，在本申请实施例中，感应电极呈长方形结构、T型结构或锯齿形结构，感应电极的延伸方向(图1至图3中均未标出)可以与感应线1051的长度方向(图1至图3中均未标出)平行，感应线1051的长度方向与栅线扫描方向平行。需要说明的是，当感应电极呈长方形结构时，感应电极的延伸方向也即是该长方形结构的长度方向，当感应电极呈T型结构时，该感应电极的延伸方向可以为该T型结构较长的一段的长度方向，当感应电极呈锯齿形结构时，该感应电极的延伸方向可以为垂直于该呈锯齿形结构的锯齿面的方向。示例地，如图1和图2所示，感应电极1052呈长方形结构，该感应电极1052的延伸方向为该长方形结构的长度方向。

进一步地，请继续参考图1至图3，每个指纹感应单元105包括还开关元件，开关元件分别与该指纹感应单元105中的感应电极1052以及与该指纹感应单元105对应的感应栅线段1022连接。在本申请实施例中，位于同一列的指纹感应单元105的感应线1051为一体结构，该开关元件可以对指纹感应单元105的感应进行开关控制，以使得同一条感应线1051可以在不同时刻应用于不同的指纹感应单元105进行指纹感应，避免不同指纹感应单元105的感应过程产生干扰。

可选地，如图1至图3所示，开关元件可以为薄膜晶体管(英文：Thin FilmTransistor；简称：TFT)1053，薄膜晶体管1053包括沿远离衬底基板101的方向依次设置的有源层10531、栅绝缘层10532、栅图形层、层间介质层10533和漏极10534，栅图形层包括栅极10535和源极10536。对于每个薄膜晶体管1053：栅绝缘层10532上设置有与源极10536对应的过孔(图3中未标出)，源极10536通过栅绝缘层10532上的过孔与有源层10531连接，层间介质层10533和栅绝缘层10532上分别设置有连通且与漏极10534对应的过孔(图3中未标出)，漏极10534依次通过层间介质层10533上的过孔和栅绝缘层10532上的过孔与有源层10531连接。对于每个指纹感应单元105：薄膜晶体管1053的栅极10535和源极10536与同一感应栅线段1022连接，漏极10534与感应电极1052连接。由于薄膜晶体管1053的栅极10535和源极10536与同一感应栅线段1022连接，因此感应栅线段1022在向薄膜晶体管1053提供开关信号的同时，还向该薄膜晶体管1053提供源极信号以向感应电极1052充电。薄膜晶体管1053的栅极10535和源极10536与同一感应栅线段1022连接可以避免为指纹感应单元105单独设置数据线导致的显示基板的结构复杂以及开口率较低的问题，简化显示基板的结构，提高显示基板的开口率。

可选地，请继续参考图1至图3，每个显示单元104包括薄膜晶体管1041、公共电极1042和像素电极1043，薄膜晶体管1041包括沿远离衬底基板101的方向依次设置的有源层10411、栅绝缘层10412、栅极10413、层间介质层10414和源漏极层，源漏极层包括源极10415和漏极10416，对于每个薄膜晶体管1041：源极10415与漏极10416不接触，层间介质层10414和栅绝缘层10412上分别设置有连通且与源极10415对应的过孔，且层间介质层10414和栅绝缘层10412上分别设置有连通且与漏极10416对应的过孔，源极10415依次通过层间介质层10414上的过孔和栅绝缘层10412上的过孔与有源层10411连接，漏极10416依次通过层间介质层10414上的过孔和栅绝缘层10412上的过孔与有源层10411连接。对于每个显示单元104：薄膜晶体管1041的栅极10413与相应的显示栅线段1021连接，源极10415与距离该源极10415最近的数据线103连接，漏极10416与像素电极1043连接。需要说明的是，在本申请实施例中，显示基板的所有显示单元中的公共电极可以为一体结构(也即是显示基板具有一个板状公共电极)，每个显示单元所包括的公共电极为该板状公共电极上位于该显示单元所在的子像素区中的部分；当然，显示基板的每个显示单元所包含的公共电极可以为块状电极，每个子像素区中具有一个公共电极，各个子像素区中的公共电极相对独立，本申请实施例对此不做限定。

可选地，如图3所示，薄膜晶体管1053和薄膜晶体管1041位于同一层，感应电极1052与像素电极1043位于同一层，薄膜晶体管1041、公共电极1042和像素电极1043依次远离衬底基板11设置，薄膜晶体管1053、感应线1051和感应电极1052依次远离衬底基板11设置，公共电极1042和感应线1051沿远离衬底基板11的方向设置在薄膜晶体管1053与感应电极1052之间，该显示基板还包括沿远离衬底基板101的方向依次设置在衬底基板11与薄膜晶体管1053之间的遮光层106和缓冲层107，设置在薄膜晶体管1053与公共电极1042之间的平坦层108，设置在公共电极1042与感应线1051之间的第一钝化层109，以及设置在感应线1051与感应电极1052之间的第二钝化层110。

在本申请实施例中，薄膜晶体管1053与薄膜晶体管1041可以同时制作，感应电极1052与像素电极1043可以同时制作，栅绝缘层10532和栅绝缘层10412可以为同一栅绝缘层的不同区域，层间介质层10533和层间介质层10414可以为同一层间介质层的不同区域。栅线102(包括显示栅线段1021、感应栅线段1022和连接显示栅线段1021与感应栅线段1022的导线1023)、栅极(包括栅极10535和栅极10413)和源极10536可以通过同一次构图工艺制作，栅线102、栅极和源极10536这三者的材料可以相同，例如栅线102、栅极和源极10536这三者的材料均可以为金属Mo(中文：钼)、金属Cu(中文：铜)、金属Al(中文：铝)、金属Ti(中文：钛)及其合金材料；数据线103、源极10415和漏极(包括漏极10416和漏极10534)可以通过同一次构图工艺制作，且数据线103、源极10415和漏极这三者的材料可以相同，例如数据线103、源极10415和漏极这三者的材料均可以为金属Mo、金属Cu、金属Al、金属Ti及其合金材料；感应线1051的材料可以为金属Mo、金属Cu、金属Al、金属Ti及其合金材料；感应电极1052、公共电极1042和像素电极1043均可以为透明电极，且感应电极1052、公共电极1042和像素电极1043这三者的材料可以相同或不同，例如，感应电极1052、公共电极1042和像素电极1043的材料均可以为氧化铟锡(英文：Indium tin oxide；简称：ITO)、氧化铟锌(英文：Indium zinc oxide；简称：IZO)或掺铝氧化锌(英文：aluminum-doped zinc oxide；简称：ZnO:Al)等金属氧化物；有源层(包括有源层10531和有源层10411)可以为半导体有源层或氧化物有源层，例如，有源层为采用非晶硅或多晶硅等半导体材料制成的半导体有源层，或者，有源层为采用铟镓锌氧化物(英文：indium gallium zinc oxide；简称：IGZO)或铟锡锌氧化物(英文：indium tin zinc oxide；简称：ITZO)等半导体氧化物制成的氧化物有源层；栅绝缘层和层间介质层可以是采用SiOx(中文：氧化硅)、SiNx(中文：氮化硅)、Al₂O₃(中文：氧化铝)或SiOxNx(中文：氮氧化硅)等无机材料制成的绝缘层，栅绝缘层10532和层间介质层10533的材料可以相同也可以不同；遮光层106的材料可以是金属Mo、金属Cu、金属Al或金属Ti等金属材料；缓冲层107的材料可以为SiOx、SiNx、Al2O3或SiOxNx等无机材料；平坦层108、第一钝化层109和第二钝化层110的材料均可以为有机树脂；衬底基板11可以是透明基板，例如其可以是采用玻璃、石英或透明树脂等具有一定坚固性的导光且非金属材料制成的基板。

需要说明的是，本申请实施例所描述的显示基板的结构仅仅是示例性的，实际应用中，显示基板还可以包括比本申请更多或更少的结构，例如，显示基板还可以包括公共电极线和阵列基板行驱动(英文：Gate driver On Array；简称：GOA)电路，或者该显示基板可以不包括公共电极，本申请实施例对此不做限定。此外，本申请实施例提供的显示基板可以为平面转换(英文：In-Plane Switching；简称：IPS)型显示基板、边缘场切换(英文：FringeField Switching；简称：FFS)型显示基板、高开口率高级超维场开关(英文：High openingrate Advanced-Super Dimensional Switching；简称：HADS)型显示基板或高级超维场转换(英文：Advanced Super Dimension Switch；简称：ADS)型显示基板，图1至图3是以显示基板为ADS型显示基板为例进行说明的，本领域技术人员容易知道，在ADS型显示基板中，公共电极与像素电极位于同一衬底基板上，且像素电极相对公共电极远离衬底基板，像素电极为狭缝电极，以便于公共电极与像素电极之间能够形成电压差，本申请实施例的图1至图3仅仅是示例性的，其并未示出像素电极1043上的狭缝。

在本申请实施例中，第p条栅线102被配置为通过该栅线102的显示栅线段1021向第p行显示单元104充电，并通过该栅线102的感应栅线段1022向第p+q行指纹感应单元105充电，指纹感应单元105被配置为根据相应的感应栅线段1022提供的充电信号进行指纹感应得到感应信息，以根据感应信息进行指纹识别。换句话来讲，第p条栅线102在向第p行显示单元104充电的同时，向第p+q行指纹感应单元105充电，使得第p行显示单元104的显示过程与第p+q行指纹感应单元105的感应过程同时进行。由于m>q≥1，因此第p行与第p+q行为不同行，这样可以使显示基板的显示过程与指纹感应过程隔离。实际应用中，显示基板可以包括GOA电路，栅线102根据GOA电路提供的电源信号向显示单元104和指纹感应单元105充电。示例地，请参考图4，其示出了图1所示的显示基板的工作时序图，该图4示出的是显示基板的第1至4行显示单元104的显示时序以及第3至6行指纹感应单元105的指纹识别时序，其中，STVL和STVR表示施加在显示基板的GOA电路上的电源信号，CKBL、CKBR、CKL和CKR分别表示施加在显示基板的GOA电路上的时钟信号，Gate1Display表示第1行显示单元104进行显示，Gate2Display表示第2行显示单元104进行显示，依次类推，Gate3Touch表示第3行指纹感应单元105进行指纹感应，Gate4Touch表示第4行指纹感应单元105进行指纹感应，依次类推，根据图4且结合上述对图1的描述容易理解，第1条栅线102的显示栅线段1021与第1行显示单元104连接，第1条栅线102的感应栅线段1022与第3行指纹感应单元105连接，第2条栅线102的显示栅线段1021与第2行显示单元104连接，第2条栅线102的感应栅线段1022与第4行指纹感应单元105连接，依次类推，第1行显示单元104的显示过程与第3行指纹感应单元105的指纹感应过程同时进行，第2行显示单元104的显示过程与第4行指纹感应单元105的指纹感应过程同时进行，依次类推。因此，同一时刻，显示过程与指纹感应过程在不同行进行，且指纹感应过程在未进行显示的行中进行，因此本申请实施例提供的方案可以将显示过程与指纹感应过程隔离，进而将显示过程与指纹识别过程隔离，避免两者之间电荷干扰，从而避免显示过程与指纹识别过程相互干扰，确保指纹识别的灵敏度。

综上所述，本申请实施例提供的显示基板，由于指纹感应单元设置在子像素行中且能够根据感应栅线段提供的充电信号进行指纹感应得到感应信息，以根据感应信息进行指纹识别，因此无需增大显示基板的非显示区域的面积即可实现指纹识别，在保证显示基板的屏占比的情况下实现了指纹识别。此外，第p条栅线的显示栅线段与第p行显示单元连接，第p条栅线的感应栅线段与第p+q行指纹感应单元连接，在第p行显示单元显示时，第p+q行指纹感应单元进行指纹感应，可以将显示过程与指纹识别过程隔离，避免显示过程与指纹识别过程相互干扰。本申请实施例提供的显示基板，可以在保证显示基板的屏占比的前提下，带给用户良好的指纹识别体验。

本申请实施例还提供了一种显示装置，该显示装置可以为液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。

在本申请实施例中，该显示装置包括集成电路(英文：Integrated Circuit；简称：IC)和上述实施例提供的显示基板，该显示基板可以为图1所示的显示基板，集成电路可以与该显示基板中的指纹感应单元连接。指纹感应单元被配置为向集成电路传输感应信息；集成电路被配置为根据至少一个指纹感应单元传输的感应信息进行指纹识别。

可选地，指纹感应单元包括异层绝缘设置的感应线和感应电极，在显示装置中，集成电路可以与感应线连接，感应信息为感应线与感应电极之间电容的变化量，感应线被配置为向集成电路传输感应线与感应电极之间电容的变化量；集成电路被配置为根据同一感应线在不同时刻传输的电容的变化量以及不同感应线在同一时刻传输的电容的变化量，进行指纹识别。

结合上述对显示基板的描述，在本申请实施例中，每条栅线可以通过感应栅线段向相应的指纹感应单元的感应电极充电，在向每个感应电极充电之后，该感应电极与相应的感应线之间电容的值为初始电容值，当手指按压显示装置的屏幕时，手指可以对应在多个不同的感应电极上，手指的指纹的“脊”与感应电极之间形成电容，该电容对该感应电极与相应的感应线之间电容产生影响，使该感应电极与相应的感应线之间电容的初始电容值发生变化，该感应线可以根据感应电极与该感应线之间电容的变化确定出该感应线与感应电极之间电容的变化量，并将该电容的变化量传输至集成电路。手指的指纹的“脊”和“沟”与感应电极之间的距离不同，因此手指的指纹的“脊”和“沟”对感应电极与感应线之间电容的影响不同，不同感应线向集成电路传输的电容的变化量不同，集成电路可以根据同一感应线在不同时刻传输的电容的变化量以及不同感应线在同一时刻传输的电容的变化量，通过合适的算法处理获得“脊”和“沟”的不同位置，成像出指纹的“脊”和“沟”的轮廓，从而进行指纹识别。

需要说明的是，由于指纹感应单元是在栅线的驱动下进行指纹感应的，而栅线的扫描是逐行进行的，因此同一条感应线可以在不同时刻应用于不同指纹感应单元传输电容的变化量，共用同一条感应线的多个指纹感应单元的工作过程不会存在干扰。

综上所述，本申请实施例提供的显示装置包括显示基板，在显示基板中，指纹感应单元设置在子像素行中且能够根据感应栅线段提供的充电信号进行指纹感应得到感应信息，以根据感应信息进行指纹识别，因此无需增大显示基板的非显示区域的面积即可实现指纹识别，在保证显示基板以及显示装置的屏占比的情况下实现了指纹识别。此外，第p条栅线的显示栅线段与第p行显示单元连接，第p条栅线的感应栅线段与第p+q行指纹感应单元连接，在第p行显示单元显示时，第p+q行指纹感应单元进行指纹感应，可以将显示过程与指纹识别过程隔离，避免显示过程与指纹识别过程相互干扰。本申请实施例可以在保证显示装置的屏占比的前提下，带给用户良好的指纹识别体验。

本申请实施例提供的显示基板可以应用于下文的方法，本申请实施例中显示基板的制造方法和制造原理可以参见下文各实施例中的描述。

请参考图5，其示出了本申请实施例提供的一种显示基板的制造方法的方法流程图，参见图5，该方法包括如下步骤：

步骤501、提供衬底基板。

步骤502、在衬底基板上形成m条栅线、n条数据线、阵列排布的多个显示单元和阵列排布的多个指纹感应单元，每条栅线包括显示栅线段，m条栅线中的前m-q条栅线中的每条栅线还包括感应栅线段，m条显示栅线段与n条数据线绝缘交叉限定出m个子像素行，每个子像素行包括n个子像素区，位于同一行的每相邻的k个子像素区组成一个像素区，每个子像素区中具有一个显示单元，第q+1至第m行的每个像素区中具有一个指纹感应单元，第p条栅线的显示栅线段与第p行显示单元连接，第p条栅线的感应栅线段与第p+q行指纹感应单元连接。

其中，m≥2，n≥2，n≥k≥1，m>p≥1，m≥q≥1，m≥p+q>1，m、n、k、p和q均为整数，第p条栅线被配置为通过栅线的显示栅线段向第p行显示单元充电，并通过栅线的感应栅线段向第p+q行指纹感应单元充电，指纹感应单元被配置为根据相应的感应栅线段提供的充电信号进行指纹感应得到感应信息，以根据感应信息进行指纹识别。

综上所述，本申请实施例提供的显示基板的制造方法，该方法制造的显示基板中，指纹感应单元设置在子像素行中且能够根据感应栅线段提供的充电信号进行指纹感应得到感应信息，以根据感应信息进行指纹识别，因此无需增大显示基板的非显示区域的面积即可实现指纹识别，在保证显示基板的屏占比的情况下实现了指纹识别。此外，第p条栅线的显示栅线段与第p行显示单元连接，第p条栅线的感应栅线段与第p+q行指纹感应单元连接，在第p行显示单元显示时，第p+q行指纹感应单元进行指纹感应，可以将显示过程与指纹识别过程隔离，避免显示过程与指纹识别过程相互干扰。

可选地，显示单元包括：第一薄膜晶体管、公共电极和像素电极，第一薄膜晶体管的栅极与相应的显示栅线段连接，源极与距离源极最近的数据线连接，漏极与像素电极连接；指纹感应单元包括：第二薄膜晶体管、感应线和感应电极，第二薄膜晶体管的栅极和源极与同一感应栅线段连接，漏极与感应电极连接；

其中，第一薄膜晶体管的栅极、第二薄膜晶体管的栅极、第二薄膜晶体管的源极和栅线通过同一次构图工艺制作，第一薄膜晶体管的源极、第一薄膜晶体管的漏极、第二薄膜晶体管的漏极和数据线通过同一次构图工艺制作，像素电极与感应电极通过同一次构图工艺制作；

感应信息为感应线与感应电极之间电容的变化量，指纹感应单元被配置为根据相应的感应栅线段提供的充电信号，感应感应线与感应电极之间的电容的变化，得到感应线与感应电极之间电容的变化量。

可选地，步骤502包括：

在衬底基板上形成晶体管层，晶体管层包括m条栅线、n条数据线、阵列排布的多个第一薄膜晶体管和阵列排布的多个第二薄膜晶体管，每条栅线包括显示栅线段，m条栅线中的前m-q条栅线中的每条栅线还包括感应栅线段，m条显示栅线段与n条数据线绝缘交叉限定出m个子像素行，每个子像素行包括n个子像素区，位于同一行的每相邻的k个子像素区组成一个像素区，每个子像素区中具有一个第一薄膜晶体管，第q+1至第m行的每个像素区中具有一个第二薄膜晶体管，第p条栅线的显示栅线段与第p行第一薄膜晶体管的栅极连接，第p条栅线的感应栅线段与第p+q行第二薄膜晶体管的栅极和源极连接，第一薄膜晶体管的源极与距离源极最近的数据线连接；

在形成有晶体管层的衬底基板上依次形成公共电极、感应线层和电极层，公共电极、感应线层和电极层彼此绝缘，m条显示栅线段与n条数据线绝缘交叉还限定出n个子像素列，每相邻的k个子像素列构成一个像素列，每个像素列包括m个像素区，感应线层包括一一对应位于多个像素列中的多条感应线，感应线与数据线平行，电极层包括阵列排布的多个像素电极和阵列排布的多个感应电极，每个子像素区中具有一个像素电极，第q+1至第m行的每个像素区中具有一个感应电极，每个像素电极与像素电极位于同一子像素区的第一薄膜晶体管的漏极连接，每个感应电极与感应电极位于同一像素区的第二薄膜晶体管的漏极连接；

其中，位于同一子像素区中的第一薄膜晶体管、公共电极和像素电极构成一个显示单元，位于同一像素区中的第二薄膜晶体管、感应线和感应电极构成一个指纹感应单元。

上述所有可选技术方案，可以采用任意结合形成本申请的可选实施例，在此不再一一赘述。

请参考图6，其示出了本申请实施例提供的另一种显示基板的制造方法的方法流程图，本实施例以制造图1所示的显示基板为例进行说明，参见图6，该方法包括如下步骤：

步骤601、提供衬底基板。

其中，衬底基板可以是透明基板，例如其可以是采用玻璃、石英或透明树脂等具有一定坚固性的导光且非金属材料制成的基板。

步骤602、在衬底基板上形成遮光层。

如图3所示，遮光层106设置在衬底基板101上且与衬底基板101接触。在本申请实施例中，遮光层106的材料可以是金属Mo、金属Cu、金属Al或金属Ti等金属材料，当然，遮光层106的材料也可以是其他能够遮光的材料，本申请实施例对此不做限定。

示例地，以遮光层106的材料是金属Mo为例，在衬底基板101上形成遮光层106可以包括：通过磁控溅射、热蒸发或者等离子体增强化学气相沉积法(英文：Plasma EnhancedChemical Vapor Deposition；简称：PECVD)等工艺在衬底基板101上沉积一层金属Mo得到金属Mo材质层，通过一次构图工艺对金属Mo材质层进行处理得到遮光层106。

步骤603、在形成有遮光层的衬底基板上形成缓冲层。

如图3所示，缓冲层107位于遮光层106远离衬底基板101的一侧，且缓冲层107覆盖衬底基板101。在本申请实施例中，缓冲层107的材料可以为SiOx、SiNx、Al₂O₃或SiOxNx等无机材料，当然，缓冲层107的材料也可以是其他无机材料或者有机材料，本申请实施例对此不做限定。

示例地，以缓冲层107的材料是SiOx为例，在形成有遮光层106的衬底基板101上形成缓冲层107可以包括：通过磁控溅射、热蒸发或者PECVD等工艺在形成有遮光层106的衬底基板101沉积一层SiOx作为缓冲层107。需要说明的是，实际应用中，当缓冲层107具有图形时，还可以通过构图工艺对沉积的SiOx进行处理，以得到具有图形的缓冲层107，本申请实施例对此不做限定。

步骤604、在形成有缓冲层的衬底基板上形成晶体管层，晶体管层包括m条栅线、n条数据线、阵列排布的多个第一薄膜晶体管和阵列排布的多个第二薄膜晶体管，每条栅线包括显示栅线段，m条栅线中的前m-q条栅线中的每条栅线还包括感应栅线段，m条显示栅线段与n条数据线绝缘交叉限定出m个子像素行和n个子像素列，每个子像素行包括n个子像素区，位于同一行的每相邻的k个子像素区组成一个像素区，每个子像素区中具有一个第一薄膜晶体管，第q+1至第m行的每个像素区中具有一个第二薄膜晶体管，第p条栅线的显示栅线段与第p行第一薄膜晶体管的栅极连接，第p条栅线的感应栅线段与第p+q行第二薄膜晶体管的栅极和源极连接，第一薄膜晶体管的源极与距离源极最近的数据线连接。

其中，m≥2，n≥2，n≥k≥1，m>p≥1，m≥q≥1，m≥p+q>1，m、n、k、p和q均为整数，第一薄膜晶体管可以为图1至图3中的薄膜晶体管1041，第二薄膜晶体管可以为图1至图3中的薄膜晶体管1053。

如图1至图3所示，晶体管层(图1至图3中均未标出)包括m条栅线102、n条数据线103、阵列排布的多个薄膜晶体管1041(也即是第一薄膜晶体管)和阵列排布的多个薄膜晶体管1053(也即是第二薄膜晶体管)，每条栅线102包括显示栅线段1021，m条栅线102中的前m-q条栅线102中的每条栅线102还包括感应栅线段1022，m条显示栅线段1021平行，m条显示栅线段1021与n条数据线103绝缘交叉限定出m个子像素行和n个子像素列，m个子像素行的行方向为x，n个子像素列的列方向为y，每个子像素行包括n个子像素区，每个子像素列包括m个子像素区，位于同一行的每相邻的k个子像素区组成一个像素区R(图1和图2示出的是位于同一行的每相邻的3个子像素区组成一个像素区R)，每个子像素区中具有一个薄膜晶体管1041，第q+1至第m行的每个像素区R中具有一个薄膜晶体管1053，第p条栅线102的显示栅线段1021与第p行薄膜晶体管1041的栅极10413连接，第p条栅线102的感应栅线段1022与第p+q行薄膜晶体管1053的栅极10535和源极10536连接，每个薄膜晶体管1041的源极10415与距离源极10415最近的数据线102连接。

如图3所示，薄膜晶体管1041包括沿远离衬底基板101的方向依次设置的有源层10411、栅绝缘层10412、栅极10413、层间介质层10414和源漏极层，源漏极层包括源极10415和漏极10416，薄膜晶体管1053包括沿远离衬底基板101的方向依次设置的有源层10531、栅绝缘层10532、栅图形层、层间介质层10533和漏极10534，栅图形层包括栅极10535和源极10536，栅绝缘层10412和栅绝缘层10532为同一栅绝缘层的不同区域，层间介质层10414和层间介质层10533为同一层间介质层的不同区域，结合图1至图3，有源层10411和有源层10531可以通过同一次构图工艺制作，栅极10413、栅极10535、源极10536和栅线102可以通过同一次构图工艺制作，源极10415、漏极10416、漏极10534和数据线103可以通过同一次构图工艺制作。

示例地，在形成有缓冲层107的衬底基板101上形成晶体管层可以包括如下几个子步骤：

子步骤(1)、在形成有缓冲层107的衬底基板101上形成阵列排布的多个有源层10411和阵列排布的多个有源层10531。其中，有源层10411和有源层10531这两者的材料均可以为非晶硅、多晶硅、IGZO或ITZO。示例地，以有源层10411和有源层10531的材料均为IGZO为例，在形成有缓冲层107的衬底基板101上形成阵列排布的多个有源层10411和阵列排布的多个有源层10531可以包括：通过磁控溅射、热蒸发或者PECVD等工艺在形成有缓冲层107的衬底基板101沉积一层IGZO得到IGZO材质层，通过一次构图工艺对IGZO材质层进行处理得到阵列排布的多个有源层10411和阵列排布的多个有源层10531。

子步骤(2)、在形成有有源层10411和有源层10531的衬底基板101上形成栅绝缘层。其中，栅绝缘层的材料可以为SiOx、SiNx、Al2O3或SiOxNx。示例地，以栅绝缘层的材料为SiNx为例，在形成有有源层10411和有源层10531的衬底基板101上形成栅绝缘层可以包括：通过磁控溅射、热蒸发或者PECVD等工艺在形成有有源层10411和有源层10531的衬底基板101沉积一层SiNx得到SiNx材质层，通过一次构图工艺对SiNx材质层进行处理得到栅绝缘层，该栅绝缘层上与有源层10411对应的区域为栅绝缘层10412，与有源层10531对应的区域为栅绝缘层10532。

子步骤(3)、在形成有栅绝缘层的衬底基板101上形成阵列排布的多个栅极10413、阵列排布的多个栅极10535、阵列排布的多个源极10536和m条栅线102。其中，每条栅线102包括显示栅线段1021，前m-q条栅线还包括感应栅线段，多个栅极10413与多个有源层10411一一对应，多个栅极10535与多个有源层10531一一对应，且多个源极10536与多个有源层10531一一对应，栅绝缘层上具有与每个源极10536对应的过孔，每个源极10536通过栅绝缘层上的过孔与相应的有源层10531连接，对应于同一有源层10531的栅极10535和源极10536与同一条栅线102的感应栅线段1022连接，每个栅极10413与距离该栅极10413最近的栅线102的显示栅线段1021连接。

其中，栅极10413、栅极10535、源极10536和栅线102这四者的材料均可以为金属Mo、金属Cu、金属Al、金属Ti及其合金材料。示例地，以栅极10413、栅极10535、源极10536和栅线102这四者的材料均为金属Mo为例，在形成有栅绝缘层的衬底基板101上形成阵列排布的多个栅极10413、阵列排布的多个栅极10535、阵列排布的多个源极10536和m条栅线102可以包括：通过磁控溅射、热蒸发或者PECVD等工艺在形成有栅绝缘层的衬底基板101沉积一层金属Mo得到金属Mo材质层，通过一次构图工艺对金属Mo材质层进行处理得到阵列排布的多个栅极10413、阵列排布的多个栅极10535、阵列排布的多个源极10536和m条栅线102。

子步骤(4)、在形成有栅极10413、栅极10535、源极10536和栅线102的衬底基板101上形成层间介质层。其中，层间介质层的材料可以为SiOx、SiNx、Al2O3或SiOxNx。示例地，以层间介质层的材料为SiNx为例，在形成有栅极10413、栅极10535、源极10536和栅线102的衬底基板101上形成层间介质层可以包括：通过磁控溅射、热蒸发或者PECVD等工艺在形成有在形成有栅极10413、栅极10535、源极10536和栅线102的衬底基板101沉积一层SiNx作为层间介质层，该层间介质层上与有源层10411对应的区域为层间介质层10414，与有源层10531对应的区域为栅绝缘层10533。

需要说明的是，在形成层间介质层之后，可以通过一次构图工艺对层间介质层和栅绝缘层进行处理，以在层间介质层和栅绝缘层上形成与待形成的多个源极10415一一对应的多个过孔，与待形成的多个漏极10416一一对应的多个过孔，以及与待形成的多个漏极10534一一对应的多个过孔，层间介质层和栅绝缘层上对应于同一源极的过孔连通，对应于同一漏极的过孔连通。

子步骤(5)、在形成有层间介质层的衬底基板101上形成阵列排布的多个源极10415、阵列排布的多个漏极10416、阵列排布的多个漏极10534和n条数据线103。多个源极10415与多个有源层10411一一对应，多个漏极10416与多个有源层10411一一对应，源极10415与漏极10416不接触，与每个有源层10411对应的源极10415通过层间介质层和栅绝缘层上的过孔与该有源层10411连接，与每个有源层10411对应的漏极10416通过层间介质层和栅绝缘层上的过孔与该有源层10411连接；多个漏极10534与多个有源层10531一一对应，每个漏极10534通过层间介质层和栅绝缘层上的过孔与相应的有源层10531连接。其中，n条数据线103与m条显示栅线段1021限定出阵列排布的多个子像素区，位于同一行的每相邻的k个子像素区构成一个像素区，每个子像素区中具有一一对应的有源层10411、栅极10413、源极10415和漏极10416，每个像素区中具有一一对应的有源层10531、栅极10535、源极10536和漏极10534，位于同一子像素区中的有源层10411、栅绝缘层、栅极10413、层间介质层、源极10415和漏极10416组成一个薄膜晶体管1041，位于同一像素区中的有源层10531、栅绝缘层、栅极10535、源极10536、层间介质层和漏极10534组成一个薄膜晶体管1053。

其中，源极10415、漏极10416、漏极10534和数据线103这四者的材料均可以为金属Mo、金属Cu、金属Al、金属Ti及其合金材料。示例地，以源极10415、漏极10416、漏极10534和数据线103这四者的材料均为金属Ti为例，在形成有层间介质层的衬底基板101上形成阵列排布的多个源极10415、阵列排布的多个漏极10416、阵列排布的多个漏极10534和n条数据线103可以包括：通过磁控溅射、热蒸发或者PECVD等工艺在形成有层间介质层的衬底基板101沉积一层金属Ti得到金属Ti材质层，通过一次构图工艺对金属Ti材质层进行处理得到阵列排布的多个源极10415、阵列排布的多个漏极10416、阵列排布的多个漏极10534和n条数据线103。

步骤605、在形成有晶体管层的衬底基板上形成平坦层。

如图3所示，平坦层108位于晶体管层远离衬底基板101的一侧，且平坦层108覆盖晶体管层。在本申请实施例中，平坦层108的材料可以为有机树脂。

示例地，在形成有晶体管层的衬底基板101上形成平坦层108可以包括：通过磁控溅射、热蒸发或者PECVD等工艺在形成有晶体管层的衬底基板101沉积一层有机树脂作为平坦层108。

步骤606、在形成有平坦层的衬底基板上形成公共电极。

如图3所示，公共电极1042位于平坦层108远离衬底基板101的一侧，且公共电极1042为板状电极。在本申请实施例中，公共电极1042可以为透明电极，公共电极1042的材料可以为ITO、IZO或ZnO:Al等金属氧化物。

示例地，以公共电极1042的材料为ITO为例，在形成有平坦层108的衬底基板101上形成公共电极1042可以包括：通过磁控溅射、热蒸发或者PECVD等工艺在形成有平坦层108的衬底基板101沉积一层ITO作为公共电极1042。需要说明的是，实际应用中，当公共电极1042为块状电极，且显示基板包括多个公共电极时，可以通过构图工艺对沉积的ITO进行处理得到公共电极，本申请实施例对此不做限定。

步骤607、在形成有公共电极的衬底基板上形成第一钝化层。

如图3所示，第一钝化层109位于公共电极1042远离衬底基板101的一侧。在本申请实施例中，第一钝化层109的材料可以为有机树脂。

示例地，在形成有公共电极1042的衬底基板101上形成第一钝化层109可以包括：通过磁控溅射、热蒸发或者PECVD等工艺在形成有公共电极1042的衬底基板101上沉积一层有机树脂作为第一钝化层109。

步骤608、在形成有第一钝化层的衬底基板上形成感应线层，每相邻的k个子像素列构成一个像素列，感应线层包括一一对应位于多个像素列中的多条感应线，感应线与数据线平行。

如图1至图3所示，每相邻的k个(图1至图3中示出的是3列)子像素列构成一个像素列，感应线层(图1至图3中均未标出)包括一一对应位于多个像素列中的多条感应线1051，感应线1051与数据线103平行。在本申请实施例中，感应线1051的材料可以为金属Mo、金属Cu、金属Al、金属Ti及其合金材料。

示例地，以感应线1051的材料为金属Al为例，在形成有第一钝化层109的衬底基板101上形成感应线层可以包括：通过磁控溅射、热蒸发或者PECVD等工艺在形成有第一钝化层109的衬底基板101上沉积一层金属Al得到金属Al材质层，通过一次构图工艺对金属Al材质层进行处理得到感应线层，感应线层包括多条感应线1051，感应线1051与数据线103平行。

步骤609、在形成有感应线层的衬底基板上形成第二钝化层。

如图3所示，第二钝化层110的形成过程可以参考步骤607中第一钝化层109的形成过程，本申请实施例在此不再赘述。需要说明的是，在形成第二钝化层110之后，可以通过一次构图工艺对第二钝化层110、第一钝化层109、公共电极1042和平坦层108进行处理，以在第二钝化层110、第一钝化层109、公共电极1042和平坦层108形成与多个漏极10416一一对应的多个过孔，以及与多个漏极10534一一对应的多个过孔，第二钝化层110、第一钝化层109、公共电极1042和平坦层108上对应于同一漏极的过孔连通。

步骤610、在形成有第二钝化层的衬底基板上形成电极层，电极层包括阵列排布的多个像素电极和阵列排布的多个感应电极，每个子像素区中具有一个像素电极，第q+1至第m行的每个像素区中具有一个感应电极，每个像素电极与像素电极位于同一子像素区的第一薄膜晶体管的漏极连接，每个感应电极与感应电极位于同一像素区的第二薄膜晶体管的漏极连接。

如图1至图3所示，电极层(图1至图3中均未标出)位于第二钝化层110远离衬底基板101的一侧，电极层包括阵列排布的多个像素电极1043和阵列排布的多个感应电极1052，每个子像素区中具有一个像素电极1043，第q+1至第m行的每个像素区中具有一个感应电极1052，每个像素电极1043与该像素电极1043位于同一子像素区的薄膜晶体管1041的漏极10416连接，每个感应电极1052与该感应电极1052位于同一像素区的薄膜晶体管1053的漏极10534连接。其中，每个像素电极1043依次通过第二钝化层110、第一钝化层109、公共电极1042和平坦层108上的过孔与相应的漏极10416连接，每个感应电极1052依次通过第二钝化层110、第一钝化层109、公共电极1042和平坦层108上的过孔与相应的漏极10534连接。位于同一子像素区中的薄膜晶体管1041、公共电极1042和像素电极1043构成一个显示单元104，位于同一像素区中的薄膜晶体管1053、感应线1051和感应电极1052构成一个指纹感应单元105。

其中，像素电极1043和感应电极1052这两者的材料均可以为ITO、IZO或ZnO:Al等金属氧化物。示例地，以像素电极1043和感应电极1052这两者的材料为ITO为例，在形成有第二钝化层110的衬底基板101上形成电极层可以包括：通过磁控溅射、热蒸发或者PECVD等工艺在形成有第二钝化层110的衬底基板101上沉积一层ITO得到ITO材质层，通过一次构图工艺对ITO材质层进行处理得到电极层，电极层包括阵列排布的多个像素电极1043和阵列排布的多个感应电极1052。

需要说明的是，本申请实施例提供的显示基板的制造方法中，所涉及的一次构图工艺包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，通过一次构图工艺对材质层(例如金属Mo材质层)进行处理包括：在材质层(例如金属Mo材质层)上涂覆一层光刻胶形成光刻胶层，采用掩膜版对光刻胶层进行曝光，使得光刻胶层形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用刻蚀工艺对材质层(例如金属Mo材质层)上完全曝光区对应的区域进行刻蚀，最后剥离非曝光区的光刻胶得到相应的结构(例如遮光层106)。这里是以光刻胶为正性光刻胶为例进行说明的，当光刻胶为负性光刻胶时，一次构图工艺的过程可以参考本段的描述，本申请实施例在此不再赘述。

综上所述，本申请实施例提供的显示基板的制造方法，该方法制造的显示基板中，指纹感应单元设置在子像素行中且能够根据感应栅线段提供的充电信号进行指纹感应得到感应信息，以根据感应信息进行指纹识别，因此无需增大显示基板的非显示区域的面积即可实现指纹识别，在保证显示基板的屏占比的情况下实现了指纹识别。此外，第p条栅线的显示栅线段与第p行显示单元连接，第p条栅线的感应栅线段与第p+q行指纹感应单元连接，在第p行显示单元显示时，第p+q行指纹感应单元进行指纹感应，可以将显示过程与指纹识别过程隔离，避免显示过程与指纹识别过程相互干扰。

本领域普通技术人员可以理解实现上述指纹识别方法的全部或部分步骤可以通过硬件(例如集成电路)来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本申请的示例性实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种显示基板，其特征在于，所述显示基板包括：衬底基板以及设置在所述衬底基板上的m条栅线和n条数据线，每条所述栅线包括显示栅线段，m条所述显示栅线段与n条所述数据线绝缘交叉限定出m个子像素行，每个所述子像素行包括n个子像素区，m≥2，n≥2，所述m和所述n均为整数；

所述显示基板还包括：设置在每个所述子像素区中的显示单元，以及，设置在第p+q行的指纹感应单元，第p条所述栅线还包括感应栅线段，第p条所述栅线的所述显示栅线段与第p行所述显示单元连接，第p条所述栅线的所述感应栅线段与第p+q行所述指纹感应单元连接，m>q≥1，m≥p≥1，m≥p+q>1，所述q和所述p均为整数；

其中，第p条所述栅线被配置为通过所述栅线的所述显示栅线段向第p行所述显示单元充电，并通过所述栅线的所述感应栅线段向第p+q行所述指纹感应单元充电；

所述指纹感应单元被配置为根据相应的所述感应栅线段提供的充电信号进行指纹感应得到感应信息，以根据所述感应信息进行指纹识别。

2.根据权利要求1所述的显示基板，其特征在于，位于同一行的每相邻的k个所述子像素区组成一个像素区，n≥k≥1，所述k为整数；

所述显示基板包括：设置在第q+1至第m行的每个所述像素区中的所述指纹感应单元，m条所述栅线中的前m-q条所述栅线中的每条所述栅线包括所述感应栅线段，第p条所述栅线为前m-q条所述栅线中的任一所述栅线，所述第p+q行为所述第q+1至第m行中的任一行。

3.根据权利要求1或2所述的显示基板，其特征在于，所述指纹感应单元包括：异层绝缘设置的感应线和感应电极，所述感应电极在所述衬底基板上的正投影与所述感应线在所述衬底基板上的正投影存在交叠区域，

所述感应信息为所述感应线与所述感应电极之间电容的变化量，

所述指纹感应单元被配置为根据相应的所述感应栅线段提供的充电信号，感应所述感应线与所述感应电极之间的电容的变化，得到所述感应线与所述感应电极之间电容的变化量。

4.根据权利要求3所述的显示基板，其特征在于，m条所述显示栅线段与n条所述数据线绝缘交叉还限定出n个子像素列，每相邻的k个所述子像素列构成一个像素列，每个所述像素列包括m个所述像素区，位于同一所述像素列的所述指纹感应单元的所述感应线为一体结构，所述感应线与所述数据线平行。

5.根据权利要求3所述的显示基板，其特征在于，所述感应电极呈长方形结构、T型结构或锯齿形结构。

6.根据权利要求3所述的显示基板，其特征在于，所述指纹感应单元包括：开关元件，所述开关元件分别与所述感应电极以及相应的所述感应栅线段连接。

7.根据权利要求6所述的显示基板，其特征在于，所述开关元件为薄膜晶体管，所述薄膜晶体管的栅极和源极与同一所述感应栅线段连接，所述薄膜晶体管的漏极与所述感应电极连接。

8.根据权利要求2所述的显示基板，其特征在于，每个所述指纹感应单元位于相邻的两个所述显示单元之间。

9.根据权利要求2所述的显示基板，其特征在于，m条所述显示栅线段平行，m-q条所述感应栅线段平行，在前m-q条所述栅线中的每条所述栅线中，所述显示栅线段与所述感应栅线段通过导线连接。

10.根据权利要求1或2所述的显示基板，其特征在于，所述显示单元包括：薄膜晶体管、公共电极和像素电极，所述薄膜晶体管的栅极与相应的所述显示栅线段连接，源极与距离所述源极最近的所述数据线连接，漏极与所述像素电极连接。

11.根据权利要求2所述的显示基板，其特征在于，

k＝3，q＝2；或者，k＝4，q＝2。

12.一种显示基板的制造方法，其特征在于，所述方法包括：

提供衬底基板；

在所述衬底基板上形成m条栅线、n条数据线、阵列排布的多个显示单元和阵列排布的多个指纹感应单元，每条所述栅线包括显示栅线段，m条所述栅线中的前m-q条所述栅线中的每条所述栅线还包括感应栅线段，m条所述显示栅线段与n条所述数据线绝缘交叉限定出m个子像素行，每个所述子像素行包括n个子像素区，位于同一行的每相邻的k个所述子像素区组成一个像素区，每个所述子像素区中具有一个所述显示单元，第q+1至第m行的每个所述像素区中具有一个所述指纹感应单元，第p条所述栅线的所述显示栅线段与第p行所述显示单元连接，第p条所述栅线的所述感应栅线段与第p+q行所述指纹感应单元连接；

其中，m≥2，n≥2，n≥k≥1，m>p≥1，m≥q≥1，m≥p+q>1，所述m、所述n、所述k、所述p和所述q均为整数，第p条所述栅线被配置为通过所述栅线的所述显示栅线段向第p行所述显示单元充电，并通过所述栅线的所述感应栅线段向第p+q行所述指纹感应单元充电，所述指纹感应单元被配置为根据相应的所述感应栅线段提供的充电信号进行指纹感应得到感应信息，以根据所述感应信息进行指纹识别。

13.根据权利要求12所述的方法，其特征在于，

所述显示单元包括：第一薄膜晶体管、公共电极和像素电极，所述第一薄膜晶体管的栅极与相应的所述显示栅线段连接，源极与距离所述源极最近的所述数据线连接，漏极与所述像素电极连接；所述指纹感应单元包括：第二薄膜晶体管、感应线和感应电极，所述第二薄膜晶体管的栅极和源极与同一所述感应栅线段连接，漏极与所述感应电极连接；

其中，所述第一薄膜晶体管的所述栅极、所述第二薄膜晶体管的所述栅极、所述第二薄膜晶体管的所述源极和所述栅线通过同一次构图工艺制作，所述第一薄膜晶体管的所述源极、所述第一薄膜晶体管的所述漏极、所述第二薄膜晶体管的所述漏极和所述数据线通过同一次构图工艺制作，所述像素电极与所述感应电极通过同一次构图工艺制作；

所述感应信息为所述感应线与所述感应电极之间电容的变化量，所述指纹感应单元被配置为根据相应的所述感应栅线段提供的充电信号，感应所述感应线与所述感应电极之间的电容的变化，得到所述感应线与所述感应电极之间电容的变化量。

14.一种显示装置，其特征在于，所述显示装置包括：集成电路和权利要求1至11任一项所述的显示基板，所述集成电路与所述显示基板中的指纹感应单元连接，

所述指纹感应单元被配置为向所述集成电路传输感应信息；

所述集成电路被配置为根据至少一个所述指纹感应单元传输的感应信息进行指纹识别。

15.根据权利要求14所述的显示装置，其特征在于，所述指纹感应单元包括异层绝缘设置的感应线和感应电极，所述集成电路与所述感应线连接，所述感应信息为所述感应线与所述感应电极之间电容的变化量，

所述感应线被配置为向所述集成电路传输所述感应线与所述感应电极之间电容的变化量；

所述集成电路被配置为根据同一所述感应线在不同时刻传输的电容的变化量以及不同所述感应线在同一时刻传输的电容的变化量，进行指纹识别。