CN109491485A - 一种用于高性能服务器加速卡错峰上电的系统和方法 - Google Patents

Abstract

本发明提出了一种用于高性能服务器加速卡错峰上电的系统和方法，该系统包括控制单元和执行单元。根据每个加速卡的配置信息和电源模块的功率设计余量计算每个加速卡的上电时间间隔，以此单片机MCU控制高性能服务器的每个加速卡的错峰上电时序。能够避免大功率服务器在启动上电瞬间，高达100A以上的电流造成系统电压降低，整机功率瞬间增加带来的CPU、DDR等核心模块电压降低，无法启动，电源模块瞬间负载增加带来的电源模块的失效甚至烧毁，增强了高性能服务器的启动稳定性。同时该系统只是在启动瞬间进行错峰上电，对系统启动时间的影响极小，一般为数秒级别，错峰上电完成后，系统会进行正常业务，对整体业务的影响基本无影响。

Description

一种用于高性能服务器加速卡错峰上电的系统和方法

技术领域

本发明涉及高性能服务器加速卡的上电领域，具体提供了一种用于高性能服务器加速卡错峰上电的系统和方法。

背景技术

随着高性能服务器的运用越来越多，市场对高性能服务器的需求也越来越大，目前的高性能服务器普遍采用4路加速卡甚至6路8路加速卡的设计，此类加速卡属于高性能运算卡，典型的加速卡运行功率达到200W甚至250W，一台含有多张加速卡高性能服务器的整机功耗可以达到2000W以上，这给高性能服务器的电源模块(PSU)带来很大的性能要求，目前商用的PSU模块最高功率基本停留在2000W左右，在含有多张加速卡的高性能服务器启动时，每张加速卡的起动电流会达20A以上，多张加速卡同时启动时，瞬间电流会高达100A左右，如此高的起动电流会瞬间拉低服务器的输入电压，并且瞬间接近电源模块的负载极限。导致主板的核心供电，比如CPU，内存等关键模块的供电电压严重不足，可能造成系统启动失败，此外瞬间的负载极限可能会造成电源模块失效甚至烧毁。本设计就是解决上述问题，采用MCU控制系统，实现加速卡的错峰上电，减少服务器的启动瞬间的电流峰值，减少瞬间高电流对系统电压的损耗和对电源模块的负载压力。同时该系统只在启动瞬间进行错峰上电，耗时在秒级别不会对整机正常业务造成干扰。

发明内容

针对以上问题，本发明提出了一种用于高性能服务器加速卡错峰上电的系统和方法。

本发明实施例提供了一种用于高性能服务器加速卡错峰上电的系统，包括：

控制单元，所述控制单元为MCU单片机；所述MCU单片通过SPI接口与主板BMC数据通信；所述MCU单片机通过GPI0总线与继电器相连；

所述执行单元包括供电模块、继电器和加速卡；所述供电模块通过供电线缆与继电器相连；所述继电器通过供电线缆与加速卡相连；所述继电器还通过GPIO总线与MCU单片相连。

进一步的，所述加速卡数量为多个，且所述继电器的数量等于所述加速卡的数量。

基于一种基于高性能服务器加速卡错峰上电的系统，还提出了一种基于高性能服务器加速卡错峰上电的方法，包括以下步骤：

S1：获取加速卡的配置信息和电源模块的功率设计余量；

S2：根据获取到的加速卡的配置信息和电源模块的功率设计余量，确定上电模式；

S3：单片机MCU发出上电指令，按照上电模式和错峰上电时间间隔依次完成所有加速卡上电。

进一步的，在步骤S1中，获取加速卡的配置信息和电源模块的功率设计余量，包括以下步骤：

BMC获取加速卡的配置信息和电源模块的功率设计余量；

BMC通过SPI接口将获取的加速卡的配置信息和电源模块的功率设计余量传递给MCU单片机。

所述加速卡的配置信息包括加速卡数量、加速卡的额定功率、加速卡的波峰电流、加速卡的稳态电流、加速卡波峰电流和稳态电流的差值△I、加速卡错开波峰电流和稳态电流的差值△I的时间△T。

进一步的，所述加速卡错开波峰电流和稳态电流的差值△I的时间△T为错峰上电时间间隔。

进一步的，所述电源模块的功率设计余量为电源模块的最大功率与额定功率的差值△P。

进一步的，所述上电模式包括第一上电模式和第二上电模式；

所述第一上电模式为依次上电一个加速卡、直到所有加速卡都上电完成；

所述第二上电模式为依次上电两个加速卡、直到所有加速卡都上电完成。

发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：

本发明提出了一种用于高性能服务器加速卡错峰上电的系统和方法，该系统包括控制单元和执行单元。根据每个加速卡的配置信息和电源模块的功率设计余量计算每个加速卡的上电时间间隔，以此单片机MCU控制高性能服务器的每个加速卡的错峰上电时序。能够避免大功率服务器在启动上电瞬间，高达100A以上的电流造成系统电压降低，整机功率瞬间增加带来的CPU、DDR等核心模块电压降低，无法启动，电源模块瞬间负载增加带来的电源模块的失效甚至烧毁，增强了高性能服务器的启动稳定性。同时该系统只是在启动瞬间进行错峰上电，对系统启动时间的影响极小，一般为数秒级别，错峰上电完成后，系统会进行正常业务，对整体业务的影响基本无影响。

附图说明

图1为本申请实施例1所提供的高性能服务器4路加速卡错峰上电的系统图；

图2为本申请实施例2所提供的高性能服务器8路加速卡错峰上电的系统图；

图3为基于本申请实施例1所提供的加速卡上电过程电流曲线。

具体实施方式

为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。

实施例1

下面对本发明内容进行更加详细的阐述，如图1所示，本申请实施例1所提供的高性能服务器4路加速卡错峰上电的系统图。该系统包括控制单元和执行单元，控制单元包括服务器的主板BMC为单片机MCU供电，同时服务器的主板BMC将从加速卡上获取的加速卡配置信息和电源模块的功率设计余量通过SPI接口传递给MCU单片机。

执行单元包括，电源模块、4个加速卡，以及和4个加速卡相对应的4个继电器。电源模块选用供电电源PSU，电源模块为4个继电器和4个计算卡供电。4个加速卡，分别定义为加速卡1、加速卡2、加速卡3和加速卡4，4个继电器分别定义为继电器1、继电器2、继电器3和继电器4。继电器1、继电器2、继电器3和继电器4通过供电线缆与供电模块相连。继电器1通过供电线缆与加速卡1相连、继电器2通过供电线缆与加速卡2相连、继电器3通过供电线缆与加速卡3相连以及继电器4通过供电线缆与加速卡4相连。

MCU单片机通过GPI0总线分别与继电器1、继电器2、继电器3和继电器4相连。MCU单片机通过GPI0信号控制加电时序。

在执行错峰上电的过程中，首先BMC获取加速卡的配置信息和电源模块的功率设计余量，然后BMC通过SPI接口将获取的加速卡的配置信息传递给MCU单片机。加速卡的配置信息包括加速卡数量、加速卡的额定功率、加速卡的波峰电流、加速卡的稳态电流、加速卡波峰电流和稳态电流的差值△I、加速卡错开波峰电流和稳态电流的差值△I的时间△T、型号、版本、厂商等信息。本实施例中加速卡的数量为4个。电源模块的功率设计余量为供电电源PSU的DC最大供电电流是的供电功率与额定功率的差值△P。供电功率的额定功率需支持插满最大功率的外插卡。

MCU单片机根据电源模块的功率设计余量、加速卡的配置信息来确定上电模式。定义加速卡1的峰值功率和稳定功率的差值为△P1，加速卡2的峰值功率和稳定功率的差值为△P2、加速卡3的峰值功率和稳定功率的差值为△P3、加速卡4的峰值功率和稳定功率的差值为△P4。

如果△P1≥△P2≥△P3≥△P4，当△P≥△P1时，则可以选择第一上电模式。如果△P1≥△P2≥△P3≥△P4，当△P≥△P1+△P2时，则可以选择第二上电模式。

在本实施例1中采用第一上电模式。采用一个加速卡一张间隔一张启动的方式，如图3所示，加速卡错开波峰电流和稳态电流的差值△I的时间△T为错峰上电的时间。那么加速卡1和加速卡2的错峰上电间隔时间△T1，加速卡2和加速卡3的错峰上电间隔时间△T2，加速卡3和加速卡4的错峰上电间隔时间△T3，依次经过△T1、△T2和△T3，4张加速卡全部启动。

如图2所示，本申请实施例2所提供的高性能服务器8路加速卡错峰上电的系统图。该系统包括控制单元和执行单元，控制单元包括服务器的主板BMC为单片机MCU供电，同时服务器的主板BMC将从加速卡上获取的加速卡配置信息和电源模块的功率设计余量通过SPI接口传递给MCU单片机。

执行单元包括，电源模块、8个加速卡，以及和8个加速卡相对应的8个继电器。电源模块选用供电电源PSU，电源模块为8个继电器和8个加速卡供电。8个加速卡，分别定义为加速卡1、加速卡2、加速卡3、加速卡4、加速卡5、加速卡6、加速卡7和加速卡8。8个继电器分别定义为继电器1、继电器2、继电器3、继电器4、继电器5、继电器6、继电器7和继电器8。继电器1、继电器2、继电器3、继电器4、继电器5、继电器6、继电器7和继电器8通过供电线缆与供电模块相连。继电器1通过供电线缆与加速卡1相连、继电器2通过供电线缆与加速卡2相连、继电器3通过供电线缆与加速卡3相连、继电器4通过供电线缆与加速卡4相连、继电器5通过供电线缆与加速卡5相连、继电器6通过供电线缆与加速卡6相连、继电器7通过供电线缆与加速卡7相连、继电器8通过供电线缆与加速卡8相连。

MCU单片机通过GPI0总线分别与继电器1、继电器2、继电器3、继电器4、继电器5、继电器6、继电器7和继电器8相连。MCU单片机通过GPI0信号控制加电时序。

在执行错峰上电的过程中，首先BMC获取加速卡的配置信息和电源模块的功率设计余量，然后BMC通过SPI接口将获取的加速卡的配置信息传递给MCU单片机。加速卡的配置信息包括加速卡数量、加速卡的额定功率、加速卡的波峰电流、加速卡的稳态电流、加速卡波峰电流和稳态电流的差值△I、加速卡实现波峰电流和稳态电流的差值△I的时间△T、型号、版本、厂商等信息。本实施例中加速卡的数量为8个。电源模块的功率设计余量为供电电源PSU的DC最大供电电流是的供电功率与额定功率的差值△P。供电功率的额定功率需支持插满最大功率的外插卡。

MCU单片机根据电源模块的功率设计余量、加速卡的配置信息来确定上电模式。定义加速卡1的峰值功率和稳定功率的差值为△P1，加速卡2的峰值功率和稳定功率的差值为△P2、加速卡3的峰值功率和稳定功率的差值为△P3、加速卡4的峰值功率和稳定功率的差值为△P4、加速卡5的峰值功率和稳定功率的差值为△P5、加速卡6的峰值功率和稳定功率的差值为△P6、加速卡7的峰值功率和稳定功率的差值为△P7、加速卡8的峰值功率和稳定功率的差值为△P8。

如果△P1≥△P2≥△P3≥△P4≥△P5≥△P6≥△P7≥△P8，当△P≥△P1时，则可以选择第一上电模式。如果△P1≥△P2≥△P3≥△P4≥△P5≥△P6≥△P7≥△P8，当△P≥△P1+△P2时，则可以选择第二上电模式。

在本实施例2中先用第二上电模式。采用一次两个加速卡启动的方式，如图3所示，△T为一个错峰上电的时间。两个加速卡同时启动时，错峰时间选择峰值功率和稳定功率的差值大的加速卡的错峰上电时间。

加速卡1和加速卡2同时启动，错峰上电的时间为△T1；加速卡3和加速卡4同时启动，错峰上电的时间为△T3；加速卡5和加速卡6同时启动，错峰上电的时间为△T5。

加速卡1和加速卡2启动后，经过△T1，加速卡3和加速卡4同时启动；然后经过△T3，加速卡5和加速卡6同时启动；然后经过△T5，加速卡7和加速卡8同时启动；所有加速卡完成上电。

本发明中，为减小电流的波动，提升系统稳定性，优先选用第一上电模式。

尽管说明书及附图和实施例对本发明创造已进行了详细的说明，但是，本领域技术人员应当理解，仍然可以对本发明创造进行修改或者等同替换；而一切不脱离本发明创造的精神和范围的技术方案及其改进，其均涵盖在本发明创造专利的保护范围当中。

Claims (8)

1.一种基于高性能服务器加速卡错峰上电的系统，其特征在于，包括：

控制单元，所述控制单元为MCU单片机；所述MCU单片通过SPI接口与主板BMC数据通信；所述MCU单片机通过GPI0总线与继电器相连；

执行单元，所述执行单元包括供电模块、继电器和加速卡；所述供电模块通过供电线缆与继电器相连；所述继电器通过供电线缆与加速卡相连；所述继电器还通过GPIO总线与MCU单片相连。

2.根据权利要求1所述的一种基于高性能服务器加速卡错峰上电的系统，其特征在于，包括：所述加速卡数量为多个，且所述继电器的数量等于所述加速卡的数量。

3.一种基于高性能服务器加速卡错峰上电的方法，是基于权利要求1或2任意一项所述的一种基于高性能服务器加速卡错峰上电的系统实现的，其特征在于，包括以下步骤：

S1：获取加速卡的配置信息和电源模块的功率设计余量；

S2：根据获取到的加速卡的配置信息和电源模块的功率设计余量，确定上电模式；

S3：单片机MCU发出上电指令，按照上电模式和错峰上电时间间隔依次完成所有加速卡上电。

4.根据权利要求3所述的一种基于高性能服务器加速卡错峰上电的方法，其特征在于，在步骤S1中，获取加速卡的配置信息和电源模块的功率设计余量，包括以下步骤：

BMC获取加速卡的配置信息和电源模块的功率设计余量；

BMC通过SPI接口将获取的加速卡的配置信息和电源模块的功率设计余量传递给MCU单片机。

5.根据权利要求3或4任意一项所述的一种基于高性能服务器加速卡错峰上电的方法，其特征在于，所述加速卡的配置信息包括加速卡数量、加速卡的额定功率、加速卡的波峰电流、加速卡的稳态电流、加速卡波峰电流和稳态电流的差值△I、加速卡错开波峰电流和稳态电流的差值△I的时间△T。

6.根据权利要求5所述的一种基于高性能服务器加速卡错峰上电的方法，其特征在于，所述加速卡错开波峰电流和稳态电流的差值△I的时间△T为错峰上电时间间隔。

7.根据权利要求3所述的一种基于高性能服务器加速卡错峰上电的方法，其特征在于，所述电源模块的功率设计余量为电源模块的最大功率与额定功率的差值△P。

8.根据权利要求3所述的一种基于高性能服务器加速卡错峰上电的方法，其特征在于，所述上电模式包括第一上电模式和第二上电模式；

所述第一上电模式为依次上电一个加速卡、直到所有加速卡都上电完成；

所述第二上电模式为依次上电两个加速卡、直到所有加速卡都上电完成。