CN109478764A - 基于异质结构的集成光子装置、方法和应用 - Google Patents

基于异质结构的集成光子装置、方法和应用 Download PDF

Info

Publication number
CN109478764A
CN109478764A CN201780042709.XA CN201780042709A CN109478764A CN 109478764 A CN109478764 A CN 109478764A CN 201780042709 A CN201780042709 A CN 201780042709A CN 109478764 A CN109478764 A CN 109478764A
Authority
CN
China
Prior art keywords
doped region
semiconductor
substrate
suspension
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780042709.XA
Other languages
English (en)
Other versions
CN109478764B (zh
Inventor
J·齐利斯
S·法特波尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Central Florida Research Foundation Inc UCFRF
Original Assignee
University of Central Florida Research Foundation Inc UCFRF
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Central Florida Research Foundation Inc UCFRF filed Critical University of Central Florida Research Foundation Inc UCFRF
Publication of CN109478764A publication Critical patent/CN109478764A/zh
Application granted granted Critical
Publication of CN109478764B publication Critical patent/CN109478764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/204Strongly index guided structures
    • H01S5/2045Strongly index guided structures employing free standing waveguides or air gap confinement
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/1225Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215Bonding to the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004Confining in the direction perpendicular to the layer structure
    • H01S5/2018Optical confinement, e.g. absorbing-, reflecting- or waveguide-layers
    • H01S5/2031Optical confinement, e.g. absorbing-, reflecting- or waveguide-layers characterized by special waveguide layers, e.g. asymmetric waveguide layers or defined bandgap discontinuities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

提供一种集成光子结构和一种制造方法,其包含:衬底,其具有至少一个安置在其中的开口;半导体堆叠,其安置在所述衬底上方,所述半导体堆叠至少部分通过所述至少一个开口与所述底层衬底隔离,以界定悬置半导体膜;以及第一掺杂区和第二掺杂区,其位于所述悬置半导体膜内,其中所述第一掺杂区通过安置在其中的光学活性区与所述第二掺杂区横向分隔开,所述光学活性区界定所述集成光子结构的波导区。

Description

基于异质结构的集成光子装置、方法和应用
相关申请的交叉引用
本申请案涉及且优先于2016年6月3日递交的美国临时专利申请序列号62/345,393,标题为“基于异质结构的集成光子装置、方法和应用”,其内容以全文引用的方式并入本文中。
背景技术
本发明的方面和实施例通常涉及光子领域,并且更具体地说,涉及集成光子结构和其制造方法。
电信行业依赖于可靠、高性能且可承受的集成光子装置,例如激光器、检测器和调节器,来扩展数字网络。当前,这些功能的大多数通常在分离的装置上执行,且随后通过昂贵且敏感的封装操作连接在一起。虽然已实现单片、集成解决方案中的一些进展,但(部分)由于关于高材料成本、制造复杂度的问题,以及关于不佳性能以及可靠性的问题,继续出现相当大的挑战。
在所属领域中已知侧面结合型量子异质结构,其中电流朝着平行于多量子阱的方向注入,然而,在其中公开的制造工艺并不允许紧凑、集成光子装置的制造。在所属领域中已知另一种集成光子装置制造技术,其例如详述了由几种常规实体利用的通用方法,包含粘合到绝缘体上硅(silicon-on-insulator;SOI)衬底上的硅波导结构的半导体(通常为III-V族)量子异质结构,且涉及III-V层与硅波导模式之间的交互以形成混合光学模式。在III-V异质结构的电子激发后,所发射的光子被运送到硅波导中。然而,使用这一制造技术获取的光子装置经受几种问题,例如热绝缘、增强的产热等,其继而可能导致所得集成光子结构和/或装置的性能下降。
在此项技术中的这些和其它缺点强调了增强集成光子结构的制造来实现增强的性能以及商业优势的解决方案的益处和优势。
发明内容
在一个方面中,集成光子结构包含:衬底,其具有至少一个安置在其中的开口;半导体堆叠,其安置在所述衬底上方,所述半导体堆叠至少部分通过所述至少一个开口与底层衬底隔离,以界定悬置半导体膜;以及第一掺杂区和第二掺杂区,其位于所述悬置半导体膜内,其中所述第一掺杂区通过安置在其中的光学活性区与所述第二掺杂区横向分隔开,所述光学活性区界定所述集成光子结构的波导区。
根据实施例,所述波导区被横向限定成到所述悬置半导体膜内的所述第一掺杂区和所述第二掺杂区中的每一个的距离相等。
根据实施例,所述第一掺杂区包含第一掺杂剂材料,且所述第二掺杂区包含第二不同掺杂剂材料,其中所述第一掺杂区和所述第二掺杂区中的每一个将所述光学活性区界定成多量子阱。
根据实施例,所述第一掺杂区和所述第二掺杂区中的每一个包含相同掺杂剂材料,以及安置在所述半导体堆叠上的栅极结构,其中所述第一掺杂区和所述第二掺杂区中的每一个将所述光学活性区界定成二维电子气沟道。
根据实施例,所述集成光子结构进一步包括倒T形光波导,所述光波导包括从第二部分延伸的第一部分,所述第二部分是所述悬置半导体膜的图案化半导体堆叠,其中所述波导区水平地限定在所述悬置半导体膜的所述第一部分与所述第二部分的交叉点处。
根据实施例,所述集成光子结构进一步包含T形光波导,所述T形光波导包含延伸到所述衬底中的第一部分,以及安置在所述第一部分上的第二部分,其中电场强度在所述悬置半导体膜的所述第一部分与所述第二部分的交叉点处最大,且所述第一部分包括所述衬底柱。
根据实施例,所述第一部分的宽度“W”基本上等于所述第二部分的厚度“T”。
根据实施例,所述悬置半导体膜的所述半导体堆叠具有0.2μm到3μm之间的厚度。
根据实施例,所述第一掺杂区在所述悬置半导体膜内与所述第二掺杂区横向分隔开1μm到5μm的距离。
在另一个方面中,一种用于制造集成光子结构的方法包含:提供安置在衬底上的半导体堆叠,所述半导体堆叠至少部分通过至少一个安置在底层衬底中的开口与所述底层衬底隔离,以界定悬置半导体膜;以及在所述悬置半导体膜内形成第一掺杂区和第二掺杂区,其中所述第一掺杂区通过安置在其中的光学活性区与所述第二掺杂区横向分隔开,所述光学活性区界定所述集成光子结构的波导区。
根据实施例,所述波导区被横向限定成到所述悬置半导体膜内的所述第一掺杂区和所述第二掺杂区中的每一个的距离相等。
根据实施例,所述第一掺杂区包含第一掺杂剂材料,且所述第二掺杂区包含第二不同掺杂剂材料,其中所述第一掺杂区和所述第二掺杂区中的每一个将所述波导区界定成多量子阱。
根据实施例,所述第一掺杂区和所述第二掺杂区域中的每一个包含相同掺杂剂材料,且所述方法进一步包含形成安置在所述悬置半导体膜上的栅极结构,其中所述第一掺杂区和所述第二掺杂区中的每一个将所述波导区界定成二维电子气沟道。
根据实施例,所述方法进一步包含图案化所述悬置半导体膜以界定倒T形光波导,所述倒T形光波导包括从第二部分延伸的第一部分,其中所述波导区水平地限定在所述悬置半导体膜的所述第一部分与所述第二部分的交叉点处,且所述第二部分包含所述悬置半导体膜的图案化半导体堆叠。
根据实施例,所述方法进一步包含图案化所述衬底以形成从所述衬底延伸的衬底柱,所述衬底柱分隔所述至少一个开口中的每一个,且支撑所述悬置半导体膜以界定T形光波导,其中所述T形光波导包含延伸到所述衬底中的第一部分,以及安置在所述第一部分上的第二部分,所述第一部分包含衬底堆叠。
根据实施例,电场强度在所述悬置半导体膜的所述第一部分与所述第二部分的交叉点处最大。
根据实施例,所述提供包含在所述提供所述半导体堆叠之前,图案化所述衬底以形成至少一个安置在其中的开口,以及在所述衬底上形成晶种半导体层。
根据实施例,所述形成所述晶种半导体层包含在所述衬底上安置半导体材料层,以及沿安置在其中的植入区热切削所述半导体材料层,且平坦化所述经切削的半导体材料层,以界定所述晶种半导体层。
根据实施例,所述提供包含在所述晶种半导体层上外延生长半导体层,且随后在所述半导体层上外延生长至少一个材料层,以界定所述半导体堆叠,所述至少一个材料层包括光学活性材料层。
根据实施例,所述形成包含至少部分地在所述半导体堆叠内植入至少一个掺杂剂,以形成所述第一掺杂区和所述第二掺杂区中的每一个,所述第一掺杂区在所述半导体堆叠内与所述第二掺杂区横向分隔开约1μm到约5μm的距离。
附图说明
在本说明书的结论处的权利要求书中将本发明的一或多个方面确切地指出和清楚地主张为实例。从结合附图作出的以下描述显而易见本发明的以上和其它目标、特征及优点,附图中:
图1A是在根据本发明的一或多个方面的集成光子结构制造期间获取的结构的一个实施例的横截面正视图。
图1A′是根据本发明的一或多个方面的集成光子结构制造期间获取的结构的替代实施例的横截面正视图。
图1B根据本发明的一或多个方面描绘在衬底上形成半导体材料层之后图1A的结构。
图1B′根据本发明的一或多个方面描绘在衬底上形成例如包含半导体材料层的中间结构之后图1A的结构的替代实施例。
图1C根据本发明的一或多个方面描绘图1B的结构,伴随半导体材料层的热切削以减小其厚度。
图1C′根据本发明的一或多个方面描绘中间结构半导体衬底层的化学蚀刻之后图1B′的结构。
图1D根据本发明的一或多个方面描绘半导体材料层的热切削,抑或移除中间结构的蚀刻终止层,将半导体材料层保留为安置在衬底上之后图1C与1C′的结构。
图1E根据本发明的一或多个方面描绘半导体材料层的化学机械抛光以在衬底上形成晶种半导体层之后的图1D结构。
图1F根据本发明的一或多个方面描绘在晶种半导体层上外延生长半导体层之后图1E的结构。
图1G根据本发明的一或多个方面描绘在衬底上形成半导体堆叠之后图1F的结构。
图1G′是根据本发明的一或多个方面,在衬底上形成半导体堆叠之后图1A′结构的替代实施例的横截面正视图。
图1H根据本发明的一或多个方面描绘在衬底上形成脊线型光波导之后图1G的结构。
图1I根据本发明的一或多个方面描绘具有形成于脊线型光波导内的一或多个掺杂区的图1H的结构。
图1J根据本发明的一或多个方面描绘光学调节器的制造之后所得的图1I结构的一个实施例。
图1K根据本发明的一或多个方面描绘半导体激光器的制造之后所得的图1I结构的替代实施例。
图1L根据本发明的一或多个方面描绘光学调节器的制造之后所得的图1G′结构的一个实施例。
图1M根据本发明的一或多个方面描绘半导体激光器的制造之后所得的图1G′结构的替代实施例。
图1N和1O根据本发明的一或多个方面分别描绘所得的图1M结构的电场和折射率分布,以及光学模式的强度分布。
具体实施方式
下文参看图式,图式为便于理解而未按比例绘制,其中贯穿不同图式使用的相同参考标号标示相同或类似组件。
本文部分公开了一种结构和制造方法,以提供稳定、高效的平台,在所述平台上可构建高质量的光学装置,例如光学调节器、激光器和检测器。所实施的集成光子结构包含安置在衬底上的半导体堆叠,所述衬底由安置在其中的一或多个开口抑或由衬底柱与底层衬底隔离,以界定悬置半导体膜。悬置半导体膜具有界定波导区的光学活性层,并且波导区的光学模式被限定在半导体堆叠中心(例如,悬置半导体膜的中心)内。有利的是,所得集成光子结构和/或装置的悬置半导体膜有助于克服几种关于常规集成光子装置的问题,例如热绝缘、激光器结合处的高温、大型(即,高且宽)活性区等。
此外,尽管悬置半导体膜的所述光学模式(即,波导区)被水平地限定在半导体堆叠中心内,但光学模式同样被开口抑或将半导体堆叠与底层衬底隔离的衬底柱竖直地限定。这种光学模式约束允许对衬底的增强的散热,借此改进所得的集成光子结构和/或装置的可靠性和性能。将悬置半导体膜与底层衬底隔离还消除了通常对于常规集成光子装置观察到的关于热绝缘的问题。又进一步,本文公开的半导体激光器的多量子阱的位置可能被选择以使得多量子阱中的每一个符合光学模式的峰值强度。这有利地允许半导体激光器操作所要的阈值电流相比于常规混合激光装置大大减小。光学模式与量子异质结构的这种重叠还可用于制造其它集成光子装置,例如,具有增强的调制速度的调节器,和/或高速光学检测器。
图1A描绘在集成光子结构的制造期间获取的结构100的一个实施例。结构100包含例如衬底102。衬底102可以是例如块状半导体材料,例如块状硅晶片。在另一个实例中,衬底102可以是任何含硅衬底,包含但不限于硅(Si)、单晶硅(Si)、多晶Si、非晶体Si。如图式中所描绘,衬底102可包含分层半导体结构,例如,空洞层上硅(silicon-on-nothing;SON)、绝缘体上硅(silicon-on-insulator;SOI)、绝缘体上硅锗(silicon germanium-oninsulator;SiGeOI)、替换绝缘体上硅(silicon-on replacement insulator;SRI)。衬底102可能另外或替代地包含各种隔离结构或区、掺杂区和/或装置特征。进一步,衬底102还可包含其它合适的基本半导体,例如,锗(Ge),或化合物半导体,例如硅锗(SiGe)、SiC、SiGeC、砷化镓(GaAs)、磷化镓(GaP)、氮化镓(GaN)、砷化铟(InAs)、磷化铟(InP)和/或全部其它III/V或II/VI化合物半导体。
继续图1A,可能使用一或多个光刻工艺步骤来图案化一或多个开口,即,衬底102内的开口104。衬底102的图案化可能使用各种方法的任一种实现,包含:直接微影、电子束光刻(electron beam lithography;EBL)、电感耦接电浆反应离子蚀刻(inductively-coupled plasma reactive-ion-etching;ICP-RIE)、远紫外线技术(extreme ultraviolettechnique;EUV);电子束技术;光刻蚀刻光刻蚀刻(litho-etch litho-etch)或光刻蚀刻光刻冻结(litho-etch litho-freeze)。图案化之后,还可以执行额外的蚀刻工艺,例如各向异性干式蚀刻,来移除衬底的一或多个部分。开口104可以具有1μm到10μm的宽度,和0.5μm到5μm的深度。应注意,如图1A′中所描绘,在多个开口的情况下,这些开口104中的每一个可能由界定衬底柱102′的一部分衬底分隔开。衬底柱102′可具有0.3μm到3μm的宽度。
图1B描绘例如借助常规智能切割技术,在衬底102上形成半导体材料层106之后图1A的结构。半导体层106可以是或可包含任何合适的基本半导体,例如晶体硅、锗(Ge),或III-V族合成半导体材料,例如硅锗、砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)、砷化铟(InAs)、锑化铟(InSb),以及这种化合物的三元或四元掺合物,例如砷化镓铝、砷化铟镓铝、磷化镓铟、砷化镓铟、磷化砷镓铟,或其组合。半导体层106还可包含或可能是II-VI族半导体材料,其中族II包含例如汞、镉等元素,且族VI包含例如硫、硒、碲等元素。在一个实例中,半导体材料层106可具有允许进一步工艺的足够厚度。
继续图1B,并且在一个实施例中,半导体材料层106可能在其形成之前经受离子植入工艺,以便在半导体材料层内产生植入区106b。半导体材料层106可能植入有掺杂剂,例如硅(Si)、铍(Be)、硼(B)等,其导致引入晶格缺陷,借此在半导体材料层106内形成植入区106b。在一个实例中,掺杂剂可能以0.5μm到3μm的深度植入半导体材料层106内。如所理解,植入区106b处的晶格缺陷允许半导体材料层106的上部部分106c对热切削工艺敏感,而植入区106b以下部分106a保持不受影响。离子植入有助于在植入区106b弱化半导体材料层106的晶格结构,其继而允许在后续制造工艺期间将半导体材料层106的厚度调节到需要的厚度。半导体材料层106内的植入区106b的深度可能通过更改工艺参数而调节,例如离子植入工艺期间利用的植入剂量、植入能量等。虽然这对于本发明不重要,但半导体材料层106可以任选地经受退火工艺以在植入区106b内实现掺杂剂的所要配置和分配。如所理解,在一个实施例中,半导体材料层106可借助合适的表面活性工艺耦接到衬底102,其在一个实例中包含使半导体材料层和衬底经受使用氩和/或氧等离子体的一或多个等离子体处理工艺。
在额外或替代实施例中,如图1B′中所描绘,半导体材料层106还可以通过安置已附接半导体材料层106的中间结构108,而形成在衬底102之上。中间结构108包含半导体衬底层110、安置在半导体衬底层110上的蚀刻终止层112,以及安置在蚀刻终止层112上的半导体材料层106。虽然对于本发明不重要,但半导体衬底层110可包含与上文结合图1B所述的半导体层106的材料类似或相同的材料。蚀刻终止层112可能使用任何合适的常规沉积工艺形成在半导体衬底层110上,且可包含与用于半导体衬底层110的材料相比具有足够慢的蚀刻速率的材料,或可能由所述材料制成,以使得其在后续蚀刻工艺期间充当蚀刻终止。蚀刻终止层112可能是或可包含氧化物材料,例如,二氧化硅(SiO2),或氮化物材料,例如,氮化硅(SiN或Si3N4),并且可具有400到4,000nm的厚度。图1B′的结构108的这些层可能是使用各种不同材料和制造技术形成,例如,化学气相沉积(chemical-vapor deposition;CVD)、原子层沉积(atomic layer deposition;ALD)、物理气相沉积(physical vapordeposition;PVD)或这些工艺的等离子体增强版本。所描绘的层的厚度还可以依据特定应用而改变。
继续图1B′,并且在一个实施例中,中间结构108(其包含半导体层106)可能通过使半导体层106和衬底102中的每一个的暴露表面经受使用氩和/或氧等离子体的等离子体处理工艺,而耦接到衬底102。如所理解,等离子体处理工艺有助于活性化相应的表面,且被活性化的表面可能随后在足够的压力下粘合在一起。所得结构可能进一步在90℃到300℃之间的温度下退火,其取决于分配给系统的热预算。
图1C描绘图1B的结构,伴随半导体材料层106的热切削以显著地减小其厚度。结构可能经受加热装置,例如锅炉、烘炉等等,以便沿植入区106b(参见图1B)热切削半导体材料层106,其产生具有减小厚度的半导体材料层(即,半导体材料层106a′)。半导体材料层106a′的减小的厚度可能在300nm到5,000nm范围内。在特定实例中,热切削工艺可能通过在120分钟到240分钟的时间段将结构暴露于220℃的温度而实现。虽然图式中未描绘,但本领域的技术人员将了解半导体材料层106的热切削通常产生如图1D中所描绘的半导体材料层106a′的非平面上表面。
在额外或替代实施例中,如图1C′中所描绘,在借助中间结构108形成半导体材料层106的情况下,可以执行一或多个合适的化学蚀刻工艺(即,背面衬底移除工艺)来选择性地移除半导体衬底层110(图1B′),使用蚀刻终止层112作为蚀刻终止层。任何合适的蚀刻工艺,例如,各向同性湿式蚀刻或各向异性干式蚀刻,(例如,反应等离子蚀刻)可能被使用来选择性地移除半导体衬底层110(图1B′)。如图1D中所描绘,蚀刻终止层112可能随后借助蚀刻化学方法被移除,其中所述化学方法与用于移除半导体衬底层108(图1B′)的方法不同,将半导体材料层106a′保留为安置在衬底102上。在一个实例中,蚀刻终止层可能借助湿式或干式蚀刻工艺,例如TMAH而被移除。
如图1E中所说明,为减小不适宜的高度变化,且由此提供更共面的上表面114,可采用非选择性化学机械打磨,产生具有与半导体材料层106a′厚度类似或相同的均一厚度的晶种半导体层106a″。仅举例来说,所得晶种半导体层106a″可具有小于10埃的表面粗糙度。
图1F描绘在晶种半导体层106a″(参见图1E)上外延生长半导体层116之后图1E的结构。在一个实例中,选择性外延生长工艺,例如超高度真空化学气相沉积(ultra-highvacuum chemical vapor deposition;UHV-CVD)、低压CVD(low-pressure CVD;LPCVD)、减压CVD(reduced-pressure CVD;RPCVD)、快速热CVD(rapid thermal CVD;RTCVD)、金属有机物CVD(metal-organic CVD;MOCVD),或分子束外延法(molecular beam epitaxy;MBE)工艺,可能用于形成包含晶种半导体层106a″(参见图1E)的半导体层116。可具有300nm到5,000nm之间的厚度的半导体层116的外延生长工艺可能是使用与晶种半导体层106a″(参见图1E)材料类似或相同的材料实现。应注意,在一个实例中,本文描述的半导体层116制造的增强制造工艺,以及随后使用晶种半导体层106a″(参见图1E)形成的半导体堆叠,减小不适宜的制造成本。
如图1G中所描绘,可以执行一或多个额外外延生长工艺以在半导体层116上提供一或多个额外材料层。作为实例,形成于半导体层116之上的材料层可包含光学活性材料层118和额外半导体层120。在一个实施例中,光学活性材料层118界定量子阱主动层,且可包含单量子阱层,或由交变厚度的阻挡层分隔开的多量子阱层。此外,虽然图式中未描绘,但本领域技术人员将了解,额外材料层,例如约束层和阻挡层,同样可以外延生长在半导体层116、光学活性材料层118和额外半导体层120中的每一个之间。半导体层116,以及各种材料层中的每一个,共同界定了半导体堆叠122的一个实例。
进一步,如所描绘,半导体堆叠122通过开口104与底层衬底隔离,从而界定悬置半导体膜,其可作为光波导层,以用于制造高效的高速集成光子结构和/或装置,例如低噪声半导体激光器、高速检测器、调节器等,如下文所进一步论述。如所指出,悬置半导体膜与底层衬底102的隔离有利地有助于将光波导层的光学模式限定在半导体堆叠122中心(即,悬置半导体膜中心的)内的波导区124处。举例来说,悬置半导体膜的光学模式被水平地限定在位于半导体堆叠122中心处的波导区124内,且由开口抑或将半导体堆叠与底层衬底102隔离的衬底柱(参见图1G′)竖直地限定。
通过简单地变化其元素组成,半导体堆叠122的这些不同材料层中的每一个可包含或可能由基本上相似的半导体材料制成。举例来说,材料层中的每一个可包含或可能由半导体材料制成,例如,III-V族合成半导体材料,例如硅锗、砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)、砷化铟(InAs)、锑化铟(InSb)和这种化合物三元或四元掺合物,例如,砷化镓铝、砷化铟镓铝、磷化镓铟、砷化镓铟、磷化砷镓铟,或其组合。虽然半导体堆叠122的厚度可能依据特定应用而改变,但在一个实例中,半导体堆叠122的厚度可能在0.2μm到3μm之间,各种层中的每一个分别地具有如下厚度:半导体层116可具有100nm到3,000nm之间的厚度,光学活性材料层118可具有50nm到500nm之间的厚度,且额外半导体层120可具有100nm到3,000nm之间的厚度。在另一个实例中,半导体堆叠122的厚度可能在0.25μm到5.5μm之间。
在一个特定实例中,如表1中所描绘,图1G的半导体堆叠122可分别包含半导体层116(例如,磷化铟)、约束层(例如,磷化砷镓铟(In0.72Ga0.28As0.61P0.39))、阻挡层(例如,磷化砷镓铟(In0.72Ga0.28As0.61P0.39))、量子阱主动层118(例如,砷化镓铟(In0.68Ga0.32As))、额外约束层(例如,磷化砷镓铟(In0.72Ga0.28As0.61P0.39)),以及额外半导体层120(例如,磷化铟)。如所理解,一般来说,可使用任何III-V半导体化合物,其条件是满足关于载流子约束、光学约束和波导,以及最小化缺陷产生的晶格失配考虑的某些条件。具体地说,在任何单个或多个量子阱活性材料层中,光学活性材料层118将具有相比于邻接阻挡层有效性较低的带隙。进一步,在一个实施例中,安置为邻近于光学活性材料层118的约束层相比于光学活性材料层可具有有效性更高的带隙,由此确保增强其中的载流子约束。表1描绘了半导体堆叠122的示范性结构,其指定了材料组合物和相应的厚度,以便实现所要的1.55μm光学波长下的后续激光。
表1
在额外或替代实施例中,在存在衬底柱102′的情况下,由衬底柱102′所支撑的半导体堆叠122产生大致T形的光波导层,其被配置成发射如图1G′中所描绘的光的光学模式。在此实例中,波导区的(即,T形光波导层的)光学模式被限定在半导体堆叠122与衬底柱102′的交叉点处。如所描绘,并且在一个实施例中,衬底柱的宽度,其例如在0.3μm到3μm之间,基本上等于半导体堆叠122的厚度。
在增强的实施例中,且如下文更详细地论述,图1G与1G′中描绘的光波导层中的每一个,在后续制造工艺期间,导致界定可用于制造具有不同功能的各种集成光子装置,即例如激光器、检测器、调节器的光波导。如所理解,制造工艺可包含特定处理(例如,混乱化量子阱、退火和其它外延层再生)、形成包覆、提供电极等。如本领域技术人员将了解,使用具有半导体堆叠的这一结构用于制造集成光子装置,例如激光器、检测器和/或调节器是可能的,这是因为悬置半导体膜包含已外延生长成包含合适的量子异质结构的半导体材料。在一个实施例中,这些集成光子装置中的每一个通常利用在波导区上形成的侧面结合。
在增强的实施例中,可以执行一或多个常规化学蚀刻工艺步骤,来选择性地移除额外半导体层120的(例如半导体堆叠122的)暴露部分,以形成如图1H中所描绘的一或多个开口126。任何合适的蚀刻工艺,例如,各向异性干式蚀刻(例如,反应等离子蚀刻)或各向同性湿式蚀刻工艺,可能被使用来选择性地移除额外半导体层,来界定开口126。额外半导体层120的蚀刻产生一条额外半导体层120,其从半导体堆叠122的其余部分横向延伸,界定被配置成发射光的光学模式的脊线型光波导。脊线型光波导具有倒T形正视横截面,其具有从图案化的水平半导体堆叠部分延伸的竖直脊线部分。有利的是,具有0.3μm到10μm之间宽度的脊线有助于将波导区128水平地限定在倒T形脊线型光波导的水平与竖直部分的交叉点处,伴随远离底层衬底102的强烈光学模式约束。如所理解,波导区128例如由光波导的顶部和底部(即,开口104的)上的空中界面竖直地限定。
图1I描绘了图1H的结构,其中半导体堆叠122的未凹入部分植入有一或多种掺杂剂,例如,以在半导体堆叠内形成一或多个掺杂区(即,掺杂区130)。采用的掺杂剂可以是p型掺杂剂或n型掺杂剂。p型掺杂剂指的是向半导体堆叠122的本征半导体材料(即,各种层的)加入杂质,以产生价电子缺陷。p型掺杂剂的实例可包含加入半导体堆叠122的半导体材料中的硼、铝、镓或铟。n型掺杂剂指的是向半导体堆叠122的各种层的本征半导体材料加入杂质,其向本征材料提供更多电子,且可包含(例如)磷、锑或砷。如所理解,并且在一个实施例中,掺杂区130中的每一个可能由如图1I中所描绘的类似或完全相同的掺杂剂植入。在另一个实例中,掺杂区130还可以由与掺杂区130′的掺杂剂不同的掺杂剂植入。例如,当掺杂区130可能由p型掺杂剂植入时,掺杂区130′可能由n型掺杂剂植入,或反之亦然。
进一步,如所描绘,半导体堆叠122可能通过采用受控制的工艺参数,例如植入能量和/或植入剂量,的离子植入工艺来植入掺杂剂,以便植入各种层,例如额外半导体层120,以及光学活性材料层118,且至少部分地延伸到半导体堆叠122的半导体层116中。如本领域技术人员将了解,掺杂区(即,掺杂区130和/或130′)有利地促进光学活性材料层118的量子阱的混乱化,从而界定将掺杂区中的每一个横向隔开的波导区。如所理解,植入工艺还可以被调节以使得掺杂区(即,掺杂区130和/或130′)中的每一个横向分隔开1μm到5μm的距离。进一步,在一个实施例中,波导区被横向限定成到掺杂区中的每一个(即,掺杂区130和/或130′)的距离相等,且由悬置半导体膜顶部和底部上的空中界面(即,开口104的)竖直地限定。虽然图式中未描绘,但本领域技术人员将了解,上文结合图1H所述的被执行来界定脊线型光波导的蚀刻工艺可能例如替代地在形成掺杂区之后被执行。进一步,在一个实施例中,本文公开的掺杂区允许沿水平方向,即,横向跨越半导体堆叠122的电流注入。
图1J描绘了在半导体堆叠脊线上形成栅极结构132以界定高速光学调节器之后所得的图1I结构。本文公开的装置的操作类似于常规的调制掺杂场效应晶体管(modulation-doped field-effect transistor;MODFET)的操作。在一个实施例中,已植入了完全相同掺杂剂,例如n型掺杂剂的掺杂区130有助于将波导区(即,光学活性材料层118处)界定为悬置半导体膜的半导体堆叠122内的二维电子气沟道。在将电压施加到半导体堆叠122的栅极结构132后,可以调节二维电子气沟道的宽度,可通过这一调节在沟道附近达到峰值的光学模式的折射率和强度,导致光学模式的可变衰减。应注意,如上文所述,悬置半导体膜的光学模式例如已被限定在脊线部分120′与图案化半导体堆叠交叉点处的波导区内。
图1K描绘在掺杂区(即,掺杂区130与130′)中的每一个上形成接触结构134,以便提供所要电连接之后所得的图1I′的结构。所得结构例如界定低噪声半导体激光器的一个实例。如所描绘,已植入不同掺杂剂且远离悬置半导体膜波导区的掺杂区(即,掺杂区130与130′)有利地允许沿水平方向的电流注入。这例如有助于混乱化光学活性材料层118的量子阱,从而将波导区界定为半导体激光器的多量子阱。作为理解,图1K中描绘的悬置半导体膜并入有激光器异质结构,当跨越安置在掺杂区上的接触结构134注入电流时,其导致处于所要波长的发射光子。在重组电子和孔后,发射光子,其将导致在芯片上的空腔布置中给出足够低的往返损耗的激光。空腔反射可由各种装置实现,例如,侧壁光栅、切割后小平面或在切割或抛光芯片之后沉积在小平面上的介电涂层。
如所指出以及上文所述,在一个实施例中,波导区被横向限定在悬置半导体膜的中心处,且由将半导体堆叠(例如悬置半导体膜的)从底层衬底102分离的开口104竖直地限定。有利地,光学模式的这种强约束,以及光学模式强度峰值与量子阱区之间的高度重叠(其中获取激光增益)例如能够增强对于衬底102的散热。
图1L描绘在形成栅极结构132来界定光学调节器之后所得的图1G′结构。作为实例,如上文所述,图1L的光学调节器可使用图1I和1J中描绘的处理步骤,循序地由图1G′中描绘的结构构成,以促进形成掺杂区130,且随后形成栅极结构132。如上文结合图1J所述,已植入完全相同掺杂剂,例如n型掺杂剂的掺杂区130有助于将波导区(即,光学活性材料层118的)界定为二维电子气沟道。
图1M描绘在形成接触结构134以界定低噪声半导体激光器之后图1G′的替代结构。如上文所述,图1M的半导体激光器可使用图1I与IK中描绘的处理步骤,循序地由图1G′的结构构成,以促进形成掺杂区(即,掺杂区130与130′),且随后形成分别跨越每一个掺杂区的接触结构134。如上文结合图1K描绘和描述,已植入不同掺杂剂且远离悬置半导体膜波导区的掺杂区(即,掺杂区130与130′)有利地允许沿水平方向的电流注入。这例如有助于混乱化光学活性材料层118的量子阱,从而将波导区界定为半导体激光器的多量子阱。
如下文在图1N进一步描绘,相对于到跨越其中间区段的波导结构的垂直距离,标绘电场分布。可看出电场分布在量子阱附近最强。这在图1O中被进一步证明,其中标绘光学模式的强度分布横截面,来示出其对于结合区域的定位以及其与量子阱的重叠。又进一步,在另一个实施例中,半导体激光器的多量子阱区位置可能被选择以使得其与光学模式的峰值强度一致。这有利地允许半导体激光器操作所要的阈值电流相比于常规混合激光装置大大减小。
总而言之,因此,本文所公开的利用具有粘合到预图案化衬底的量子异质结构的悬置半导体膜的制造工艺可被用于制造各种高质量光学装置。这些装置包含具有优秀热耗散的集成激光器、具有极高调制速度的调节器,或高速光学检测器。所有这些装置可通过简单地修改装置的悬置膜部分中利用的异质结构来构造。与本发明相关的几种优势使得对于单片集成光子解决方案具有吸引力。所建议的结构中间的半导体柱相比于在例如二氧化硅(SiO2)上制造的目前先进技术高得多的导热率。
上文参考附图中说明的非限制性实例阐述本发明的各方面及其某些特征、优点和细节。熟知结构的描述被省略以免不必要地混淆本发明的细节。然而,应理解,当指示本发明的方面时实施方式和特定实例仅借助于说明给出,且不是作为限制。所属领域的技术人员从本公开中将显而易见基本发明概念的精神和/或范围内的各种替代、修改、添加和/或布置。
本文中所使用的术语仅出于描述特定实施例的目的并且无意限制本发明。如本文中所使用,除非上下文另作明确指示,否则单数形式“一”和“所述”意图也包含复数形式。将进一步理解,术语“包括(comprise)”(和包括的任何形式,例如“comprises”和“comprising”)、“具有(have)”(和具有的任何形式,例如“has”和“having”)、“包含(include)”(和包含的任何形式,例如“includes”和“including”)以及“含有(contain)”(含有的任何形式,例如“contains”和“containing”)是开放链接动词。因此,方法或装置“包括”、“具有”、“包含”或“含有”一或多个步骤或要素。同样,“包括”、“具有”、“包含”或“含有”一或多个特征的方法的步骤或装置的要素拥有所述一或多个特征,但不限于仅拥有所述一或多个特征。此外,以某种方式配置的装置或结构以至少那种方式配置,但是也可以以未列举的方式配置。
所附权利要求书中所有装置或步骤加功能元件的对应结构、材料、动作和等效物(如果存在的话)既定包含用于结合如特别主张的其它所主张要素执行功能的任何结构、材料或动作。已出于说明和描述的目的呈现本发明的描述,但本发明的描述不希望是穷尽性的或限于所公开的形式的发明。在不脱离本发明的精神和范围的情况下,对所属领域的技术人员而言多个修改和变化将是显而易见的。选择和描述实施例来最佳地解释本发明的一或多个方面的原理和实际应用,且使得其他一般技术人员能够针对具有适合于特定预期用途的各种修改的各种实施例理解本发明的一或多个方面。

Claims (20)

1.一种集成光子结构,其包括:
衬底,其具有至少一个安置在其中的开口;
半导体堆叠,其安置在所述衬底上方,所述半导体堆叠至少部分通过所述至少一个开口与所述衬底隔离,以界定悬置半导体膜;以及
第一掺杂区和第二掺杂区,其位于所述悬置半导体膜内,其中所述第一掺杂区通过安置在其中的光学活性层与所述第二掺杂区横向分隔开,所述光学活性层界定所述集成光子结构的波导区。
2.根据权利要求1所述的集成光子结构,其中所述波导区被横向限定成到所述悬置半导体膜内的所述第一掺杂区和所述第二掺杂区中的每一个的距离相等。
3.根据权利要求1所述的集成光子结构,其中所述第一掺杂区包括第一掺杂剂材料,且所述第二掺杂区包括第二不同掺杂剂材料,其中所述第一掺杂区和所述第二掺杂区中的每一个将所述波导区界定成多量子阱。
4.根据权利要求1所述的集成光子结构,其中所述第一掺杂区和所述第二掺杂区中的每一个包括相同掺杂剂材料,以及安置在所述半导体堆叠上的栅极结构,其中所述第一掺杂区和所述第二掺杂区中的每一个将所述波导区界定成二维电子气沟道。
5.根据权利要求1所述的集成光子结构,其进一步包括倒T形光波导,所述光波导包括从第二部分延伸的第一部分,所述第二部分是所述悬置半导体膜的图案化半导体堆叠,其中所述波导区水平地限定在所述悬置半导体膜的所述第一部分与所述第二部分的交叉点处。
6.根据权利要求1所述的集成光子结构,其进一步包括T形光波导,所述T形光波导包括延伸到所述衬底中的第一部分,以及安置在所述第一部分上的第二部分,其中电场强度在所述悬置半导体膜的所述第一部分与所述第二部分的交叉点处最大,且所述第一部分包括衬底柱。
7.根据权利要求6所述的集成光子结构,其中所述第一部分的宽度“W”基本上等于所述第二部分的厚度“T”。
8.根据权利要求1所述的集成光子结构,其中所述悬置半导体膜的所述半导体堆叠具有0.2μm到3μm之间的厚度。
9.根据权利要求1所述的集成光子结构,其中所述第一掺杂区在所述悬置半导体膜内与所述第二掺杂区横向分隔开1μm到5μm的距离。
10.一种用于制造集成光子结构的方法,所述方法包括:
提供安置在衬底上的半导体堆叠,所述半导体堆叠至少部分通过至少一个安置在底层衬底中的开口与所述底层衬底隔离,以界定悬置半导体膜;以及
在所述悬置半导体膜内形成第一掺杂区和第二掺杂区,其中所述第一掺杂区通过安置在其中的光学活性区与所述第二掺杂区横向分隔开,所述光学活性区界定所述集成光子结构的波导区。
11.根据权利要求10所述的方法,其中所述波导区被横向限定成到所述悬置半导体膜内的所述第一掺杂区和所述第二掺杂区中的每一个的距离相等。
12.根据权利要求10所述的方法,其中所述第一掺杂区包括第一掺杂剂材料,且所述第二掺杂区包括第二不同掺杂剂材料,其中所述第一掺杂区和所述第二掺杂区中的每一个将所述光学活性区界定成多量子阱。
13.根据权利要求10所述的方法,其中所述第一掺杂区和所述第二掺杂区中的每一个包括相同掺杂剂材料,且所述方法进一步包括形成安置在所述悬置半导体膜上的栅极结构,其中所述第一掺杂区和所述第二掺杂区中的每一个将所述光学活性区界定成二维电子气沟道。
14.根据权利要求10所述的方法,其进一步包括图案化所述悬置半导体膜以界定倒T形光波导,所述倒T形光波导包括从第二部分延伸的第一部分,其中所述波导区水平地限定在所述悬置半导体膜的所述第一部分与所述第二部分的交叉点处,且所述第二部分包括所述悬置半导体膜的图案化半导体堆叠。
15.根据权利要求10所述的方法,其进一步包括图案化所述衬底以形成从所述衬底延伸的衬底柱,所述衬底柱分隔所述至少一个开口中的每一个,且支撑所述悬置半导体膜以界定T形光波导,其中所述T形光波导包括延伸到所述衬底中的第一部分,以及安置在所述第一部分上的第二部分,所述第一部分包括衬底堆叠。
16.根据权利要求15所述的方法,其中电场强度在所述悬置半导体膜的所述第一部分与所述第二部分的交叉点处最大。
17.根据权利要求10所述的方法,其中所述提供包括在所述提供所述半导体堆叠之前,图案化所述衬底以形成至少一个安置在其中的开口,以及在所述衬底上形成晶种半导体层。
18.根据权利要求17所述的方法,其中所述形成所述晶种半导体层包括在所述衬底上安置半导体材料层,以及沿安置在其中的植入区热切削所述半导体材料层,且平坦化所述经切削的半导体材料层,以界定所述晶种半导体层。
19.根据权利要求18所述的方法,其中所述提供包括在所述晶种半导体层上外延生长半导体层,且随后在所述半导体层上外延生长至少一个材料层,以界定所述半导体堆叠,所述至少一个材料层包括光学活性材料层。
20.根据权利要求19所述的方法,其中所述形成包括至少部分地在所述半导体堆叠内植入至少一个掺杂剂,以形成所述第一掺杂区和所述第二掺杂区中的每一个,所述第一掺杂区在所述半导体堆叠内与所述第二掺杂区横向分隔开约1μm到约5μm的距离。
CN201780042709.XA 2016-06-03 2017-06-02 基于异质结构的集成光子装置、方法和应用 Active CN109478764B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662345393P 2016-06-03 2016-06-03
US62/345,393 2016-06-03
PCT/US2017/035646 WO2017210534A1 (en) 2016-06-03 2017-06-02 Hetero-structure-based integrated photonic devices, methods and applications

Publications (2)

Publication Number Publication Date
CN109478764A true CN109478764A (zh) 2019-03-15
CN109478764B CN109478764B (zh) 2023-11-24

Family

ID=60477950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780042709.XA Active CN109478764B (zh) 2016-06-03 2017-06-02 基于异质结构的集成光子装置、方法和应用

Country Status (3)

Country Link
US (1) US10916918B2 (zh)
CN (1) CN109478764B (zh)
WO (1) WO2017210534A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112152081A (zh) * 2020-11-26 2020-12-29 武汉敏芯半导体股份有限公司 一种混合集成谐振腔激光器及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10877300B2 (en) * 2018-04-04 2020-12-29 The Research Foundation For The State University Of New York Heterogeneous structure on an integrated photonics platform
GB202217254D0 (en) 2022-11-17 2023-01-04 Sivers Photonics Ltd Suspended active photonic devices

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455429A (en) * 1993-12-29 1995-10-03 Xerox Corporation Semiconductor devices incorporating p-type and n-type impurity induced layer disordered material
CN101308814A (zh) * 2007-05-16 2008-11-19 联华电子股份有限公司 金属氧化物半导体元件及其制造方法
US20100216275A1 (en) * 2008-02-22 2010-08-26 Alcatel-Lucent Usa, Incorporated Photonic integration scheme
DE102010046793A1 (de) * 2010-09-28 2012-03-29 Osram Opto Semiconductors Gmbh Kantenemittierende Halbleiterlaserdiode und Verfahren zu dessen Herstellung
US20120114001A1 (en) * 2010-11-10 2012-05-10 Fang Alexander W Hybrid ridge waveguide
CN104882368A (zh) * 2013-12-20 2015-09-02 加州大学董事会 生长在硅上的异质材料与硅光子电路的键合
CN104992963A (zh) * 2015-07-24 2015-10-21 杭州士兰微电子股份有限公司 超结结构的半导体器件及其制造方法、光刻版
US20150309254A1 (en) * 2006-01-20 2015-10-29 The Regents Of The University Of California III-V Photonic Integration on Silicon
WO2016018288A1 (en) * 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Hybrid multilayer device
CN105409071A (zh) * 2013-04-30 2016-03-16 华为技术有限公司 具有高热波长调谐效率的可调激光器
CN105612612A (zh) * 2013-10-09 2016-05-25 斯考皮欧技术有限公司 未加工的直接带隙芯片在硅光子器件中的集成

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013086047A1 (en) * 2011-12-06 2013-06-13 Cornell University Integrated multi-chip module optical interconnect platform

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455429A (en) * 1993-12-29 1995-10-03 Xerox Corporation Semiconductor devices incorporating p-type and n-type impurity induced layer disordered material
US20150309254A1 (en) * 2006-01-20 2015-10-29 The Regents Of The University Of California III-V Photonic Integration on Silicon
CN101308814A (zh) * 2007-05-16 2008-11-19 联华电子股份有限公司 金属氧化物半导体元件及其制造方法
US20100216275A1 (en) * 2008-02-22 2010-08-26 Alcatel-Lucent Usa, Incorporated Photonic integration scheme
DE102010046793A1 (de) * 2010-09-28 2012-03-29 Osram Opto Semiconductors Gmbh Kantenemittierende Halbleiterlaserdiode und Verfahren zu dessen Herstellung
US20120114001A1 (en) * 2010-11-10 2012-05-10 Fang Alexander W Hybrid ridge waveguide
CN105409071A (zh) * 2013-04-30 2016-03-16 华为技术有限公司 具有高热波长调谐效率的可调激光器
CN105612612A (zh) * 2013-10-09 2016-05-25 斯考皮欧技术有限公司 未加工的直接带隙芯片在硅光子器件中的集成
CN104882368A (zh) * 2013-12-20 2015-09-02 加州大学董事会 生长在硅上的异质材料与硅光子电路的键合
WO2016018288A1 (en) * 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Hybrid multilayer device
CN104992963A (zh) * 2015-07-24 2015-10-21 杭州士兰微电子股份有限公司 超结结构的半导体器件及其制造方法、光刻版

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112152081A (zh) * 2020-11-26 2020-12-29 武汉敏芯半导体股份有限公司 一种混合集成谐振腔激光器及其制备方法

Also Published As

Publication number Publication date
US10916918B2 (en) 2021-02-09
CN109478764B (zh) 2023-11-24
WO2017210534A1 (en) 2017-12-07
US20190207370A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
US9601488B2 (en) Gate-all-around semiconductor device and method of fabricating the same
US9105661B2 (en) Fin field effect transistor gate oxide
KR101655953B1 (ko) 양자 우물 기반 반도체 디바이스
US20190391328A1 (en) Optoelectronics integration using semiconductor on insulator substrate
CN105264674B (zh) 半导体器件和制备半导体器件的方法
US20130062696A1 (en) SOI Semiconductor Structure with a Hybrid of Coplanar Germanium and III-V, and Preparation Method thereof
US8729661B2 (en) Semiconductor structure and method for manufacturing the same
US10763643B2 (en) Laser devices
US10690852B2 (en) III-V semiconductor waveguide nanoridge structure
CN109478764A (zh) 基于异质结构的集成光子装置、方法和应用
KR102409783B1 (ko) 3차원 반도체 소자의 에피택셜 성장에 적합한 핵형성 구조물
CN104600070B (zh) 衬底结构、cmos器件和制造cmos器件的方法
US10678007B2 (en) Active-passive waveguide photonic system
KR101824776B1 (ko) Ⅲ-ⅴ족 반도체 재료의 핀 피쳐에서 관통 전위 결함을 제거하는 방법
US20210013335A1 (en) Insulating structure of high electron mobility transistor and manufacturing method thereof
US20120168823A1 (en) Semiconductor device and method for manufacturing the same
US11728448B2 (en) Fabrication of a semiconductor device including a quantum dot structure
US9818858B1 (en) Multi-layer active layer having a partial recess
US10784352B2 (en) Method to achieve a uniform Group IV material layer in an aspect ratio trapping trench
US9401583B1 (en) Laser structure on silicon using aspect ratio trapping growth
US10546928B2 (en) Forming stacked twin III-V nano-sheets using aspect-ratio trapping techniques
US11776809B2 (en) Fabrication of a semiconductor device
US10389090B2 (en) Lateral growth of edge-emitting lasers
JP2015056474A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant