CN109478749A - 导线集成半导体开关以及其生产方法 - Google Patents

导线集成半导体开关以及其生产方法 Download PDF

Info

Publication number
CN109478749A
CN109478749A CN201780037318.9A CN201780037318A CN109478749A CN 109478749 A CN109478749 A CN 109478749A CN 201780037318 A CN201780037318 A CN 201780037318A CN 109478749 A CN109478749 A CN 109478749A
Authority
CN
China
Prior art keywords
flat pieces
contact
conducting wire
semiconductor switch
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780037318.9A
Other languages
English (en)
Other versions
CN109478749B (zh
Inventor
西蒙·贝奇尔
瓦西姆·塔扎里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Automatically Cable Management Co Ltd
Original Assignee
Automatically Cable Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Automatically Cable Management Co Ltd filed Critical Automatically Cable Management Co Ltd
Publication of CN109478749A publication Critical patent/CN109478749A/zh
Application granted granted Critical
Publication of CN109478749B publication Critical patent/CN109478749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/83411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Insulated Conductors (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

具有至少一个第一金属扁平件2,至少一个第二金属扁平件8的导线集成开关，其中扁平件在重叠区域中以其宽面彼此叠加安置并且在重叠区域中，在这些扁平件2,8之间以将扁平件2,8以可开关地彼此连接的方式安置半导体开关18。通过至少在重叠区域中为第一扁平件2朝向第二扁平件8的面涂覆绝缘层，可以实现简单的结构，其中在该绝缘层中，在接触区域中10中设置缺口，并且半导体开关18在接触区域10中与扁平件8电气接触。

Description

导线集成半导体开关以及其生产方法
技术领域
本发明涉及一种导线集成开关以及用于生产导线集成开关的方法。
背景技术
在汽车应用领域中越来越多地使用扁平件，尤其扁平导体。尤其电池正极导线通过所谓的主干线缆(Backbone-Kabel)构成。这种线缆通常具有扁平导体并且沿着车辆的纵轴延伸。沿着线缆的走向可以有电气分支。目前为止，这些分支长期地与扁平导体相连。对这些分支的开关目前为止是不可能的，但却是经常所希望的。
发明内容
出于这个原因，本发明的目的在于提供一种导线集成开关，其结构小，并且尤其可以用在汽车应用中。
根据本发明，该目的通过根据权利要求1的导线集成开关以及根据权利要求4的方法解决。
本发明中的导线集成开关优选用在汽车应用中，尤其结合电池导线。本发明中设置有第一和第二扁平件。这两个扁平件例如形成为用于扁平导体的连接件或者其他电气导体。将扁平件中的至少一个形成为扁平导体也是可能的。这种扁平件例如可以尤其由实心材料构成，并且在车辆内部作为电池导线，尤其作为电能导线。扁平件的导线横截面通常设计用于长期传输大于10安培的电流。
在本发明中建议扁平件具有重叠区域。在该重叠区域中，扁平件彼此重叠。扁平件尤其以其宽面叠置。
为了控制两个扁平导体之间连接的开关设定，在重叠区域中，在扁平件之间以将扁平件以可开关的方式彼此连接的方式安置半导体开关。这种半导体开关可以为MOSFET、IGBT或者类似的。半导体开关可以形成为晶体管、晶闸管、三端双向交流开关(Triac)或类似的。半导体开关的特征在于其可以通过开关触点来开关两个导线触点，例如漏极和源极之间的连接。开关触点和导线触点中的一个，例如源极之间的电压可以决定触点之间的连接是否导电。
通过在汽车电路中使用导线集成开关例如实现了从中央位置出发，根据需要切换第一扁平导体到第二扁平导体中的至少一个的不同通路。这尤其对于车辆内部的电池管理和能量管理来说可以是有意义的。出于安全技术的原因，对主能源束的各个单独分支根据需要的开关也是有意义的。
根据一个实施例，扁平件的纵轴可以在重叠区域中交叉。在此，该纵轴例如可以彼此成角度地，尤其彼此成直角放置。也就是说，第二扁平件从形成为电池导线的第一扁平件成角度地，优选成直角分支出。这使得可以实现汽车电路中非常灵活的分配结构。
为了使得两个扁平件之间的连接可开关而设定，至少在重叠区域中为第一扁平件朝向第二扁平件的面至少部分地涂覆绝缘层，其中在该绝缘层中，在接触区域中设置缺口，并且半导体开关在接触区域中与扁平件电气接触。通过该绝缘层防止了扁平件之间的直接连接。半导体开关在接触区域中与第一扁平件相连并且可以例如以第二接头与第二扁平件相连。由此可以在两个扁平件之间电气安置半导体开关并且可以开关这两个扁平件之间的电气连接。
可以在半导体开关壳体的顶面区域中和/在其壳体的底面区域中，在触点中的至少一个的区域中为该半导体进行金属涂层，尤其金属涂层。尤其可以在底面上，尤其彼此平面平行地，在半导体开关上设置两个触点，尤其一个开关触点和一个导线触点。第二导线触点可以设置在半导体开关的顶面上。在这种情况下可以将半导体开关以夹层的形式安置在两个扁平件之间。
如今半导体开关通常这样构造，即，开关触点以及两个导线触点的面尽可能位于第一表面区域中的平面中。对于根据本发明的应用来说，两个导线触点中的一个在半导体开关与第一表面相对而置的第二表面上引导可以是必须的。这可以通过将半导体开关电气涂层形式的第二导线触点形成为冷却体实现。本发明中，该冷却体用于与扁平件电气连接，以由此实现两个扁平件和半导体开关之间的夹层式结构。
为了扁平件和半导体开关之间良好的电气连接，将半导体开关在接触区域中与第一扁平件焊接。这里，接触区域镀锌是有利的。
根据一个实施例设定，第一扁平件以至少三层的结构覆盖，其中一个导电层在两个绝缘层之间引导。
在该三层结构中，各个相应的层可以以附着和/或粘附的形式彼此连接。这里，当直接施加在扁平件上的第一层由导体板材料构成时是特别有利的。导体板材料可以尤其为所谓的预浸材料(Prepreg)。该材料通常为导体电路的载体材料。导体板材料可以以粘贴的方式直接施加在扁平件上。
根据一个实施例设定，在导体板材料上施加导电层。该导电层优选为铜层。在此优选处理该导电层，使得其构成导体电路。这样尤其可以通过传统的导体板生产方法进行，措施是曝光和蚀刻铜层，由此导体电路可以由该铜层构成。
根据一个实施例设定，随后可以为导体电路或导电层设置保护层，尤其保护漆。
该保护层可以这样形成，即，尤其用于各个独立构件的接触片和焊接片没有保护漆并且裸露出导电层的材料。然后可以在其上焊接上各个单独的构件。当在导电层上形成用于半导体开关的开关触点的接触片时是特别有意义的。
可以这样为接触区域涂层，使得该接触区域基本上在由导电层和/或保护层构成的平面中终止。这里可以将接触区域这样金属涂层，使得金属涂层总是与导电层间隔。尤其实现了通过目的性涂层以环绕与三层结构相间隔的方式形成接触区域。由此防止了接触区域和导电层之间的短路损坏半导体开关或导线集成开关的功能。
根据一个实施例，将半导体开关以其导体触点，尤其源极或者漏极触点与接触区域相连，并且同时以其开关触点，尤其其门电路触点与导电层上的接触片相连。半导体开关壳体的其他的，优选不导电的部件可位于保护层上。
半导体开关尤其可以用于两个导线触点(尤其源极，漏极)和开关触点(尤其门电路)安置在同一平面的应用。如果将这种半导体开关放置于第一扁平件上，由此导体触点与接触区域直接连接并且开关触点与导电层上的接触片直接连接。这些直接连接借助于焊接建立。
根据一个实施例，位于第一导体触点平面中的第二导体触点安放在绝缘层上。绝缘层和/或导电层或导电层的导体电路可以这样设计，使得在第二导体触点位于绝缘层上的区域中不会有与导体电路或扁平件的接触。由此将该导体触点在其支撑面上相对于扁平件绝缘。
半导体开关可以出于冷却目的将第二导体触点经过壳体件引导至其与第一导体触点相对的表面上。该表面与第一导体触点和开关触点所位于的表面相对而置。该表面可用于将半导体开关以其第二导体触点与第二扁平件，尤其其连接区域相接触，随后进行说明。
但半导体开关的两个导体触点直接位于彼此相对的表面上并且如前所述不需要支撑第二导体触点也是可能的。
根据一个实施例设定，第二扁平件至少在重叠区域中进行金属涂层。该金属涂层可以为锡涂层。金属涂层可以构成连接区域。该连接区域尤其位于第二扁平件在连接状态下朝向第一扁平件的表面上。由此接触区域和连接区域位于第一和第二扁平件朝向彼此的面上。
半导体开关与第二扁平件在连接区域中电气接触。半导体开关导体触点中的一个至少尤其在连接区域中电气接触。这种电气接触尤其可以借助于焊接进行。由此半导体开关形成了两个扁平件之间的连接，该连接可通过开关触点开关。通过经导电层的导体电路对开关触点合适的控制可以将两个扁平件之间的连接连通以及关闭。
优选以所述方式方法在两个扁平件之间平行安置多个半导体开关，由此其导电能力足够传输在两个扁平件之间流通的总电流。每个单独的半导体开关中的损失功率也更小，由此可以将在每个半导体开关中产生的损失热充分地引出。当扁平件用在能源导线区域，尤其在电池导线区域中时，这是特别有利的。
扁平件也可以用在扁平线缆中，例如B+或者B-线缆。线缆也可以是双芯或者多芯的，其中每个芯都可以通过扁平件构成。在线缆彼此相对的面上可以分别以所述方式通过半导体开关将扁平件中的一个分别与第三扁平件相连。由此可以非常简单地构造两个芯，尤其一个正导线和一个负导线的分支。
根据一个实施例设定，至少在重叠区域中为第二扁平件朝向第一扁平件的面上以绝缘体，尤其绝缘漆涂层。优选也为第二扁平件绝缘涂层，由此避免了第二扁平件与第一扁平件或者与焊接在导电层导体电路上的分散的构造元件的接触。
扁平件优选由铝材料构成。尤其可以使用E铝，例如铝99.5。铝优选进行软化退火，由此实现了良好的塑性变形性。扁平件中的至少一个由铜材料制成也是可能的。根据应用领域，也可以使一个扁平件由铜材料制成，并且一个扁平件由铝材料制成。
尤其第二扁平件上的连接区域，以及还有接触区域可借助于辊轧包层设置在扁平件上。由此实现了借助于辊轧包层将接触片压至扁平件上。
扁平件的纵轴在重叠区域中优选是彼此平行或同向的。当在扁平导体的延伸中，尤其在扁平导体的纵向延伸中设置开关元件时，这是特别有利的。这样，扁平导体可以通过第一和第二扁平件构成，其通过半导体开关进行可开关地彼此连接。
在此方面也提及了，当扁平件形成为连接元件，例如压接接头、连接舌片、带柱销的接头、带钻孔的接头或者类似物时可以是有利的。例如在扁平导体中的一个的端部上将半导体开关与形成为连接元件的扁平件连接可以是有利的。在这种情况下，构成第一扁平件的扁平导体的纵轴和形成第二扁平件的连接元件的纵轴可以彼此平行。
半导体开关的导线触点尤其一方面与接触区域，另一方面与连接区域相连。这意味着，第一导线触点，例如源极，与接触区域或者连接区域连接并且分别相应的、第二导线触点，例如漏极，与接触区域或者连接区域相连。由此实现了通过经由开关触点的激活，建立两个导线触点之间的连接并且由此接触区域和连接区域、由此两个扁平件的导电连接。
另一个方面是用于生产导线集成开关，尤其前述导线集成开关的方法。可以看到，接触区域和连接区域具有彼此不同的热容。由于连接区域的结构，其热容尤其可以比接触区域的热容更高。在这种情况下，首先将半导体开关的第一接头与连接区域相连是有利和建议的。这里焊接尤其适合。
在连接区域与半导体开关的第一接头连接时，当进行对于将连接区域与第一接头焊接来说足够的能量输入时，这是尤其有利的。然后可以将第二扁平件的接触区域与半导体开关的第二接头相连。这里也尤其可以进行焊接。在这种情况下，该连接以小于第一能量输入的第二能量输入进行。
接触区域尤其可以具有比连接区域更小的热容。其原因尤其可以在于，在具有接触区域的扁平件上设置绝缘层和导电层，其在一定程度上时绝热的。在这种情况下，在接触区域中引入较少的加热能量就足够实现焊接。
为了将生产工艺中的废品率保持得尽可能低，在与接触区域连接之前对半导体开关和连接区域之间的电连接进行电气检测可以是有利的。这例如可以这样进行，即，将半导体开关的导体触点和开关触点通过测试接头加载，与之相反，第二导体触点已经与连接区域相连。第一导体触点和第二导体触点之间的连接可以这样检测，即，通过开关触点产生导体触点之间的导电连接，并且由此在第二导体触点和扁平件之间出现导电过渡。
附图说明
接下来借助于示出实施例的附图进一步说明本发明，图中：
图1a示出了根据一个实施例的具有连接区域的第一扁平件的俯视图；
图1b示出了根据图1a的扁平件的剖面图；
图2a示出了具有接触区域的第二连接区域的俯视图；
图2b示出了根据图2a的第二扁平件的剖面图；
图3示出了具有根据图1a和2a的扁平件以及根据一个实施例的半导体开关的导线集成开关元件的剖面图；
图4示出了根据一个实施例的具有两个接头的导线集成开关的视图；
图5示出了根据一个实施例的导线集成开关的剖面图；
图6示出了两个扁平件与导线集成开关根据一个实施例的连接的视图；
图7示出了具有分别有着导线集成开关的不同分支的扁平导体的俯视图；
图8示出了根据一个实施例的具有相对安置的导线集成开关的扁平导线的剖面图；
图9示出了根据一个实施例的、分别在一个导体上分别具有一个导线集成开关的双导体的剖面图。
具体实施方式
图1示出了第一扁平件2的俯视图。第一扁平件2例如可以由铜材料或者铝材料制成。在扁平件2的中央区域中可设置连接区域4。
该连接区域4例如可以为扁平件2上的金属涂层。连接区域4尤其可以借助于辊轧包层以金属涂层的形式施加在扁平件2上。在为扁平件2使用铝材料时，连接区域4，例如铜元件或者锡元件可以通过辊轧包层施加在扁平件2上。
图1b示出了扁平件2沿Ib的剖面图。可以看到，扁平件2由实心材料制成。此外还可以看到，扁平件2具有比连接区域4金属涂层明显更大的材料厚度。扁平件2的材料厚度尤其是连接区域4材料厚度的至少十倍。该扁平件2上可以施加绝缘层6。绝缘层6的材料厚度可以为扁平件2材料厚度的十分之一或更小。还可以看到，连接区域4没有绝缘层6。
扁平件2的纵向延伸可以为二至十厘米之间，并且例如形成为连接元件或者作为扁平导体具有几十厘米至超过一米的长度。当扁平件2作为能源主干线缆用在汽车电路中时，这是特别有意义的。
关于扁平件2材料、结构和尺寸的实施方案实质上也适用于图2a中所示的扁平件8。
图2a示出了第二扁平件8的俯视图。该第二扁平件8具有接触区域10。接触区域10直接施加在扁平件8的材料上。接触区域10尤其可以为上述金属涂层。
在导体板层12上，可以在扁平件8处以导电层14施加印刷电路板(PrintedCircuit Board，PCB)形式的一个或多个导体电路。这里可以在该印刷电路上设置分散的电气和电子元件。
图2b示出了根据图2a的第二扁平件8的剖面图。可以看到，在扁平件8的材料上首先施加一个导体板层12。
导体板层12可以粘贴在扁平件10上或者以其他方式牢固施加。在导体板层12上可以施加导电层14。导电层14优选为铜层。利用导电层14可以构造图2a中所示的印刷电路。为此可以使用传统的用于生产PCB的方法。在该导电层14上设置有绝缘层16。
在图2b中可以看到，接触区域10与至少一个导电层14以间隙间隔地施加在扁平件8上。接触区域10的高度可以这样选择，即，该接触区域优选在与绝缘层16或者导电层12相同的平面中终止。尤其当接触区域10和导电层14彼此平面并行时，可以将半导体开关18放置在扁平件8上并且以导体接触点与接触区域10电气连接，并且以开关触点与导体板层12电气连接，而不会使半导体开关18负担机械应力。
这样构造导体板层12，使得在导体板层12和接触区域10之间的边界区域中具有接触片，半导体开关的开关触点可以放置在该接触片上并且电气接触。由此通过导体板层12的开关控制半导体开关的开关触点并且建立半导体开关的两个导体触点之间的导电连接。
绝缘层16以及导电层14尤其具有至少为扁平件8和/或导体板层12材料厚度的至少十分之一的材料厚度。
图3对应于图2b和图1b示出了扁平件2和8的剖面图。在扁平件2和扁平件8之间安置有半导体开关18。该半导体开关18具有源极触点20和漏极触点22作为半导体开关的导体触点。此外，该半导体开关18具有门电路触点24作为半导体开关的开关触点。可以看到，源极触点20、漏极触点22和门电路触点24彼此基本位于同一平面。
在一个平面内部，导体触点中的一个，这里为漏极触点22，和开关触点，这里为门电路触点24,与接触区域10，准确说与导电层14导电连接。可以看到，其通过焊接接触位置26。
门电路触点24通过焊接接触位置26与导电层14上的接触片导电相连。漏极触点22通过焊接接触位置26与接触区域10在大概同一平面中导电相连。这里，该漏极触点22优选在连接状态下直接位于接触区域10之上。漏极触点22和导电层14之间的连接优选通过接触区域10和导电层14之间的环绕空隙而阻止。
在漏极触点22相对的面上可以设置源极触点20。在纯示例性的图示中，其可以这样进行，即，源极触点20从具有漏极触点22和门电路触点24的平面出发经半导体开关18浇铸半导体材料的壳体盖引导至半导体开关18相对的一面上。
半导体开关可以配备有冷却元件作为壳体元件并且由此允许通过该冷却元件电气接触导体触点中的一个。
在这种构造中，位于漏极触点22和门电路触点24的平面中的源极触点20位于绝缘层16上。这稳定了扁平件2和8之间的半导体开关18。
源极触点22通过焊接接触位置26与连接区域4导电连接。
在生产过程中，优选首先建立连接区域4和源极触点20之间的连接。这里，将源极触点20放置在连接区域4中的半导体开关18送入焊接炉中并且在此产生连接区域4和源极触点20之间的焊接接触位置26。然后可以电气检测该连接，方法是通过激活门电路触点24建立并检测源极触点20和漏极触点22之间的导电连接，检查漏极触点22是否与扁平件2导电连接。
如果检测成功，则随后可以将扁平件8以其接触区域10定位在漏极触点22处并且与用于门电路触点24的接触片相连。
然后重新进行门电路触点24和导电层14之间以及接触区域10和漏极触点22之间的焊接接触位置26的焊接。这里尤其可以将较少的加热能量用于焊接，这保护了半导体开关18并且由于扁平件8较小的热容在所示构造中是足够的。
图4示出了两个扁平件2,8，其形成为连接元件。扁平件2例如可以具有钻孔2a，其适用于容纳柱销。接触件8例如可以具有柱销8a，其例如焊接在其上。在接触件2和8之间可以设置半导体开关18。由此可以通过该半导体开关18开关扁平件2和8之间的导电连接。
图5示出了具有半导体开关18的两个扁平件2,8的剖面图。扁平件2,8中的两个或者仅一个可以为尺寸在几十厘米至一米的扁平导体。扁平件2,8中的另一个例如可以为连接元件或者也是扁平导体。如可以看到的，在直接位于半导体开关18前面的区域中，例如各个扁平件2,8端部前五至十厘米处，在扁平件2,8中设置高度差段2b，8b。该高度差段可以为半导体开关18高度的至少一半。高度差段2b，8b也可以仅设置在扁平件2,8中的一个中。通过高度差段实现了其中延伸有扁平导体2,8的平面是同一个平面，并且仅需在半导体开关18的一个区域中设置导线平面内的差段。这使得导线集成开关具有更小的空间需求。
图6示出了另一个实施例。第一扁平件2例如可以形成为扁平导体。扁平导体2可以经过绝缘并且仅在于第二扁平件8的连接区域内没有绝缘层。第二扁平件8可以通过半导体开关18与第一扁平件2可电气开关地连接。
扁平件2在x方向中的纵向延伸方向可以与扁平件8在y方向中的纵向延伸方向成角度。纵轴x，y尤其可以彼此成直角。这种构造实现了扁平件8沿形成为扁平导体的扁平件2至可能的用电器的分支。这尤其在汽车应用中是有利的。
图7示出了另一个实施例，其中扁平件2形成为扁平导体。扁平件2的纵向延伸方向沿着x轴示出。横向于此，扁平件8可以在扁平件2的不同位置分支，也就是在不同的纵向延伸方向中沿着不同的轴y1，y2，y3，y4。例如可以看到，沿着轴y3延伸的扁平件8安置在扁平件2与另一个扁平件8相对的表面上。
还可以看到，轴y4与轴x成角度地延伸。图7的图示清晰显示出，借助于导线集成开关实现了扁平导体2非常不同的分支方向和不同的分支位置。
图8示出了分别在扁平件2的表面上设置分支的可能方案。可以看到，第一半导体开关18在第一表面上将扁平件2和扁平件8连接并且第二半导体开关18在与该表面相对而置的表面上将扁平件2与扁平件8相连。由此实现了扁平件2两面上的分支。
图9示出了另一个实施例，在该实施例中将两个扁平件2‘，2“分别作为扁平导体在共同的绝缘件28中引导并且形成了双芯扁平线缆。扁平件2‘,2“可以以不同的汽车电路电势连接在汽车电路内部。将扁平导体2‘用作B+导体并且另一个扁平导体2“用作接地回线。
在导线集成开关区域中可以去除绝缘件28。扁平件2‘，2“中的每一个可以与半导体开关18‘，18“相连并且由此具有至扁平件8‘，8“的分支。由此实现了尤其在汽车电路中分别彼此分离地将非常不同的电势可开关地分流至不同的用电器或者组件。
附图标记说明
2 扁平件
4 连接区域
6 绝缘层
8 扁平件
10 接触区域
12 导体板层
14 导电层
16 绝缘层
18 半导体开关
20 源极触点
22 漏极触点
24 门电路触点
26 焊接接触位置
28 绝缘件

Claims (15)

1.导线集成开关，具有
-至少一个第一金属扁平件，
-至少一个第二金属扁平件，
-其中扁平件在重叠区域中以其宽面彼此叠加安置并且在所述重叠区域中，在所述扁平件之间以将扁平件以能够开关的方式彼此连接的方式安置半导体开关，
其特征在于，
至少在重叠区域中为第一扁平件朝向第二扁平件的面至少部分地涂覆绝缘层，其中在所述绝缘层中，在接触区域中设置缺口，并且半导体开关在所述接触区域中与所述扁平件电气接触。
2.根据权利要求1所述的导线集成开关，
其特征在于，
所述半导体开关在所述接触区域中与第一扁平件焊接在一起和/或所述接触区域镀锡。
3.根据权利要求1或2所述的导线集成开关，
其特征在于，
第一扁平件以至少三层的结构覆盖，其中一个导电层在两个绝缘层之间引导。
4.根据前述权利要求中任意一项所述的导线集成开关，
其特征在于，
绝缘层至少由导体板材料构成并且所述导体板材料直接施加在所述扁平件上。
5.根据前述权利要求中任意一项所述的导线集成开关，
其特征在于，
在导体板材料上施加导电层，尤其在于该导电层为铜层，其中所述导电层尤其构成导体电路。
6.根据前述权利要求中任意一项所述的导线集成开关，
其特征在于，
在导电层上施加保护层，尤其保护漆。
7.根据前述权利要求中任意一项所述的导线集成开关，
其特征在于，
所述导电层具有用于所述半导体开关门电路触点的接触片。
8.根据前述权利要求中任意一项所述的导线集成开关，
其特征在于，
至少在所述重叠区域中为第二扁平件朝向第一扁平件的面至少部分地以金属涂层，尤其以锡涂覆，并形成连接区域，其中所述半导体开关与所述第二扁平件在所述连接区域中电气接触，尤其与所述连接区域焊接在一起。
9.根据前述权利要求中任意一项所述的导线集成开关，
其特征在于，
至少在所述重叠区域中为第二扁平件朝向第一扁平件的面上以绝缘体，尤其绝缘漆涂层。
10.根据前述权利要求中任意一项所述的导线集成开关，
其特征在于，
所述扁平件中的至少一个由铝材料或者铜材料构成。
11.根据前述权利要求中任意一项所述的导线集成开关，
其特征在于，
至少一个金属涂层辊轧包层在所述扁平件上。
12.根据前述权利要求中任意一项所述的导线集成开关，
其特征在于，
所述扁平件的纵轴在所述重叠区域中形成为平行的，尤其共线的。
13.根据前述权利要求中任意一项所述的导线集成开关，
其特征在于，
所述半导体开关以其源极触点和漏极触点与所述接触区域和连接区域相连。
14.用于生产导线集成开关，尤其根据前述权利要求中任意一项所述的导线集成开关的方法，在所述方法中，
将第一扁平件的接触区域以金属涂层涂覆，
半导体开关的第一接头与连接区域尤其借助于焊接电气连接，并且
随后将第二扁平件与所述半导体开关的第二接头尤其借助于焊接电气连接。
15.根据权利要求14所述的方法，
其特征在于，
在与所述接触区域连接之前对所述半导体开关和所述连接区域之间的电连接进行电气检测。
CN201780037318.9A 2016-06-14 2017-03-22 导线集成半导体开关以及其生产方法 Active CN109478749B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016110847.2 2016-06-14
DE102016110847.2A DE102016110847B4 (de) 2016-06-14 2016-06-14 Leitungsintegrierter Schalter und Verfahren zum Herstellen eines leitungsintegrierten Schalters
PCT/EP2017/056761 WO2017215798A1 (de) 2016-06-14 2017-03-22 Leitungsintegrierter halbleiterschalter und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
CN109478749A true CN109478749A (zh) 2019-03-15
CN109478749B CN109478749B (zh) 2021-05-07

Family

ID=58448512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780037318.9A Active CN109478749B (zh) 2016-06-14 2017-03-22 导线集成半导体开关以及其生产方法

Country Status (6)

Country Link
US (1) US10840207B2 (zh)
EP (1) EP3469664A1 (zh)
CN (1) CN109478749B (zh)
DE (1) DE102016110847B4 (zh)
MX (1) MX2018015715A (zh)
WO (1) WO2017215798A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113131291A (zh) * 2021-03-11 2021-07-16 东莞市晟合科技有限公司 一种搭载电子元器件的连接线及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016110847B4 (de) * 2016-06-14 2022-02-17 Auto-Kabel Management Gmbh Leitungsintegrierter Schalter und Verfahren zum Herstellen eines leitungsintegrierten Schalters
DE102020216305B4 (de) 2020-12-18 2022-10-13 Leoni Bordnetz-Systeme Gmbh Elektrische Schaltvorrichtung

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2235455A1 (de) * 1971-07-28 1973-05-03 Halbleiterwerk Frankfurt Oder Traegerstreifen fuer halbleiterbauelemente
EP0450223A1 (en) * 1990-04-06 1991-10-09 Sumitomo Special Metals Company Limited Lead frames for semiconductor resin packages
CN1219769A (zh) * 1997-11-26 1999-06-16 株式会社东芝 半导体器件
US6423902B1 (en) * 1998-03-12 2002-07-23 Auto Kabel Managementgesellschaft Electric cable
WO2002078088A1 (fr) * 2001-03-22 2002-10-03 Commissariat A L'energie Atomique Assemblage de composants d'epaisseurs diverses
DE102009040444A1 (de) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp. Leistungsmodul
US7952166B2 (en) * 2008-05-22 2011-05-31 Infineon Technologies Austria Ag Semiconductor device with switch electrode and gate electrode and method for switching a semiconductor device
WO2013038749A1 (ja) * 2011-09-15 2013-03-21 住友電気工業株式会社 配線シート付き電極端子、配線構造体、半導体装置、及びその半導体装置の製造方法
JP2013073945A (ja) * 2011-09-26 2013-04-22 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung
US20140117495A1 (en) * 2012-10-31 2014-05-01 Delta Electronics (Shanghai) Co., Ltd. Switch circuit package module
WO2015121367A1 (de) * 2014-02-14 2015-08-20 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung einer bondbaren beschichtung auf einem trägerband
CN104952860A (zh) * 2014-03-24 2015-09-30 英飞凌科技奥地利有限公司 功率半导体组件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142125U (zh) * 1986-03-03 1987-09-08
JP2531928B2 (ja) * 1993-11-05 1996-09-04 株式会社東芝 半導体スタック
US6014066A (en) * 1998-08-17 2000-01-11 Trw Inc. Tented diode shunt RF switch
EP1383708A1 (en) * 2001-04-17 2004-01-28 Telefonaktiebolaget LM Ericsson (publ) Printed circuit board integrated switch
JP4039202B2 (ja) * 2002-10-16 2008-01-30 日産自動車株式会社 積層型半導体装置およびその組み立て方法
JP4564937B2 (ja) * 2006-04-27 2010-10-20 日立オートモティブシステムズ株式会社 電気回路装置及び電気回路モジュール並びに電力変換装置
US8125305B2 (en) * 2007-05-21 2012-02-28 Kabushiki Kaisha Toshiba Inductance element, method for manufacturing the same, and switching power supply using the same
JP5067267B2 (ja) 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
US8724325B2 (en) * 2009-05-19 2014-05-13 Hamilton Sundstrand Corporation Solid state switch arrangement
WO2011145176A1 (ja) * 2010-05-18 2011-11-24 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5460653B2 (ja) 2011-07-14 2014-04-02 本田技研工業株式会社 半導体装置
US8987875B2 (en) * 2013-03-08 2015-03-24 Delphi Technologies, Inc. Balanced stress assembly for semiconductor devices
DE102014006346A1 (de) 2014-04-30 2015-11-05 Ellenberger & Poensgen Gmbh Hochstromschalter
US9666703B2 (en) * 2014-12-17 2017-05-30 Great Wall Semiconductor Corporation Semiconductor devices with cavities
DE102016110847B4 (de) * 2016-06-14 2022-02-17 Auto-Kabel Management Gmbh Leitungsintegrierter Schalter und Verfahren zum Herstellen eines leitungsintegrierten Schalters

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2235455A1 (de) * 1971-07-28 1973-05-03 Halbleiterwerk Frankfurt Oder Traegerstreifen fuer halbleiterbauelemente
EP0450223A1 (en) * 1990-04-06 1991-10-09 Sumitomo Special Metals Company Limited Lead frames for semiconductor resin packages
CN1219769A (zh) * 1997-11-26 1999-06-16 株式会社东芝 半导体器件
US6423902B1 (en) * 1998-03-12 2002-07-23 Auto Kabel Managementgesellschaft Electric cable
WO2002078088A1 (fr) * 2001-03-22 2002-10-03 Commissariat A L'energie Atomique Assemblage de composants d'epaisseurs diverses
US7952166B2 (en) * 2008-05-22 2011-05-31 Infineon Technologies Austria Ag Semiconductor device with switch electrode and gate electrode and method for switching a semiconductor device
DE102009040444A1 (de) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp. Leistungsmodul
WO2013038749A1 (ja) * 2011-09-15 2013-03-21 住友電気工業株式会社 配線シート付き電極端子、配線構造体、半導体装置、及びその半導体装置の製造方法
JP2013073945A (ja) * 2011-09-26 2013-04-22 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung
US20140117495A1 (en) * 2012-10-31 2014-05-01 Delta Electronics (Shanghai) Co., Ltd. Switch circuit package module
WO2015121367A1 (de) * 2014-02-14 2015-08-20 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung einer bondbaren beschichtung auf einem trägerband
CN104952860A (zh) * 2014-03-24 2015-09-30 英飞凌科技奥地利有限公司 功率半导体组件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113131291A (zh) * 2021-03-11 2021-07-16 东莞市晟合科技有限公司 一种搭载电子元器件的连接线及其制作方法

Also Published As

Publication number Publication date
US10840207B2 (en) 2020-11-17
DE102016110847A1 (de) 2017-12-14
CN109478749B (zh) 2021-05-07
DE102016110847B4 (de) 2022-02-17
EP3469664A1 (de) 2019-04-17
US20190172811A1 (en) 2019-06-06
MX2018015715A (es) 2019-04-29
WO2017215798A1 (de) 2017-12-21

Similar Documents

Publication Publication Date Title
CN106536916B (zh) 用于机动车辆的电路装置和电路装置的应用
US8198569B2 (en) Electrically conductive textile
US4313777A (en) One-step dual purpose joining technique
CN109478749A (zh) 导线集成半导体开关以及其生产方法
US9392714B2 (en) Power semiconductor module and method of manufacturing a power semiconductor
CN101682938A (zh) 含有导电格栅的塑料面板的电连接
EP2884648A1 (en) Braided wire connection for an electronics assembly
CN103377950A (zh) 基底和用于制造至少一个功率半导体器件的基底的方法
CN105518865A (zh) 半导体装置
CN105934823A (zh) 印刷电路板结构
CN110537258A (zh) 半导体装置
ATE550767T1 (de) Elektrische verbindung und elektrische komponente
US9595882B2 (en) Synchronous rectifier
US10068681B2 (en) Method for producing an electrode lead or a catheter, and associated semifinished product
EP2809135B1 (en) Electronic device comprising a printed circuit board
US10056175B2 (en) Thermistor mounting apparatus and thermistor component
CN207766638U (zh) 多层基板、电子设备
CN109427437A (zh) 一种铜铝复合低感母排及其制造方法
CN106471870B (zh) 电路结构体
CN109835275A (zh) 扁平配线结构
TW200618726A (en) Power module and electric transportation apparatus incorporating the same
CN105633059A (zh) 具有导热构件的电子装置
CN104867903B (zh) 电子模块
CN107567176A (zh) 电子组件和用于制造电子组件的方法
US10277093B2 (en) Power tool and circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant