CN109461670B - 侦测晶圆键合缺陷的方法和装置 - Google Patents
侦测晶圆键合缺陷的方法和装置 Download PDFInfo
- Publication number
- CN109461670B CN109461670B CN201811322355.7A CN201811322355A CN109461670B CN 109461670 B CN109461670 B CN 109461670B CN 201811322355 A CN201811322355 A CN 201811322355A CN 109461670 B CN109461670 B CN 109461670B
- Authority
- CN
- China
- Prior art keywords
- wafer
- signal
- bonding
- piezoelectric elements
- piezoelectric element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明技术方案公开了一种侦测晶圆键合缺陷的方法和装置，所述方法包括：将第一晶圆和第二晶圆置于晶圆承载盘，所述晶圆承载盘上分布有若干压电元件，所述压电元件内置发射端和接收端；在所述压电元件的发射端输入第一信号；对所述第一晶圆和第二晶圆进行键合；在键合过程中，侦测所述压电元件的接收端输出的第二信号，以检测晶圆键合的缺陷及位置。本发明技术方案可以在键合过程中及时检测晶圆键合缺陷，减小晶圆键合的空洞率和缺陷率，降低晶圆键合后剥离的风险。
Description
技术领域
本发明涉及半导体制造工艺领域，尤其涉及一种侦测晶圆键合缺陷的方法和装置。
背景技术
晶圆键合是指将两片平整的晶圆面对面贴合起来，并施加以一定的压力、温度、电压等外部条件，在原有的两片晶圆间的界面产生原子或分子间的结合力，如共价键、金属键、分子键等，使两片晶圆键合成为一体的技术。在晶圆键合过程中，如何减少键合界面空洞等缺陷的产生是一个长期研究的问题。
现有技术中，在两片晶圆键合后，利用超声检测原理(C-SAM inspection)检测键合的空洞缺陷。然而，如何在晶圆键合过程中及时发现空洞缺陷，以及时调整晶圆键合过程，提高生产良率成为当前亟待解决的问题。
发明内容
本发明技术方案要解决的技术问题是如何及时检测晶圆键合过程中产生的缺陷。
为解决上述技术问题，本发明技术方案提供一种侦测晶圆键合缺陷的方法，包括：将第一晶圆和第二晶圆置于晶圆承载盘，所述晶圆承载盘上分布有若干压电元件，所述压电元件内置发射端和接收端；在所述压电元件的发射端输入第一信号；对所述第一晶圆和第二晶圆进行键合；在键合过程中，侦测所述压电元件的接收端输出的第二信号，以检测晶圆键合的缺陷及位置。
可选的，所述若干压电元件的数量和分布位置与晶圆尺寸和/或检测精确度需求相关。
可选的，所述压电元件均匀分布在所述晶圆承载盘上。
可选的，所述压电元件的数量为9～121。
可选的，所述第一信号为简谐信号、瞬变信号或随机信号。
可选的，所述侦测所述压电元件的接收端输出的第二信号包括：将所述压电元件的接收端输出的第二信号与基准信号对比，所述基准信号为正常键合时接收端输出的信号。
可选的，所述第一晶圆和第二晶圆分别为载片晶圆和器件晶圆，或者，所述第一晶圆和第二晶圆分别为像素晶圆和逻辑晶圆，或者，所述第一晶圆和第二晶圆均为器件晶圆。
为解决上述技术问题，本发明技术方案还提供一种侦测晶圆键合缺陷的装置，其特征在于，包括：晶圆承载盘、若干压电元件、信号输入端、控制单元和信号输出端；所述若干压电元件分布在所述晶圆承载盘上，所述压电元件内置发射端和接收端；所述信号输入端通过所述控制单元与所述发射端连接，所述信号输出端与所述接收端连接；所述控制单元用于在键合过程中，控制所述信号输入端向所述发射端输入第一信号。
可选的，所述若干压电元件的数量和分布位置与晶圆尺寸和/或检测精确度需求相关。
可选的，所述压电元件均匀分布在所述晶圆承载盘上。
本发明技术方案通过在晶圆承载盘上放置压电元件，在晶圆键合的过程中，给所述压电元件的发射端输入第一信号，在晶圆键合的过程中因除气现象，会对晶圆产生振动而形成键合波，此时压电元件接收端输出第一信号和键合波叠加后的第二信号。由于除气现象的不稳定会导致键合波不稳定，因此，产生空洞缺陷时的键合波与没有缺陷时的键合波的振动程度不一，藉由压电元件输出的信号异常可以确定缺陷，并根据压电元件的位置可以确定缺陷的位置。
因此，本发明技术方案可以在键合过程中实时检测晶圆键合缺陷和确定缺陷位置，并据此及时调整键合工艺参数或确认晶圆的表面轮廓，从而减少空洞的形成。由此可以减小晶圆键合的空洞率和缺陷率，降低晶圆键合后剥离的风险，以及提高生产良率。
附图说明
图1是本发明实施例的侦测晶圆键合缺陷的方法的流程示意图；
图2是本发明实施例的侦测晶圆键合缺陷的实例示意图；
图3是本发明实施例的压电元件输出的信号的比对实例示意图。
具体实施方式
在半导体制造领域，例如背照式CMOS图像传感器(BSI CIS)的生产制造过程中会将两片晶圆键合到一起。在键合过程中，通常都是从晶圆中心往边缘进行键合，因键合会产生除气(outgas)，会对晶圆产生振动而形成键合波(bonding wave)。
键合波定义于晶圆直接键合(常压)领域，意指当两片晶圆在点对点键合时，会对键合处相邻区域产生拉力，促使相邻区域键合，此时遭挤压的空气往外方向流动，对晶圆产生振动。针对微观(键合界面)而言，被挤压空气的流动压力诚如作用于拉链头前进方向的力，使两侧能重合。就巨观(晶圆键合)而言，整片晶圆理想键合波传递有如石头丢进水里，水波会往外扩散。
晶圆的交界面形成空洞的其中一个主要原因源于键合时除气现象不稳定,所产生的振动不一，导致键合波不稳定，致使晶圆易于提前封口。一旦晶圆提前封口会导致大量的空洞生成，进而影响良率。
基于上述分析，本发明实施例提供一种侦测晶圆键合缺陷的方法，利用压电元件检测键合波的稳定性，以在键合过程中检测键合缺陷。如图1所示，所述侦测晶圆键合缺陷的方法包括下述步骤：
步骤S11，将第一晶圆和第二晶圆置于晶圆承载盘，所述晶圆承载盘上分布有若干压电元件，所述压电元件内置发射端和接收端；
步骤S12，在所述压电元件的发射端输入第一信号；
步骤S13，对所述第一晶圆和第二晶圆进行键合；
步骤S14，在键合过程中，侦测所述压电元件的接收端输出的第二信号，以检测晶圆键合的缺陷及位置。
下面结合图1和图2对本发明实施例进行详细说明。
步骤S11，将第一晶圆11和第二晶圆12置于晶圆承载盘21，所述晶圆承载盘上分布有若干压电元件20，所述压电元件内置发射端20a和接收端20b。
第一晶圆11和第二晶圆12可以分别为载片晶圆(Carrier wafer)和器件晶圆(Device Wafer)。例如，第一晶圆11为载片晶圆，第二晶圆12为器件晶圆；或者第一晶圆11为器件晶圆，第二晶圆12为载片晶圆。以图像传感器为例，将逻辑区域(logic area)和像素区域(pixel area)集成在同一片晶圆上，形成器件晶圆；将所述器件晶圆与一载片晶圆(carrier wafer)键合。
或者，第一晶圆11和第二晶圆12也可以分别为像素晶圆和逻辑晶圆。例如，第一晶圆11为像素晶圆，第二晶圆12为逻辑晶圆；或者第一晶圆11为逻辑晶圆，第二晶圆12为像素晶圆。以图像传感器为例，将逻辑区域集成在一晶圆上，形成逻辑晶圆；将像素区域集成在另一晶圆上，形成像素晶圆；将逻辑晶圆与像素晶圆键合，并将所述逻辑晶圆及像素晶圆互连。
或者，第一晶圆11和第二晶圆12均为器件晶圆，也就是第一晶圆11和第二晶圆12分别集成有部分器件，例如像素区域的器件，逻辑区域的器件等。
如图2所示，当需要将第一晶圆11和第二晶圆12进行键合时，第一晶圆11先放置在晶圆承载盘(bonding chuck)21上，利用顶部承载盘(top chuck)22将第二晶圆12叠放在第一晶圆11上。
压电元件是利用压电效应制成的器件。压电元件包括压电片，通常为陶瓷材料，可以是圆片、长条片、棒、圆柱等形状。如图2所示，压电元件20还内置发射端20a和接收端20b，发射端20a输入信号，接收端20b输出信号。分布在晶圆承载盘21上的压电元件20可以很小，在对第一晶圆11和第二晶圆12进行键合时，不会影响键合质量。
本实施例中，压电元件的数量和分布位置可以根据晶圆尺寸而设定和放置；或者，压电元件的数量和分布位置可以根据检测精确度需求而设定和放置；或者，压电元件的数量和分布位置也可以根据晶圆尺寸和检测精确度需求而设定和放置。也就是说，在实际应用时，压电元件的数量和分布位置可以根据晶圆尺寸、检测精确度需求来确定。例如，晶圆尺寸大，压电元件的数量可以多些；压电元件可以均匀分布在承载盘上，以对应覆盖整个晶圆区域；如果要求对晶圆边缘区域的检测精度大于中间区域的检测精度，则可以在边缘区域布置更多的压电元件。
压电元件的数量越多，检测精确度越高，相对成本也越高，因此需要兼顾考虑。以12寸晶圆为例，所述压电元件的数量可以为9～121。在键合过程中，当压电元件20输出异常，压电元件20的位置可以表示晶圆键合缺陷的位置。压电元件20可以均匀分布在晶圆承载盘21上，使得检测位置可以全面覆盖晶圆区域。例如，图2所示的9个，其中，1个压电元件置于对应晶圆圆心的位置，其它8个压电元件相对于中心位置的压电元件对称分布。
步骤S12，在压电元件20的发射端20a输入第一信号。本实施例中，第一信号可以为正弦波信号，第一信号也可以为余弦波信号等固定频率信号。如图2所示，晶圆承载盘21上的压电元件20的发射端20a可以通过控制单元30与信号输入端40a相连，由控制单元30控制信号输入端40a对发射端20a输入所述第一信号。
步骤S13，对第一晶圆11和第二晶圆12进行键合。晶圆键合技术可以采用现有技术，在此不再展开说明。在键合开始前，控制单元30控制信号输入端40a开始对发射端20a输入所述第一信号；在键合完成后，控制单元30控制信号输入端40a停止对发射端20a输入所述第一信号。
步骤S14，在键合过程中，侦测压电元件20的接收端20b输出的第二信号，以检测晶圆键合的缺陷及位置。
具体地，压电元件20的接收端20b可以与信号输出端40b相连，在键合过程中，发射端20a的信号传递到接收端20b，实时读取信号输出端40b的信号即接收端20b的第二信号，所述第二信号为第一信号与键合波叠加后的信号，键合波不稳定，第二信号就可能会有异常，根据第二信号是否异常来判断是否有键合缺陷，当有键合缺陷时，根据输出异常信号的压电元件的位置就可以确定缺陷的位置。
进一步，所述侦测所述压电元件的接收端输出的第二信号包括：将所述压电元件的接收端输出的第二信号与基准信号对比，所述基准信号为正常键合(即没有键合缺陷)时接收端输出的信号。
具体来说，在键合过程中，由于键合波的存在，第二信号为第一信号与键合波叠加后的信号。正常键合与异常键合(即有键合缺陷)时所产生键合波的振动程度不一，导致键合波不稳定，因此，正常键合时压电元件的接收端输出的信号和异常键合时压电元件的接收端输出的信号会不同，请参考图3的示例，其中，w1为正常键合时压电元件的接收端输出的信号，w2为异常键合时压电元件的接收端输出的信号，当键合波不稳定，在某一时段信号出现异常，如图中圈出的位置。可以将w1作为基准信号，在键合前预先确定并储存。在键合过程中，分别读取与每个位置的压电元件的接收端相连的信号输出端，将读出的第二信号与基准信号进行比对，当某个位置的压电元件的接收端输出的第二信号出现异常，则该位置或该位置附近区域可能出现空洞，此时可检查晶圆表面轮廓(如晶圆键合面的平整性)，并及时调整键合工艺参数。
需要说明的是，所述第一信号并不限于本实施例所述的正弦波或余弦波等简谐信号，还可以是其它信号，例如瞬变信号或随机信号等，只要在正常键合时与键合波叠加后能够输出稳定的信号即可。
另外，在其他实施例中，也可以不将第二信号与基准信号进行比对，而直接根据第二信号判断是否有键合缺陷，由于第一信号是已知的，如果键合波不稳定，第二信号相对于第一信号可能会不稳定，则说明可能会有键合缺陷。
本实施例通过在晶圆承载盘上放置压电元件，在晶圆键合的过程中，给所述压电元件的发射端输入第一信号(例如正弦波信号)，在晶圆键合的过程中因除气现象，会对晶圆产生振动而形成键合波，此时压电元件接收端输出第一信号和键合波叠加后的第二信号。因正常键合与异常键合时所产生的键合波的振动程度不一，藉由对比压电元件输出的信号差异，可得出空洞相对应位置，由此可以及时调节此位置的工艺参数(如压力)或确认晶圆此位置的表面轮廓，从而减少空洞的形成。
基于上述方法，本发明技术方案还提供一种侦测晶圆键合缺陷的装置，如图2所示，包括：晶圆承载盘21、若干压电元件20、信号输入端40a、控制单元30和信号输出端40b。所述若干压电元件20分布在所述晶圆承载盘21上，所述压电元件20内置发射端20a和接收端20b；所述信号输入端40a通过所述控制单元30与所述发射端20a连接，所述信号输出端40b与所述接收端20b连接；所述控制单元30用于在键合过程中，控制所述信号输入端40a向所述发射端20a输入第一信号。
综上所述，本发明的侦测晶圆键合缺陷的方法和装置可以减小晶圆键合的空洞率和缺陷率，降低晶圆键合后剥离的风险，以及提高生产良率。
本发明虽然已以较佳实施方式公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施方式所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (9)
1.一种侦测晶圆键合缺陷的方法，其特征在于，包括：
将第一晶圆和第二晶圆置于晶圆承载盘，所述晶圆承载盘上分布有若干压电元件，所述压电元件内置发射端和接收端；
在所述压电元件的发射端输入第一信号；
对所述第一晶圆和第二晶圆进行键合；
在键合过程中，所述压电元件的接收端输出第二信号，将所述第二信号与基准信号进行对比，以检测晶圆键合的缺陷及位置，其中所述基准信号为正常键合时接收端输出的信号。
2.如权利要求1所述的侦测晶圆键合缺陷的方法，其特征在于，所述若干压电元件的数量和分布位置与晶圆尺寸和/或检测精确度需求相关。
3.如权利要求2所述的侦测晶圆键合缺陷的方法，其特征在于，所述压电元件均匀分布在所述晶圆承载盘上。
4.如权利要求2述的侦测晶圆键合缺陷的方法，其特征在于，所述压电元件的数量为9～121。
5.如权利要求1所述的侦测晶圆键合缺陷的方法，其特征在于，所述第一信号为简谐信号、瞬变信号或随机信号。
6.如权利要求1所述的侦测晶圆键合缺陷的方法，其特征在于，所述第一晶圆和第二晶圆分别为载片晶圆和器件晶圆，或者，所述第一晶圆和第二晶圆分别为像素晶圆和逻辑晶圆，或者，所述第一晶圆和第二晶圆均为器件晶圆。
7.一种侦测晶圆键合缺陷的装置，其特征在于，包括：晶圆承载盘、若干压电元件、信号输入端、控制单元和信号输出端；
所述若干压电元件分布在所述晶圆承载盘上，所述压电元件内置发射端和接收端；
所述信号输入端通过所述控制单元与所述发射端连接，所述信号输出端与所述接收端连接，并在键合过程中读取所述接收端输出的第二信号；
所述控制单元用于在键合过程中，控制所述信号输入端向所述发射端输入第一信号；
通过将所述第二信号与基准信号进行对比，以检测晶圆键合的缺陷及位置，其中所述基准信号为正常键合时接收端输出的信号。
8.如权利要求7所述的侦测晶圆键合缺陷的装置，其特征在于，所述若干压电元件的数量和分布位置与晶圆尺寸和/或检测精确度需求相关。
9.如权利要求8所述的侦测晶圆键合缺陷的装置，其特征在于，所述压电元件均匀分布在所述晶圆承载盘上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811322355.7A CN109461670B (zh) | 2018-11-08 | 2018-11-08 | 侦测晶圆键合缺陷的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811322355.7A CN109461670B (zh) | 2018-11-08 | 2018-11-08 | 侦测晶圆键合缺陷的方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109461670A CN109461670A (zh) | 2019-03-12 |
| CN109461670B true CN109461670B (zh) | 2021-01-22 |
Family
ID=65609828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811322355.7A Active CN109461670B (zh) | 2018-11-08 | 2018-11-08 | 侦测晶圆键合缺陷的方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109461670B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110108776A (zh) * | 2019-05-10 | 2019-08-09 | 武汉新芯集成电路制造有限公司 | 一种检测键合晶圆键合强度的方法和系统 |
| CN110718497B (zh) * | 2019-10-18 | 2022-10-14 | 武汉新芯集成电路制造有限公司 | 一种晶圆卡盘、键合设备、晶圆位置的调整方法及系统 |
| CN111081581B (zh) * | 2019-11-12 | 2024-03-08 | 长江存储科技有限责任公司 | 气泡缺陷监控方法、装置、服务器及可读存储介质 |
| CN111599709B (zh) * | 2020-05-29 | 2022-03-29 | 上海华力微电子有限公司 | 一种晶圆键合界面缺陷的检测方法及存储介质 |
| CN113752146B (zh) * | 2021-09-08 | 2022-11-18 | 武汉新芯集成电路制造有限公司 | 卡盘清洁装置、卡盘承载面检测方法及键合设备 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2839147B1 (fr) * | 2002-04-30 | 2004-07-09 | Soitec Silicon On Insulator | Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage |
| CN101241872B (zh) * | 2008-01-22 | 2010-06-09 | 西安交通大学 | 一种分布式超声引线键合质量在线检测系统 |
| CN104280458A (zh) * | 2014-11-03 | 2015-01-14 | 南昌航空大学 | 一种利用超声相控阵检测孔型缺陷的定量评价方法 |
-
2018
- 2018-11-08 CN CN201811322355.7A patent/CN109461670B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109461670A (zh) | 2019-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109461670B (zh) | 侦测晶圆键合缺陷的方法和装置 | |
| JP5818904B2 (ja) | ウェーハスタック内の層厚さ及び欠陥を測定する測定デバイス及び方法 | |
| US10504756B2 (en) | Wafer processing method and apparatus | |
| US7493822B2 (en) | Small gauge pressure sensor using wafer bonding and electrochemical etch stopping | |
| US10840430B2 (en) | Piezoelectric package-integrated sensing devices | |
| US20180003677A1 (en) | Piezoelectric package-integrated chemical species-sensitive resonant devices | |
| US11581188B2 (en) | Substrate bonding apparatus | |
| US10217653B2 (en) | Apparatus for treating substrate | |
| US10634566B2 (en) | Piezoelectric package-integrated temperature sensing devices | |
| KR102388201B1 (ko) | 적층 기판의 제조 방법, 제조 장치, 및 프로그램 | |
| US7888237B2 (en) | Method of cutting semiconductor wafer, semiconductor chip apparatus, and chamber to cut wafer | |
| KR102354344B1 (ko) | 반도체 소자 접착 기기 | |
| JP2009200117A (ja) | 接合装置および製造方法 | |
| KR20200103849A (ko) | 기판 처리 장치 및 기판 처리 방법 | |
| TWI489600B (zh) | 半導體堆疊結構及其製法 | |
| JP6799988B2 (ja) | 貼付装置 | |
| US11460447B2 (en) | Inspection apparatus | |
| JP5386973B2 (ja) | 基板処理装置、基板処理方法、及び、半導体装置の製造方法 | |
| US10294100B2 (en) | Method for manufacturing gas detector by MEMS process | |
| Dragoi et al. | New challenges for 300 mm Si technology: 3D interconnects at wafer scale by aligned wafer bonding | |
| JP3584539B2 (ja) | ガラス付き半導体ウエハの切断方法 | |
| US20130285215A1 (en) | Stacked wafer structure and method for stacking a wafer | |
| KR100834381B1 (ko) | 반도체 디바이스 제조방법 | |
| KR20200100847A (ko) | 기판 처리 장치 및 기판 처리 방법 | |
| JP2008124334A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230719 Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee after: Huaian Xide Industrial Design Co.,Ltd. Address before: 223300 no.599, East Changjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee before: HUAIAN IMAGING DEVICE MANUFACTURER Corp. |
|
| TR01 | Transfer of patent right |