CN109459901A - 显示面板及显示装置 - Google Patents

Abstract

本发明公开了一种显示面板及显示装置，涉及显示技术领域，包括：显示区和非显示区；显示区包括第一边缘，第一边缘包括第一凹陷段，第一凹陷段朝向显示区内部凹陷；显示区包括第一显示区和第二显示区；多条栅极线，包括位于第一显示区的第一栅极线和位于第二显示区的第二栅极线；与第一栅极线电连接的像素的数量小于与第二栅极线电连接的像素的数量；非显示区包括多个第一垂直移位寄存器和第二垂直移位寄存器，第一垂直移位寄存器的驱动信号输出端与第一栅极线电连接，第二垂直移位寄存器的驱动信号输出端与第二栅极线电连接，第一垂直移位寄存器的输出电流与第二垂直移位寄存器的输出电流不相等。如此有利于均衡第一显示区和第二显示区的负载。

Description

显示面板及显示装置

技术领域

本发明涉及显示技术领域，更具体地，涉及一种显示面板及显示装置。

背景技术

常见的显示装置，例如显示器、电视机、手机、平板电脑等，其显示区通常为规则的矩形，并在显示区域中设置有阵列分布的多个子像素。

近年来，随着科学技术的发展，带有显示面板的显示装置的用途越来越广泛，使得人们对显示面板的要求越来越多样化，不再只满足于显示面板的大尺寸、高清晰度等常规的性能指标，也对显示面板的外形有了更多样化的要求，因此出现了异形显示面板。

异形显示面板的出现突破了显示面板单一矩形结构的局限性，不但使得显示效果更加多样化，而且使得显示面板的应用途径也越来越广泛，已经成功应用到诸如手表、眼镜或智能手环之类的可穿戴的电子设计中。相较于常规显示屏，异形显示屏的主要区别在于其显示区域呈现非矩形的特殊形状。通常，显示面板上设置有多个子像素单元，当显示面板的显示区域呈异形形状时，异形区域所包含的子像素单元的个数与非异形区域所包含的子像素单元的数量将不同，从而导致异形区域的负载值与非异形区域的负载值不同，进而会导致显示面板出现亮度不均的现象。

发明内容

有鉴于此，本发明提供了一种显示面板及显示装置，通过将第一垂直移位寄存器的输出电流与第二垂直移位寄存器的输出电流设置为不相等，来均衡第一显示区和第二显示区的负载，进而有利于提升显示面板和显示装置的显示均一性。

第一方面，本申请提供一种显示面板，包括：

显示区和围绕所述显示区的非显示区；所述显示区包括第一边缘，所述第一边缘包括第一凹陷段，所述第一凹陷段朝向所述显示区内部凹陷；

多个像素，所述多个像素呈阵列排布；

多条栅极线，所述栅极线包括第一栅极线和第二栅极线；所述显示区包括第一显示区和第二显示区；所述第一栅极线位于所述第一显示区，所述第二栅极线位于所述第二显示区，其中，与所述第一栅极线电连接的所述像素的数量小于与所述第二栅极线电连接的所述像素的数量，所述第一显示区与所述第一凹陷段相邻；

所述非显示区包括多个垂直移位寄存器，所述垂直移位寄存器包括第一垂直移位寄存器和第二垂直移位寄存器，所述第一垂直移位寄存器的驱动信号输出端与所述第一栅极线电连接，所述第二垂直移位寄存器的驱动信号输出端与所述第二栅极线电连接，所述第一垂直移位寄存器的输出电流与所述第二垂直移位寄存器的输出电流不相等。

可选地，其中：

所述垂直移位寄存器包括锁存单元、与非门和输出晶体管，还包括第一信号输入端、第一时钟信号输入端、第二时钟信号输入端、移位信号输出端和驱动信号输出端；

所述第一信号输入端和所述第一时钟信号输入端分别连接所述锁存单元，所述锁存单元的第一输出端作为所述移位信号输出端；所述锁存单元的第二输出端和所述第二时钟信号输入端分别连接所述与非门，所述与非门的输出端连接到所述输出晶体管；所述输出晶体管的输出端作为所述驱动信号输出端。

可选地，其中：

所述显示面板包括衬底基板和设置在所述衬底基板上的多晶硅层、第一金属层和第二金属层，所述输出晶体管包括位于所述第二金属层的源极和漏极；所述源极和漏极在所述衬底基板所在平面的正投影与所述多晶硅层至少部分交叠；

所述第一垂直移位寄存器中，所述输出晶体管的源极与所述多晶硅层交叠的区域的长度为W1，所述源极与所述漏极在所述衬底基板所在平面的正投影之间的距离为L1，假设W1/L1＝X1；

所述第二垂直移位寄存器中，所述输出晶体管的源极与所述多晶硅层交叠的区域的长度为W2，所述源极与所述漏极在所述衬底基板所在平面的正投影之间的距离为L2，假设W2/L2＝Y1。

可选地，其中：

所述第一垂直移位寄存器的输出电流小于所述第二垂直移位寄存器的输出电流。

可选地，其中：X1＜Y1

可选地，其中：

同一所述第一栅极线分别与两个所述第一垂直移位寄存器电连接，同一所述第二栅极线分别与两个所述第二垂直移位寄存器电连接。

可选地，其中：

同一所述第一栅极线与一个所述第一垂直移位寄存器电连接，同一所述第二栅极线分别与一个所述第二垂直移位寄存器电连接。

可选地，其中：

所述第一垂直移位寄存器交替分布于所述第一栅极线的两侧；所述第二垂直移位寄存器交替分布于所述第二栅极线的两侧。

可选地，其中：

所述第一垂直移位寄存器的输出电流大于所述第二垂直移位寄存器的输出电流。

可选地，其中：

同一所述第一栅极线与一个所述第一垂直移位寄存器电连接，同一所述第二栅极线分别与两个所述第二垂直移位寄存器电连接。

可选地，其中：Y1＜X1＜2*Y1。

可选地，其中：

所述第一垂直移位寄存器交替分布于所述第一栅极线的两侧。

第二方面，基于同一发明构思，本申请还提供一种显示装置，包括显示面板，该显示面板为本申请所提供的显示面板。

与现有技术相比，本发明提供的显示面板及显示装置，至少实现了如下的有益效果：

本申请所提供的显示面板及显示装置，显示区所包含的第一凹陷段使显示区呈现非矩形的异形结构，显示区包括第一显示区和第二显示区，第一显示区中的第一栅极线所连接的像素的数量小于第二显示区中的第二栅极线所连接的像素的数量，基于此，本申请将与第一栅极线电连接的第一垂直移位寄存器的输出电流和与第二栅极线电连接的第二垂直移位寄存器的输出电流设置为不同，利用不同的输出电流来分别驱动第一显示区和第二显示区中的像素，使第一栅极线从第一垂直移位寄存器获得的总电流小于第二栅极线从第二垂直移位寄存器获得的总电流，有利于缩小第一显示区中的各像素和第二显示区中的各像素所获得的驱动电流差异，从而有利于减小第一显示区和第二显示区之间的负载差异，进而有利于提升显示面板和显示装置的显示均一性，有利于提升显示面板和显示装置的显示效果。

当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1所示为本申请实施例所提供的显示面板的一种俯视图；

图2所示为本申请实施例所提供的显示面板的另一种俯视图；

图3所示为本申请实施例所提供的垂直移位寄存器的一种构成示意图；

图4所示为本申请实施例所提供的显示面板的一种AA’截面图；

图5所示为本申请实施例所提供的显示面板中输出晶体管的一种俯视图；

图6所示为图5中输出晶体管的一种BB’截面图；

图7所示为本申请实施例所提供的显示面板的另一种俯视图；

图8所示为本申请实施例所提供的显示面板的另一种俯视图；

图9所示为本申请实施例所提供的显示装置的一种结构图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

现有技术中，当显示面板的显示区出现异形边缘时，会使显示区呈现出非矩形的异形结构，使与异形边缘相邻的栅极线所连接的像素的数量与正常区域的栅极线所连接的像素的数量出现不同，这就会使得与异形边缘相邻的显示区和其他部分显示区之间出现负载差异，从而导致显示面板出现显示不均的现象，影响显示面板的显示效果。

有鉴于此，本发明提供了一种显示面板及显示装置，通过将第一垂直移位寄存器的输出电流与第二垂直移位寄存器的输出电流设置为不相等，来均衡第一显示区和第二显示区的负载，进而有利于提升显示面板和显示装置的显示均一性。

以下将结合附图和具体实施例进行详细说明。

图1所示为本申请实施例所提供的显示面板的一种俯视图，请参见图1，本实施例提供一种显示面板100，包括：

显示区11和围绕显示区11的非显示区12；显示区11包括第一边缘21，第一边缘21包括第一凹陷段22，第一凹陷段22朝向显示区11内部凹陷；

多个像素23，多个像素23呈阵列排布；

多条栅极线30，栅极线30包括第一栅极线31和第二栅极线32；显示区11包括第一显示区41和第二显示区42；第一栅极线31位于第一显示区41，第二栅极线32位于第二显示区42，其中，与第一栅极线31电连接的像素23的数量小于与第二栅极线32电连接的像素23的数量，第一显示区41与第一凹陷段22相邻；

非显示区12包括多个垂直移位寄存器50，垂直移位寄存器50包括第一垂直移位寄存器51和第二垂直移位寄存器52，第一垂直移位寄存器51的驱动信号输出端与第一栅极线31电连接，第二垂直移位寄存器52的驱动信号输出端与第二栅极线32电连接，第一垂直移位寄存器51的输出电流与第二垂直移位寄存器52的输出电流不相等。

具体地，请参见图1，该实施例所提供的显示面板100中，显示区11包括一个第一凹陷段22，该第一凹陷段22将显示区11划分为了一个与该第一凹陷段22相邻的第一显示区41和两个分别位于该第一显示区41两侧的第二显示区42，第一显示区41中的第一栅极线31所连接的像素23的数量小于第二显示区42中的第二栅极线32所连接的像素23的数量，在图1所示视角下，第一显示区41的宽度小于第二显示区42的宽度；在非显示区12通常设置有多个级联的垂直移位寄存器50，在一帧周期内，各垂直移位寄存器50均输出一个选通信号给与其相连的栅极线30，以依次打开像素23阵列中对应的像素23。本申请中，与第一栅极线31电连接的垂直移位寄存器50为第一垂直移位寄存器51，该第一垂直移位寄存器51的驱动信号输出端向第一栅极线31输出用以打开与第一栅极线31连接的像素23的电流；与第二栅极线32电连接的垂直移位寄存器50为第二移位寄存器，该第二垂直移位寄存器52的驱动信号输出端向第二栅极线32电连接输出用以打开与第二栅极线32连接的像素23的电流。特别是，由于第一栅极线31和第二栅极线32所连接的像素23数量不同，本申请将与第一栅极线31电连接的第一垂直移位寄存器51的输出电流和与第二栅极线32电连接的第二垂直移位寄存器52的输出电流设置为不同，利用不同的输出电流来分别驱动第一显示区41和第二显示区42中的像素23，使第一栅极线31从第一垂直移位寄存器51获得的总电流小于第二栅极线32从第二垂直移位寄存器52获得的总电流，有利于缩小第一显示区41中的各像素23和第二显示区42中的各像素23所获得的驱动电流差异，从而有利于减小第一显示区41和第二显示区42之间的负载差异，进而有利于提升显示面板100的显示均一性，有利于提升显示面板100的显示效果。

需要说明的是，图1仅示出了显示区11包括一个第一凹陷段22的情形，在本申请的一些其他实施例中，显示区11还可包括两个或多个第一凹陷段22，本申请在此不在赘述，图1中的第一凹陷段22仅为示意性说明，并不代表实际的尺寸。此外，图1中仅示意性地给出了栅极线30、像素23单元和垂直移位寄存器50的一种相对位置关系，并不代表栅极线30、像素23单元和垂直移位寄存器50的实际尺寸和数量。

此外，图1也仅示出了第一凹陷段22在显示面板100上的一种位置，除此种结构外，第一凹陷段22还可位于显示区11的第一边缘21的其他区域，例如请参见图2，图2所示为本申请实施例所提供的显示面板100的另一种俯视图，本申请对第一凹陷段22所处的位置不进行具体限定。

可选地，图3所示为本申请实施例所提供的垂直移位寄存器50的一种构成示意图，各垂直移位寄存器50包括锁存单元53、与非门54和输出晶体管55，还包括第一信号输入端IN、第一时钟信号输入端CKVA、第二时钟信号输入端CKVB、移位信号输出端NEXT和驱动信号输出端GOUT；

第一信号输入端IN和第一时钟信号输入端CKVA分别连接锁存单元53，锁存单元53的第一输出端作为移位信号输出端；锁存单元53的第二输出端和第二时钟信号输入端CKVB分别连接与非门54，与非门54的输出端连接到输出晶体管55；输出晶体管55的输出端作为驱动信号输出端GOUT。

具体地，请参见图1，通常，各垂直移位寄存器50是级联连接的。垂直移位寄存器50中的第一信号输入端IN、第一时钟信号输入端CKVA、第二时钟信号输入端CKVB都是连接到控制芯片90的，由控制芯片90提供相应的选通信号或时钟信号，移位信号输出端NEXT连接下一级垂直移位寄存器50，向下一级垂直移位寄存器50发出移位信号，垂直移位寄存器50通过输出晶体管55的驱动信号输出端逐条向各栅极线30发送选通信号，使控制芯片90输出的数据信号传输至与栅极线30电连接的像素23中，以实现显示面板100的显示功能。需要说明的是，图3仅示出了垂直移位寄存器50的一种构成方式，除此种方式外，其他具备相同功能的电路结构同样可行，不申请对此不进行具体限定。

可选地，请继续参见图1，本申请实施例所提供的显示面板100中，同一第一栅极线31分别与两个第一垂直移位寄存器51电连接，同一第二栅极线32分别与两个第二垂直移位寄存器52电连接。可选地，第一垂直移位寄存器51的输出电流小于第二垂直移位寄存器52的输出电流。

具体地，图1所示实施例中，第一显示区41采用双边驱动的方式对与第一栅极线31电连接的像素23进行驱动，也就是说，每条第一栅极线31分别与两个第一垂直移位寄存器51电连接，与同一第一栅极线31电连接的两个第一垂直移位寄存器51分别位于第一栅极线31的两侧，假设与第一栅极线31电连接的像素23的数量为2n个，则在图1所示视角下，位于第一栅极线31左侧的第一垂直移位寄存器51的输出电流用于驱动第一栅极线31上位于左侧的n个像素23，位于第一栅极线31右侧的第一垂直移位寄存器51的输出电流用于驱动第一栅极线31上位于右侧的n个像素23。类似地，第二显示区42也采用双边驱动的方式对与第二栅极线32电连接的像素23进行驱动，也就是说，每条第二栅极线32分别与两个第二垂直移位寄存器52电连接，与同一第二栅极线32电连接的两个第二垂直移位寄存器52分别位于第二栅极线32的两侧，假设与第二栅极线32电连接的像素23的数量为2m个，则在图1所示视角下，位于第二栅极线32左侧的第二垂直移位寄存器52的输出电流用于驱动第二栅极线32上位于左侧的m个像素23，位于第二栅极线32右侧的第二垂直移位寄存器52的输出电流用于驱动第二栅极线32上位于右侧的m个像素23。因此，各第一垂直移位寄存器51用于驱动n个像素23，第二垂直移位寄存器52用于驱动m个像素23，而且n＜m，当将第一垂直移位寄存器51的输出电流设置得小于第二垂直移位寄存器52的输出电流时，使得第一垂直移位寄存器51的驱动能力小于第二垂直移位寄存器52的驱动能力，如此有利于减小第一显示区41和第二显示区42中各像素23所能够接收到的驱动电流的差异，进而有利于减小第一显示区41和第二显示区42由于栅极线30所连接的像素23的个数不同而导致的负载差异，有利于提升显示面板100的显示均一性。

可选地，图4所示为本申请实施例所提供的显示面板100的一种AA’截面图，图5所示为本申请实施例所提供的显示面板100中输出晶体管55的一种俯视图，图6所示为图5中输出晶体管55的一种BB’截面图，请参见图4-图6，本申请实施例所提供的显示面板100包括衬底基板10和设置在衬底基板10上的多晶硅层101、第一金属层102和第二金属层103，输出晶体管55包括位于第二金属层103的源极551和漏极552；源极551和漏极552在衬底基板10所在平面的正投影与多晶硅层101至少部分交叠；

第一垂直移位寄存器51中，输出晶体管55的源极551与多晶硅层101交叠的区域的长度为W1(在图5中体现为2*D0)，源极551与漏极552在衬底基板10所在平面的正投影之间的距离为L1，假设W1/L1＝X1；

第二垂直移位寄存器52中，输出晶体管55的源极551与多晶硅层101交叠的区域的长度为W2(在图5中体现为2*D0)，源极551与漏极552在衬底基板10所在平面的正投影之间的距离为L2，假设W2/L2＝Y1。

需要说明的是，第一垂直移位寄存器51和第二垂直移位寄存器52中的D0的值可以不同。

具体地，请结合图5-图6，本申请实施例所提供的显示面板100中，垂直移位寄存器50中的输出晶体管55包括位于第二金属层103的源极551和漏极552，源极551和漏极552在衬底基板10所在平面的正投影均与多晶硅层101交叠，而且源极551和漏极552均通过多个过孔555与多晶硅层101电连接。垂直移位寄存器50对与其电连接的栅极线30上的像素23的驱动能力大小取决于输出晶体管55的输出电流的大小，而输出晶体管55的输出电流的大小又与源极551与多晶硅层101交叠的区域的长度和源极551与漏极552在衬底基板10所在平面的正投影之间的距离的比值有关，第一垂直移位寄存器51中输出晶体管55的输出电流的大小与W1/L1(即X1)成正比，X1越大，第一垂直移位寄存器51向对应的第一栅极线31所连接的像素23的输出电流越大，驱动能力越强；第二垂直移位寄存器52中输出晶体管55的输出电流的大小与W2/L2(即Y1)成正比，Y1越大，第二垂直移位寄存器52中输出晶体管55向对应的第二栅极线32所连接的像素23的输出电流越大。因此，本申请可通过调节上述X1和Y1的值的方式来改变第一垂直移位寄存器51和第二垂直移位寄存器52对第一栅极线31和第二栅极线32上像素23的驱动能力，以有利于减小第一显示区41和第二显示区42由于栅极线30所连接的像素23的个数不同而导致的负载差异。

可选地，请继续参见图1、图5和图6，该实施例中，X1＜Y1，即第一垂直移位寄存器51中，输出晶体管55的源极551与多晶硅层101交叠的区域的长度和源极551与漏极552在衬底基板10所在平面的正投影之间的距离的比值W1/L1，小于第二移位寄存器中，输出晶体管55的源极551与多晶硅层101交叠的区域的长度和源极551与漏极552在衬底基板10所在平面的正投影之间的距离的比值W2/L2。由于输出晶体管55的输出电流的大小又与源极551与多晶硅层101交叠的区域的长度和源极551与漏极552在衬底基板10所在平面的正投影之间的距离的比值有关，比值越大，输出电流越大；比值越小，输出电流越小。因此，当X1＜Y1时，能够使第一垂直移位寄存器51的输出电流小于第二垂直移位寄存器52的输出电流，也就是使得第一垂直移位寄存器51的驱动能力小于第二垂直移位寄存器52的驱动能力，如此有利于减小第一显示区41和第二显示区42中各像素23所能够接收到的驱动电流的差异，进而有利于减小第一显示区41和第二显示区42由于栅极线30所连接的像素23的个数不同而导致的负载差异，有利于提升显示面板100的显示均一性。

可选地，图7所示为本申请实施例所提供的显示面板100的另一种俯视图，同一第一栅极线31与一个第一垂直移位寄存器51电连接，同一第二栅极线32分别与一个第二垂直移位寄存器52电连接。可选地，第一垂直移位寄存器51的输出电流小于第二垂直移位寄存器52的输出电流。

具体地，请参见图7，第一显示区41采用单边驱动的方式对与第一栅极线31电连接的像素23进行驱动，也就是说，每条第一栅极线31分别与一个第一垂直移位寄存器51电连接，假设与第一栅极线31电连接的像素23的数量为2n个，则在图7所示视角下，与同一第一栅极线31电连接的第一垂直移位寄存器51的输出电流用于驱动第一栅极线31上的2n个像素23。类似地，第二显示区42采用单边驱动的方式对与第二栅极线32电连接的像素23进行驱动，也就是说，每条第二栅极线32分别与一个第二垂直移位寄存器52电连接，假设与第二栅极线32电连接的像素23的数量为2m个，与同一第二栅极线32电连接的第二垂直移位寄存器52的输出电流用于驱动第二栅极线32上的2m个像素23。由于2n＜2m，当将第一垂直移位寄存器51的输出电流设置得小于第二垂直移位寄存器52的输出电流时，使得第一垂直移位寄存器51的驱动能力小于第二垂直移位寄存器52的驱动能力，如此同样有利于减小第一显示区41和第二显示区42中各像素23所能够接收到的驱动电流的差异，进而有利于减小第一显示区41和第二显示区42由于栅极线30所连接的像素23的个数不同而导致的负载差异，有利于提升显示面板100的显示均一性。

类似地，图7所示实施例中，也可通过设置X1＜Y1的方式，来使得第一垂直移位寄存器51的输出电流小于第二垂直移位寄存器52的输出电流，以减小第一显示区41和第二显示区42由于栅极线30所连接的像素23的个数不同而导致的负载差异，从而有利于提升显示面板100的显示均一性。

可选地，请继续参见图7，第一垂直移位寄存器51交替分布于第一栅极线31的两侧；第二垂直移位寄存器52交替分布于第二栅极线32的两侧。

具体地，请参见图7，当与同一第一栅极线31电连接的第一垂直移位寄存器51有两个时，本申请将第一垂直移位寄存器51交替分布于第一栅极线31的两侧，可使第一垂直移位寄存器51在第一显示区41的两侧均匀分布，有利于避免将第一垂直移位寄存器51设置于第一显示区41的同一侧时而导致设置第一垂直移位寄存器51的非显示区12边框宽度过大的现象，从而有利于实现显示面板100的窄边框设计。类似地，当与同一第二栅极线32电连接的第二垂直移位寄存器52有两个时，本申请将第二垂直移位寄存器52交替分布于第二栅极线32的两侧，可使第二垂直移位寄存器52在第二显示区42的两侧均匀分布，有利于避免将第二垂直移位寄存器52设置于第二显示区42的同一侧时而导致设置第二垂直移位寄存器52的非显示区12边框宽度过大的现象，因此同样有利于实现显示面板100的窄边框设计。

可选地，请参见图8，图8所示为本申请实施例所提供的显示面板100的另一种俯视图，该实施例中，同一第一栅极线31与一个第一垂直移位寄存器51电连接，同一第二栅极线32分别与两个第二垂直移位寄存器52电连接。可选地，第一垂直移位寄存器51的输出电流大于第二垂直移位寄存器52的输出电流。

具体地，请参见图8，该实施例中的第一显示区41采用单边驱动的方式对与第一栅极线31电连接的像素23进行驱动，也就是说，每条第一栅极线31分别与一个第一垂直移位寄存器51电连接，假设与第一栅极线31电连接的像素23的数量为2n个，则在图8所示视角下，与同一第一栅极线31电连接的第一垂直移位寄存器51的输出电流用于驱动第一栅极线31上的2n个像素23。同时，第二显示区42采用双边驱动的方式对第二栅极线32电连接的像素23进行驱动，也就是说，每条第二栅极线32分别与两个第二垂直移位寄存器52电连接，与同一第二栅极线32电连接的两个第二垂直移位寄存器52分别位于第二栅极线32的两侧，假设与第二栅极线32电连接的像素23的数量为2m个，则在图1所示视角下，位于第二栅极线32左侧的第二垂直移位寄存器52的输出电流用于驱动第二栅极线32上位于左侧的m个像素23，位于第二栅极线32右侧的第二垂直移位寄存器52的输出电流用于驱动第二栅极线32上位于右侧的m个像素23。由于，2n＜2m，也就是n＜m，通常，当在显示区11引入第一凹陷段22时，该第一凹陷段22向显示区11内部凹陷的距离不会超过显示区11的宽度的一半，也就是说，2n＞m。由于图8所示实施例中，一个第一垂直移位寄存器51所需驱动的像素23的数量为2n个，一个第二垂直移位寄存器52所需驱动的像素23的数量为m个，考虑到2n＞m，当将第一垂直移位寄存器51的输出电流大于第二垂直移位寄存器52的输出电流时，有利于减小第一显示区41和第二显示区42中各像素23所能够接收到的驱动电流的差异，进而有利于减小第一显示区41和第二显示区42由于栅极线30所连接的像素23的个数不同而导致的负载差异，有利于提升显示面板100的显示均一性。

可选地，图8所示实施例中，Y1＜X1＜2*Y1。

具体地，由于W1/L1＝X1，W2/L2＝Y1，考虑到由于输出晶体管55的输出电流的大小又与源极551与多晶硅层101交叠的区域的长度和源极551与漏极552在衬底基板10所在平面的正投影之间的距离的比值有关，比值越大，输出电流越大；比值越小，输出电流越小。当Y1＜X1＜2*Y1时，能够使一个第一垂直移位寄存器51的输出电流大于单个第二垂直移位寄存器52的输出电流、且小于两个第二垂直移位寄存器52总的输出电流，即小于一条第二栅极线32上的各子像素23所获得的总的驱动电流，如此有利于减小第一显示区41和第二显示区42中各像素23所能够接收到的驱动电流的差异，进而有利于减小第一显示区41和第二显示区42由于栅极线30所连接的像素23的个数不同而导致的负载差异，有利于提升显示面板100的显示均一性。

可选地，请继续参见图8，第一垂直移位寄存器51交替分布于第一栅极线31的两侧。

具体地，图8所示实施例中，当与同一第一栅极线31电连接的第一垂直移位寄存器51有两个时，本申请将第一垂直移位寄存器51交替分布于第一栅极线31的两侧，可使第一垂直移位寄存器51在第一显示区41的两侧均匀分布，有利于避免将第一垂直移位寄存器51设置于第一显示区41的同一侧时而导致设置第一垂直移位寄存器51的非显示区12边框宽度过大的现象，从而有利于实现显示面板100的窄边框设计。

需要补充说明的是，本发明实施例所提供的技术方案中，可选的，显示面板100可以为有机发光显示面板，而每个垂直移位寄存器50(包括第一垂直移位寄存器51和第二垂直移位寄存器52)则是栅极扫描驱动电路和/或发光控制驱动电路的组成部分。而在一些其他的可选的实施方式中，显示面板100可以为液晶显示面板，而每个垂直移位寄存器50(包括第一垂直移位寄存器51和第二垂直移位寄存器52)则是栅极扫描驱动电路的组成部分。

基于同一发明构思，本申请还提供一种显示装置，请参见图9，图9所示为本申请实施例所提供的显示装置的一种结构图，该显示装置200包括显示面板100，该显示面板为本申请上述任一实施例所提供的显示面板100。需要说明的是，本申请实施例所提供的显示装置200的实施例可参见上述显示面板的实施例，重复之处不再赘述。本申请所提供的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可选地，请参见图9，本申请实施例所提供的显示装置200中，还包括摄像头401和/或光学传感器402；光学传感器402可以感测光线，并且将光信号转化为电信号，例如可以是指纹识别传感器。

通过上述实施例可知，本发明提供的显示面板及显示装置，至少实现了如下的有益效果：

本申请所提供的显示面板及显示装置，显示区所包含的第一凹陷段使显示区呈现非矩形的异形结构，显示区包括第一显示区和第二显示区，第一显示区中的第一栅极线所连接的像素的数量小于第二显示区中的第二栅极线所连接的像素的数量，基于此，本申请将与第一栅极线电连接的第一垂直移位寄存器的输出电流和与第二栅极线电连接的第二垂直移位寄存器的输出电流设置为不同，利用不同的输出电流来分别驱动第一显示区和第二显示区中的像素，使第一栅极线从第一垂直移位寄存器获得的总电流小于第二栅极线从第二垂直移位寄存器获得的总电流，有利于缩小第一显示区中的各像素和第二显示区中的各像素所获得的驱动电流差异，从而有利于减小第一显示区和第二显示区之间的负载差异，进而有利于提升显示面板和显示装置的显示均一性，有利于提升显示面板和显示装置的显示效果。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (13)

1.一种显示面板，其特征在于，包括：

显示区和围绕所述显示区的非显示区；所述显示区包括第一边缘，所述第一边缘包括第一凹陷段，所述第一凹陷段朝向所述显示区内部凹陷；

多个像素，所述多个像素呈阵列排布；

多条栅极线，所述栅极线包括第一栅极线和第二栅极线；所述显示区包括第一显示区和第二显示区；所述第一栅极线位于所述第一显示区，所述第二栅极线位于所述第二显示区，其中，与所述第一栅极线电连接的所述像素的数量小于与所述第二栅极线电连接的所述像素的数量，所述第一显示区与所述第一凹陷段相邻；

所述非显示区包括多个垂直移位寄存器，所述垂直移位寄存器包括第一垂直移位寄存器和第二垂直移位寄存器，所述第一垂直移位寄存器的驱动信号输出端与所述第一栅极线电连接，所述第二垂直移位寄存器的驱动信号输出端与所述第二栅极线电连接，所述第一垂直移位寄存器的输出电流与所述第二垂直移位寄存器的输出电流不相等。

2.根据权利要求1所述的显示面板，其特征在于，所述垂直移位寄存器包括锁存单元、与非门和输出晶体管，还包括第一信号输入端、第一时钟信号输入端、第二时钟信号输入端、移位信号输出端和驱动信号输出端；

所述第一信号输入端和所述第一时钟信号输入端分别连接所述锁存单元，所述锁存单元的第一输出端作为所述移位信号输出端；所述锁存单元的第二输出端和所述第二时钟信号输入端分别连接所述与非门，所述与非门的输出端连接到所述输出晶体管；所述输出晶体管的输出端作为所述驱动信号输出端。

3.根据权利要求2所述的显示面板，其特征在于，所述显示面板包括衬底基板和设置在所述衬底基板上的多晶硅层、第一金属层和第二金属层，所述输出晶体管包括位于所述第二金属层的源极和漏极；所述源极和漏极在所述衬底基板所在平面的正投影与所述多晶硅层至少部分交叠；

所述第一垂直移位寄存器中，所述输出晶体管的源极与所述多晶硅层交叠的区域的长度为W1，所述源极与所述漏极在所述衬底基板所在平面的正投影之间的距离为L1，假设W1/L1＝X1；

所述第二垂直移位寄存器中，所述输出晶体管的源极与所述多晶硅层交叠的区域的长度为W2，所述源极与所述漏极在所述衬底基板所在平面的正投影之间的距离为L2，假设W2/L2＝Y1。

4.根据权利要求3所述的显示面板，其特征在于，所述第一垂直移位寄存器的输出电流小于所述第二垂直移位寄存器的输出电流。

5.根据权利要求4所述的显示面板，其特征在于，X1＜Y1。

6.根据权利要求5所述的显示面板，其特征在于，同一所述第一栅极线分别与两个所述第一垂直移位寄存器电连接，同一所述第二栅极线分别与两个所述第二垂直移位寄存器电连接。

7.根据权利要求5所述的显示面板，其特征在于，同一所述第一栅极线与一个所述第一垂直移位寄存器电连接，同一所述第二栅极线分别与一个所述第二垂直移位寄存器电连接。

8.根据权利要求7所述的显示面板，其特征在于，所述第一垂直移位寄存器交替分布于所述第一栅极线的两侧；所述第二垂直移位寄存器交替分布于所述第二栅极线的两侧。

9.根据权利要求3所述的显示面板，其特征在于，所述第一垂直移位寄存器的输出电流大于所述第二垂直移位寄存器的输出电流。

10.根据权利要求9所述的显示面板，其特征在于，同一所述第一栅极线与一个所述第一垂直移位寄存器电连接，同一所述第二栅极线分别与两个所述第二垂直移位寄存器电连接。

11.根据权利要求10所述的显示面板，其特征在于，Y1＜X1＜2*Y1。

12.根据权利要求10所述的显示面板，其特征在于，所述第一垂直移位寄存器交替分布于所述第一栅极线的两侧。

13.一种显示装置，其特征在于，包括权利要求1至12之任一所述的显示面板。