CN109448626A - 显示面板 - Google Patents

Abstract

一种显示面板包含多个像素电路和补偿电路。多个像素电路位于显示区。补偿电路位于非显示区，且耦接于多个像素电路中的部分像素电路。补偿电路包含第一开关、第二开关和匹配晶体管。第一开关的第一端用于接收预设高电压，第二端耦接于第一节点，控制端用于接收第一控制信号。第二开关的第一端耦接于第二节点，第二端耦接于第一节点，控制端用于接收第二控制信号。匹配晶体管的第一端用于接收预设低电压，第二端耦接于第二节点，控制端用于接收参考电压。其中，补偿电路用于通过第一节点选择性地输出预设高电压或匹配晶体管的临界电压至部分像素电路。

Description

显示面板

技术领域

本发明有关一种显示面板，尤指一种具有耦接于多个像素电路的补偿电路的显示面板。

背景技术

低温多晶硅薄膜晶体管(low temperature poly-silicon thin-filmtransistor)具有高载流子迁移率与尺寸小的特点，适合应用于高解析度、窄边框以及低耗电的显示面板。目前业界广泛使用准分子激光退火(excimer laser annealing)技术来形成低温多晶硅薄膜晶体管的多晶硅薄膜。然而，由于准分子激光每一发的扫描功率并不稳定，不同区域的多晶硅薄膜会具有晶粒尺寸与数量的差异。因此，于显示面板的不同区域中，低温多晶硅薄膜晶体管的特性便会不同。例如，不同区域的低温多晶硅薄膜晶体管会有着不同的临界电压(threshold voltage)。

目前业界广泛使用像素内补偿的技术方案，以克服上述临界电压变异的问题。然而，具有像素内补偿功能的像素电路具有复杂的电路结构，使得相关的显示面板的开口率低下。

有鉴于此，如何提供高开口率且可补偿薄膜晶体管的临界电压变异的显示面板，实为业界有待解决的问题。

发明内容

本发明提供一种显示面板，显示面板包含多个像素电路和一补偿电路。多个像素电路位于一显示区。补偿电路位于一非显示区，且耦接于多个像素电路中的部分像素电路。补偿电路包含一第一开关、一第二开关和一匹配晶体管。第一开关包含一第一端、一第二端和一控制端，第一开关的第一端用于接收一预设高电压，第一开关的第二端耦接于一第一节点，第一开关的控制端用于接收一第一控制信号。第二开关包含一第一端、一第二端和一控制端，第二开关的第一端耦接于一第二节点，第二开关的第二端耦接于第一节点，第二开关的控制端用于接收一第二控制信号。匹配晶体管包含一第一端、一第二端和一控制端，匹配晶体管的第一端用于接收一预设低电压，匹配晶体管的第二端耦接于第二节点，匹配晶体管的控制端用于接收一参考电压。其中，补偿电路用于通过第一节点选择性地输出预设高电压或匹配晶体管的一临界电压至部分像素电路。

本发明提供另一种显示面板，显示面板包含多个像素电路和一补偿电路。多个像素电路位于一显示区。补偿电路位于一非显示区，且耦接于多个像素电路中的部分像素电路。补偿电路包含一电流源电路和一匹配晶体管。电流源电路用于输出一参考电流至一第六节点。匹配晶体管包含一第一端、一第二端和一控制端，匹配晶体管的第一端耦接于第六节点，匹配晶体管的第二端和控制端用于接收一参考电压。其中，当匹配晶体管接收到参考电流时，补偿电路通过第六节点将匹配晶体管的一临界电压输出至部分像素电路。

本发明提供又一种显示面板，显示面板包含多个像素电路和一补偿电路。多个像素电路位于一显示区。补偿电路位于一非显示区，且耦接于多个像素电路中的部分像素电路。补偿电路包含一匹配晶体管和一电流源电路。匹配晶体管包含一第一端、一第二端和一控制端，匹配晶体管的第一端用于接收一参考电压，匹配晶体管的第二端和控制端耦接于一第十节点。电流源电路耦接于第十节点，用于自匹配晶体管抽取一参考电流。其中，当参考电流流经匹配晶体管时，补偿电路通过第十节点将匹配晶体管的一临界电压输出至部分像素电路。

上述的显示面板在驱动晶体管具有临界电压变异的情况下，仍可以提供均匀的显示画面。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为根据本发明一实施例的显示面板简化后的功能方块图。

图2为图1的显示面板放大后的局部示意图。

图3为图1的显示面板的一运作实施例的时序变化图。

图4A～4C为图1的显示面板的局部等效电路示意图。

图5为根据本发明另一实施例的显示面板简化后的功能方块图。

图6为图5的显示面板放大后的局部示意图。

图7为图5的显示面板的一运作实施例的时序变化图。

图8A～8C为图5的显示面板的局部等效电路示意图。

图9为根据本发明又一实施例的显示面板简化后的功能方块图。

图10为图9的显示面板放大后的局部示意图。

图11为图9的显示面板的一运作实施例的时序变化图。

图12A～12B为图9的显示面板的局部等效电路示意图。

其中，附图标记：

100、500、900：显示面板

110、510、910：像素电路

120：源极驱动器

130：栅极驱动器

140、540、940：补偿电路

150：显示区

160：非显示区

210、610、1010：匹配晶体管

220、620、1020：驱动晶体管

230、630、1030：发光单元

CS：电流源电路

C1～C5：第一电容～第五电容

CT1～CT3：第一控制信号～第三控制信号

SW1～SW10：第一开关～第十开关

N1～N13：第一节点～第十三节点

VDD：预设高电压

VSS：预设低电压

Vref：参考电压

Vdata：数据电压

VE：致能电位

VS：禁能电位

Idri：驱动电流

Iref：参考电流

T1：补偿阶段

T2：写入阶段

T3：发光阶段

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

以下将配合相关附图来说明本揭露文件的实施例。在附图中，相同的标号表示相同或类似的元件或方法流程。

图1为根据本发明一实施例的显示面板100简化后的功能方块图。显示面板100包含多个像素电路110、源极驱动器120、栅极驱动器130以及多个补偿电路140。显示面板100还包含显示区150和非显示区160，其中多个像素电路110位于显示区150内，而多个补偿电路140则位于非显示区160内。

在如图1所示，每个补偿电路140对应耦接于显示面板100的一列的像素电路110。亦即，每个补偿电路140耦接于前述多个像素电路110中的部分像素电路110。为使图面简洁而易于说明，显示面板100中的其他元件与连接关系并未绘示于图1中。

图2为图1的显示面板100放大后的局部示意图。如图2所示，补偿电路140包含第一开关SW1、第二开关SW2和匹配晶体管210。第一开关SW1包含第一端、第二端和控制端，其中第一开关SW1的第一端用于接收预设高电压VDD，第一开关SW1的第二端耦接于第一节点N1，第一开关SW1的控制端则用于接收第一控制信号CT1。第二开关SW2包含第一端、第二端和控制端，第二开关SW2的第一端耦接于第二节点N2，第二开关SW2的第二端耦接于第一节点N1，第二开关SW2的控制端则用于接收第二控制信号CT2。

匹配晶体管210包含第一端、第二端和控制端，匹配晶体管210的第一端用于接收预设低电压VSS，匹配晶体管210的第二端耦接于第二节点N2，匹配晶体管210的控制端则用于接收参考电压Vref。

像素电路110包含驱动晶体管220、第三开关SW3、第四开关SW4、第一电容C1、第二电容C2以及发光单元230。驱动晶体管220包含第一端、第二端和控制端，驱动晶体管220的第一端耦接于第一节点N1，驱动晶体管220的第二端耦接于第三节点N3，驱动晶体管220的控制端耦接于第四节点N4。

第三开关SW3包含第一端、第二端和控制端，其中第三开关SW3的第一端用于接收数据电压Vdata，第三开关SW3的第二端耦接于第四节点N4，第三开关SW3的控制端则用于接收第三控制信号CT3。第四开关SW4包含第一端、第二端和控制端，第四开关SW4的第一端用于接收预设低电压VSS，第四开关SW4的第二端耦接于第五节点N5，第四开关SW4的控制端则用于接收第二控制信号CT2。

第一电容C1耦接于第一节点N1和第五节点N5之间，且第二电容C2耦接于第四节点N4和第五节点N5之间。发光单元230包含阴极端和阳极端，其中阴极端用于接收预设低电压VSS，而阳极端则耦接于第三节点N3。

在本实施例中，补偿电路140和补偿电路140耦接的一列像素电路110，是位于由同一道或相近的多道准分子激光所形成的多晶硅薄膜区域中。因此，补偿电路140的匹配晶体管210的临界电压，会相同或几乎相同于补偿电路140所耦接的一列像素电路110的驱动晶体管220的临界电压。

另外，匹配晶体管210、驱动晶体管220、第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4可由P型晶体管来实现。发光单元230可以用有机发光二极管(organiclight-emitting diode)或是微发光二极管(micro LED)等等发光材料来实现。

补偿电路140会通过第一节点N1选择性地输出匹配晶体管210的临界电压或是预设高电压VDD至补偿电路140所耦接的像素电路110，以补偿不同像素电路110的驱动晶体管220的临界电压变异。以下将以图2搭配图3来进一步说明补偿电路140和像素电路110的配合运作。

于补偿阶段T1中，第一控制信号CT1和第三控制讯CT3号为禁能电位VS(例如，高电压电位)，而第二控制信号CT2则为致能电位VE(例如，低电压电位)。因此，第二开关SW2和第四开关SW4处于导通状态，第一开关SW1和第三开关SW3处于关断状态，且参考电压Vref的电压电位会使得匹配晶体管210处于导通状态。

如此一来，补偿电路140和像素电路110会形成如图4A所示的等效电路。如图4A所示，第五节点N5的电压电位会被设置为预设低电压VSS，且第一节点N1的电荷会经由第二开关SW2和匹配晶体管210往预设低电压VSS泄流，直到第一节点N1的电压电位等于参考电压Vref与匹配晶体管210的临界电压的绝对值之和。

亦即，于补偿阶段T1中，第一节点的电压电位可以由下列的《公式1》表示：

V1＝Vref+|Vth1| 《公式1》

其中，V1代表第一节点的电压电位，Vth1代表匹配晶体管210的临界电压。另外，《公式1》所示的第一节点N1的电压电位会低于预设低电压VSS，以确保发光单元230处于关断状态。

于写入阶段T2中，第一控制信号CT1为禁能电位VS，且第二控制信号CT2和第三控制信号CT3为致能电位VE。因此，第一开关SW1维持于关断状态，而第二开关SW2、第三开关SW3和第四开关SW4处于导通状态。

如此一来，补偿电路140和像素电路110会形成如图4B所示的等效电路。如图4B所示，第四节点N4的电压电位会被设置为数据电压Vdata，第五节点N5的电压电位会维持于预设低电压VSS。并且，第一节点N1的电压电位会维持于上述《公式1》所述的电压值，使得发光单元230维持于关断状态。

因此，于写入阶段T2中，第一节点N1和第四节点N4的电压差可以由下列的《公式2》表示：

V1-V4＝Vref+|Vth1|-Vdata 《公式2》

其中，V4代表第四节点N4的电压电位。

接着，于发光阶段T3中，第一控制信号CT1为致能电位VE，第二控制信号CT2和第三控制信号CT3为禁能电位VS。因此，第一开关SW1处于导通状态，且第二开关SW2、第三开关SW3以及第四开关SW4处于关断状态。

如此一来，补偿电路140和像素电路110会形成如图4C所示的等效电路。如图4C所示，第一节点N1的电压电位会被设置为预设高电压VDD。并且，由于第四节点N4和第五节点N5处于浮接(floating)状态，第一节点N1和第四节点N4的电压差，会相同于上述《公式2》所示的电压差值。

因此，于发光阶段T3中，像素电路110的驱动晶体管220会提供驱动电流Idri至第三节点N3(亦即，发光单元230的阳极端)，以控制发光单元230产生特定的灰阶亮度。其中，驱动电流Idri的大小可以由下列的《公式4》表示：

其中，Vth2代表驱动晶体管220的临界电压，k1代表驱动晶体管220的载流子迁移率(carrier mobility)、栅极氧化层的单位电容大小以及栅极宽长比三者的乘积。

如前所述，匹配晶体管210和驱动晶体管220的临界电压会相同或几乎相同，所以《公式4》可以进一步简化为下列的《公式5》：

由上述《公式5》可知，即使显示面板100中不同区域的像素电路110的驱动晶体管220具有不同的临界电压，每个像素电路110的驱动电流Idri的大小仍然会与数据电压Vdata具有固定的对应关系。因此，显示面板100可以提供均匀的显示画面。

在某些实施例中，显示面板100的第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4是由N型晶体管来实现。在此情况下，显示面板100的第一控制信号CT1、第二控制信号CT2和第三控制信号CT3的致能电位VE为高电压电位，而禁能电位VS则为低电压电位。

图5为根据本发明另一实施例的显示面板500简化后的功能方块图。显示面板500相似于显示面板100，差异在于显示面板500包含多个像素电路510以及多个补偿电路540，其中每个补偿电路540对应耦接于显示面板500的一列的像素电路510。

图6为图5的显示面板500放大后的局部示意图。如图6所示，补偿电路540包含电流源电路CS和匹配晶体管610。电流源电路CS用于输出参考电流Iref至第六节点N6。匹配晶体管610包含第一端、第二端和控制端，匹配晶体管610的第一端耦接于第六节点N6，匹配晶体管610的第二端和控制端则皆用于接收参考电压Vref。

像素电路510包含驱动晶体管620、发光单元630、写入电路640、重置电路650、第三电容C3和第四电容C4。写入电路640用于依据第一控制信号CT1将数据电压Vdata传递至第七节点N7。重置电路650耦接于第六节点N6、第七节点N7和第八节点N8，用于依据第二控制信号CT2将匹配晶体管610的临界电压和预设高电压VDD分别传递至第七节点N7和第八节点N8。

具体而言，写入电路540包含第五开关SW5。第五开关SW5包含第一端、第二端和控制端，第五开关SW5的第一端用于接收数据电压Vdata，第五开关SW5的第二端耦接于第七节点N7，第五开关SW5的控制端用于接收第一控制信号CT1。

重置电路550则包含第六开关SW6和第七开关SW7。第六开关SW6包含第一端、第二端和控制端，第六开关SW6的第一端用于自补偿电路540接收匹配晶体管610的临界电压，第六开关SW6的第二端耦接于第七节点N7，第六开关SW6的控制端用于接收第二控制信号CT2。第七开关SW7包含第一端、第二端和控制端，第七开关SW7的第一端耦接于第八节点N8，第七开关SW7的第二端用于接收预设高电压VDD，第七开关SW7的控制端用于接收第二控制信号CT2。

驱动晶体管620包含第一端、第二端和控制端，驱动晶体管620的第一端用于接收预设高电压VDD，驱动晶体管620的第二端耦接于第九节点N9，驱动晶体管620的控制端则耦接于第八节点N8。

另外，第三电容C3耦接于第七节点N7和第八节点N8之间。第四电容C4包含第一端和第二端，第四电容C4的第一端耦接于第七节点N7，第四电容C4的第二端则用于接收预设高电压VDD。发光单元630包含阴极端和阳极端，阴极端用于接收预设低电压VSS，阳极端则耦接于第九节点N9。

实作上，匹配晶体管610、驱动晶体管620、第五开关SW5、第六开关SW6和第七开关SW7可由P型晶体管来实现。发光单元230可以用有机发光二极管或是微发光二极管等等发光材料来实现。

当匹配晶体管610接收到参考电流Iref时，补偿电路540会通过第六节点N6将匹配晶体管610的临界电压输出至补偿电路540所耦接的像素电路510，以补偿不同像素电路510的驱动晶体管620的临界电压变异。以下将以图6搭配图7来进一步说明补偿电路540和像素电路510的配合运作。

于补偿阶段T1中，第一控制信号CT1为禁能电位VS(例如，高电压电位)，第二控制信号CT2为致能电位VE(例如，低电压电位)。因此，第五开关SW5处于关断状态，第六开关SW6和第七开关SW7处于导通状态。并且，电流源电路CS会提供参考电流Iref至匹配晶体管610。

如此一来，补偿电路540和像素电路510会形成如图8A所示的等效电路。如图8A所示，由于匹配晶体管610为二极管耦接形式(diode-connected)的晶体管，当参考电流Iref流经匹配晶体管610时，第六节点N6的电压电位可以由下列的《公式6》表示：

其中，V6表示第六节点N6的电压电位，Vth3表示匹配晶体管610的临界电压。另外，k2代表匹配晶体管610的载流子迁移率、栅极氧化层的单位电容大小以及栅极宽长比三者的乘积。

由于第六节点N6通过第六开关SW6和第七节点N7互相导通，第七节点N7的电压电位被设置为如《公式6》所示的电压值。并且，预设高电压VDD会通过第七开关SW7传递至第八节点N8，使得第八节点N8的电压电位被设置为预设高电压VDD。

在写入阶段T2中，第一控制信号CT1为致能电位VE，第二控制信号CT2为禁能电位VS。因此，第五开关SW5处于导通状态，而第六开关SW6和第七开关SW7处于关断状态。

如此一来，补偿电路540和像素电路510会形成如图8B所示的等效电路。如图8B所示，第七节点N7的电压电位会自《公式6》所示的电压值转变为数据电压Vdata，且第七节点N7的电压变化量会通过第四电容C4的电容耦合效应传递至第八节点N8。因此，第八节点N8的电压电位可以由下列的《公式7》表示：

其中，V8表示第八节点N8的电压电位。

在发光阶段T3中，第一控制信号CT1和第二控制信号CT2皆为禁能电位VS。因此，第五开关SW5、第六开关SW6和第七开关SW7都处于关断状态。

因此，补偿电路540和像素电路510会形成如图8C所示的等效电路。如图8C所示，驱动晶体管620会提供驱动电流Idri至第九节点N9(亦即，发光单元630的阳极端)，且驱动电流Idri的大小可以由下列的《公式8》表示：

其中，Vth4表示驱动晶体管620的临界电压。k3代表驱动晶体管620的载流子迁移率、栅极氧化层的单位电容大小以及栅极宽长比三者的乘积。

由于匹配晶体管610和驱动晶体管620的临界电压会相同或几乎相同，所以《公式8》可以进一步简化为下列的《公式9》：

由上述《公式9》可知，即使显示面板500中不同区域的像素电路510的驱动晶体管620具有不同的临界电压，每个像素电路510的驱动电流Idri的大小仍然会与数据电压Vdata具有固定的对应关系。因此，显示面板500可以提供均匀的显示画面。

在某些实施例中，显示面板500的第五开关SW5、第六开关SW6和第七开关SW7是由N型晶体管来实现。在此情况下，显示面板500的第一控制信号CT1和第二控制信号CT2的致能电位VE为高电压电位，而禁能电位VS则为低电压电位。

图9为根据本发明又一实施例的显示面板900简化后的功能方块图。显示面板900相似于显示面板100，差异在于显示面板900包含多个像素电路910以及多个补偿电路940，其中每个补偿电路940对应耦接于显示面板900的一列的像素电路910。

图10为图9的显示面板900放大后的局部示意图。如图10所示，补偿电路940包含匹配晶体管1010以及电流源电路CS。匹配晶体管1010包含第一端、第二端和控制端，匹配晶体管1010的第一端用于接收参考电压Vref，匹配晶体管的第二端和控制端耦接于第十节点N10。电流源电路CS耦接于第十节点N10，用于自匹配晶体管1010抽取参考电流Iref。

像素电路910包含第八开关SW8、第九开关SW9、第十开关SW10、第五电容C5、驱动晶体管1020和发光单元1030。第八开关SW8包含第一端、第二端和控制端，第八开关SW8的第一端耦接于第十节点N10，第八开关SW8的第二端耦接于第十一节点N11，第八开关SW8的控制端用于接收第一控制信号CT1。第九开关SW9包含第一端、第二端和控制端，第九开关SW9的第一端用于接收预设高电压VDD，第九开关SW9的第二端耦接于第十二节点N12，第九开关SW9的控制端用于接收第二控制信号CT2。第十开关SW10包含第一端、第二端和控制端，第十开关SW10的第一端耦接于第十二节点N12，第十开关SW10的第二端用于接收数据电压Vdata，第十开关SW10的控制端用于接收第一控制信号CT1。

驱动晶体管1020包含第一端、第二端和控制端，驱动晶体管1020的第一端耦接于第十二节点N12，驱动晶体管1020的第二端耦接于第十三节点N13，驱动晶体管1020的控制端耦接于第十一节点N11。

另外，第五电容C5耦接于第十一节点N11和第十二节点N12之间。发光单元1030包含阴极端和阳极端，阴极端用于接收预设低电压VSS，阳极端耦接于第十三节点N13。

实作上，匹配晶体管1010、驱动晶体管1020、第八开关SW8、第九开关SW9和第十开关SW10可由P型晶体管来实现。发光单元1030可以用有机发光二极管或是微发光二极管等等发光材料来实现。

当参考电流Iref流经匹配晶体管1010时，补偿电路940会通过第十节点N10将匹配晶体管1010的临界电压输出至补偿电路940所耦接的像素电路910，以补偿不同像素电路910的驱动晶体管1020的临界电压变异。以下将以图10搭配图11来进一步说明补偿电路940和像素电路910的运作方式。

于补偿阶段T1中，第一控制信号CT1为致能电位VE(例如，低电压电位)，第二控制信号CT2为禁能电位VS(例如，高电压电位)。因此，第八开关SW8和第十开关SW10处于导通状态，而第九开关SW9则处于关断状态。并且，电流源电路CS会自匹配晶体管1010抽取参考电流Iref。

因此，补偿电路940和像素电路910会形成如图12A所示的等效电路。如图12A所示，因为匹配晶体管1010是二极管耦接形式的晶体管，所以当参考电流Iref流经匹配晶体管1010时，第十节点N10的电压电位可以由下列的《公式10》表示：

其中，V10代表第十节点N10的电压电位，Vth5代表匹配晶体管1010的临界电压。另外，k4代表匹配晶体管1010的载流子迁移率、栅极氧化层的单位电容大小以及栅极宽长比三者的乘积。

由于第十节点N10经由第八开关SW8和第十一节点N11互相导通，第十一节点N11的电压电位会被设置为如《公式10》所示的电压值。并且，数据电压Vdata会经由第十开关SW10传递至第十二节点N12，使得第十二节点N12的电压电位被设置为数据电压Vdata。因此，第十一节点N11和第十二节点N12的电压差可以由下列的《公式11》表示：

其中，V11代表第十一节点N11的电压电位。

由上述可知，像素电路910的晶体管临界电压补偿和数据写入是在同一运作阶段中执行。因此，像素电路910的运作过程省略了前述的写入阶段T2。

在发光阶段T3中，第一控制信号CT1为禁能电位VS，第二控制信号CT2则为致能电位VE。因此，第八开关SW8和第十开关SW10处于关断状态，而第九开关SW9则处于导通状态。

如此一来，补偿电路940和像素电路910会形成如图12B所示的等效电路。如图12B所示，驱动晶体管1020会提供驱动电流Idri至第十三节点N13(亦即，发光单元1030的阳极端)。由于第十一节点N11处于浮接状态，所以第十一节点N11和第十二节点N12的电压差，会相同于《公式11》所示的电压差值。

因此，驱动电流Idri的大小可以由下列的《公式12》表示：

其中，Vth6代表驱动晶体管1020的临界电压。k5代表驱动晶体管1020的载流子迁移率、栅极氧化层的单位电容大小以及栅极宽长比三者的乘积。

由于匹配晶体管1010和驱动晶体管1020的临界电压会相同或几乎相同，所以《公式12》可以进一步简化为下列的《公式13》：

由上述《公式13》可知，即使显示面板900中不同区域的像素电路910的驱动晶体管1020具有不同的临界电压，每个像素电路910的驱动电流Idri的大小仍然会与数据电压Vdata具有固定的对应关系。因此，显示面板900可以提供均匀的显示画面。

在某些实施例中，显示面板900的第八开关SW8、第九开关SW9和第十开关SW10是由N型晶体管来实现。在此情况下，显示面板900的第一控制信号CT1和第二控制信号CT2的致能电位VE为高电压电位，而禁能电位VS则为低电压电位。

在说明书及权利要求书中使用了某些词汇来指称特定的元件。然而，所属技术领域中具有通常知识者应可理解，同样的元件可能会用不同的名词来称呼。说明书及权利要求书并不以名称的差异做为区分元件的方式，而是以元件在功能上的差异来做为区分的基准。在说明书及权利要求书所提及的「包含」为开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或信号连接至该第二元件。

另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的涵义。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种显示面板，其特征在于，包含：

多个像素电路，位于一显示区；以及

一补偿电路，位于一非显示区，且耦接于该些像素电路中的部分该些像素电路，该补偿电路包含：

一第一开关，包含一第一端、一第二端和一控制端，该第一开关的该第一端用于接收一预设高电压，该第一开关的该第二端耦接于一第一节点，该第一开关的该控制端用于接收一第一控制信号；

一第二开关，包含一第一端、一第二端和一控制端，该第二开关的该第一端耦接于一第二节点，该第二开关的该第二端耦接于该第一节点，该第二开关的该控制端用于接收一第二控制信号；以及

一匹配晶体管，包含一第一端、一第二端和一控制端，该匹配晶体管的该第一端用于接收一预设低电压，该匹配晶体管的该第二端耦接于该第二节点，该匹配晶体管的该控制端用于接收一参考电压；

其中，该补偿电路用于通过该第一节点选择性地输出该预设高电压或该匹配晶体管的一临界电压至该部分像素电路。

2.如权利要求1所述的显示面板，其特征在于，其中，该些像素电路中的一像素电路包含：

一驱动晶体管，包含一第一端、一第二端和一控制端，该驱动晶体管的该第一端耦接于该第一节点，该驱动晶体管的该第二端耦接于一第三节点，该驱动晶体管的该控制端耦接于一第四节点；

一第三开关，包含一第一端、一第二端和一控制端，该第三开关的该第一端用于接收一数据电压，该第三开关的该第二端耦接于一第四节点，该第三开关的该控制端用于接收一第三控制信号；

一第四开关，包含一第一端、一第二端和一控制端，该第四开关的该第一端用于接收该预设低电压，该第四开关的该第二端耦接于一第五节点，该第四开关的该控制端用于接收该第二控制信号；

一第一电容，耦接于该第一节点和该第五节点之间；

一第二电容，耦接于该第四节点和该第五节点之间；以及

一发光单元，包含一阴极端和一阳极端，该阴极端用于接收该预设低电压，该阳极端耦接于该第三节点。

3.如权利要求2所述的显示面板，其特征在于，其中，于一补偿阶段中，该第一控制信号和该第三控制信号为一禁能电位，该第二控制信号为一致能电位，

于一写入阶段中，该第一控制信号为该禁能电位，该第二控制信号和该第三控制信号为该致能电位，

于一发光阶段中，该第一控制信号为该致能电位，该第二控制信号和该第三控制信号为该禁能电位。

4.一种显示面板，其特征在于，包含：

多个像素电路，位于一显示区；以及

一补偿电路，位于一非显示区，且耦接于该些像素电路中的部分该些像素电路，该补偿电路包含：

一电流源电路，用于输出一参考电流至一第六节点；以及

一匹配晶体管，包含一第一端、一第二端和一控制端，该匹配晶体管的该第一端耦接于该第六节点，该匹配晶体管的该第二端和该控制端用于接收一参考电压；

其中，当该匹配晶体管接收到该参考电流时，该补偿电路通过该第六节点将该匹配晶体管的一临界电压输出至该部分像素电路。

5.如权利要求4所述的显示面板，其特征在于，其中，该些像素电路中的一像素电路包含：

一写入电路，用于依据一第一控制信号将一数据电压传递至一第七节点；

一重置电路，耦接于该第六节点、该第七节点和一第八节点，用于依据一第二控制信号将该临界电压和一预设高电压分别传递至该第七节点和一第八节点；

一驱动晶体管，包含一第一端、一第二端和一控制端，该驱动晶体管的该第一端用于接收该预设高电压，该驱动晶体管的该第二端耦接于一第九节点，该驱动晶体管的该控制端耦接于该第八节点；

一第三电容，耦接于该第七节点和该第八节点之间；

一第四电容，包含一第一端和一第二端，该第四电容的该第一端耦接于该第七节点，该第四电容的该第二端用于接收该预设高电压；以及

一发光单元，包含一阴极端和一阳极端，该阴极端用于接收该预设低电压，该阳极端耦接于该第九节点。

6.如权利要求5所述的显示面板，其特征在于，其中，该写入电路包含：

一第五开关，包含一第一端、一第二端和一控制端，该第五开关的该第一端用于接收该数据电压，该第五开关的该第二端耦接于该第七节点，该第五开关的该控制端用于接收该第一控制信号；

其中，该重置电路包含：

一第六开关，包含一第一端、一第二端和一控制端，该第六开关的该第一端用于接收该临界电压，该第六开关的该第二端耦接于该第七节点，该第六开关的该控制端用于接收该第二控制信号；以及

一第七开关，包含一第一端、一第二端和一控制端，该第七开关的该第一端耦接于该第八节点，该第七开关的该第二端用于接收该预设高电压，该第七开关的该控制端用于接收该第二控制信号。

7.如权利要求6所述的显示面板，其特征在于，其中，于一补偿阶段中，该第一控制信号为一禁能电位，该第二控制信号为一致能电位，

于一写入阶段中，该第一控制信号为该致能电位，该第二控制信号为该禁能电位，

于一发光阶段中，该第一控制信号和该第二控制信号为禁能电位。

8.一种显示面板，其特征在于，包含：

多个像素电路，位于一显示区；以及

一补偿电路，位于一非显示区，且耦接于该些像素电路中的部分该些像素电路，该补偿电路包含：

一匹配晶体管，包含一第一端、一第二端和一控制端，该匹配晶体管的该第一端用于接收一参考电压，该匹配晶体管的该第二端和该控制端耦接于一第十节点；以及

一电流源电路，耦接于该第十节点，用于自该匹配晶体管抽取一参考电流；

其中，当该参考电流流经该匹配晶体管时，该补偿电路通过该第十节点将该匹配晶体管的一临界电压输出至该部分像素电路。

9.如权利要求8所述的显示面板，其特征在于，其中，该些像素电路中的一像素电路包含：

一第八开关，包含一第一端、一第二端和一控制端，该第八开关的该第一端耦接于该第十节点，该第八开关的该第二端耦接于一第十一节点，该第八开关的该控制端用于接收一第一控制信号；

一第九开关，包含一第一端、一第二端和一控制端，该第九开关的该第一端用于接收该预设高电压，该第九开关的该第二端耦接于一第十二节点，该第九开关的该控制端用于接收一第二控制信号；

一第十开关，包含一第一端、一第二端和一控制端，该第十开关的该第一端耦接于该第十二节点，该第十开关的该第二端用于接收一数据电压，该第十开关的该控制端用于接收该第一控制信号；

一第五电容，耦接于该第十一节点和该第十二节点之间；

一驱动晶体管，包含一第一端、一第二端和一控制端，该驱动晶体管的该第一端耦接于该第十二节点，该驱动晶体管的该第二端耦接于一第十三节点，该驱动晶体管的该控制端耦接于该第十一节点；以及

一发光单元，包含一阴极端和一阳极端，该阴极端用于接收该预设低电压，该阳极端耦接于该第十三节点。

10.如权利要求9所述的显示面板，其特征在于，其中，于一补偿阶段中，该第一控制信号为一致能电位，该第二控制信号为一禁能电位，

于一发光阶段中，该第一控制信号为该禁能电位，该第二控制信号为该致能电位。