CN109427398A - 存储器设备及其操作方法 - Google Patents

存储器设备及其操作方法 Download PDF

Info

Publication number
CN109427398A
CN109427398A CN201811002213.2A CN201811002213A CN109427398A CN 109427398 A CN109427398 A CN 109427398A CN 201811002213 A CN201811002213 A CN 201811002213A CN 109427398 A CN109427398 A CN 109427398A
Authority
CN
China
Prior art keywords
voltage
group
value
column
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811002213.2A
Other languages
English (en)
Other versions
CN109427398B (zh
Inventor
黄广宇
刘海涛
合田晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109427398A publication Critical patent/CN109427398A/zh
Application granted granted Critical
Publication of CN109427398B publication Critical patent/CN109427398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请涉及存储器设备及其操作方法。一些实施例包含设备和操作所述设备的方法。所述设备中的一些包含与介电材料的第一群组交错的导电材料的第一群组、延伸穿过导电材料的第一群组和介电材料的第一群组的第一柱、沿第一柱定位的存储器单元、耦合到导电材料中的一个的导电触点，以及延伸穿过导电材料的第二群组和介电材料的第二群组的第二柱。所述第二柱包含耦合到导电区的第一部分、第二部分和第三部分，以及耦合到导电触点的第四部分。所述第二部分位于第一和第三部分之间。所述第二部分具有小于第一和第四部分中的每一个的掺杂浓度的掺杂浓度。

Description

存储器设备及其操作方法
技术领域
本申请涉及存储器设备以及用于操作存储器设备的方法。
背景技术
存储器装置广泛地用于计算机、蜂窝式电话和许多其它电子项目中。常规的存储器装置(例如，3D(三维)快闪存储器装置)具有许多存储器单元以存储信息。存储器装置具有导电线和电路以将电压提供到导电线以便在不同存储器操作期间存取存储器单元。此类电路通常包含驱动器(例如，开关)以将来自电压源的电压传递到相应的导电线。一些存储器操作可使用相对高的电压(例如，存储器装置的操作电压的10到20倍)。许多常规的驱动器被设计成维持此类高压。然而，一些存储器装置可在它们的一些操作中使用甚至更高的电压。此类更高的电压可使得一些常规的驱动器不可靠。设计驱动器以支持此类更高的电压可能给与常规的驱动器相关联外围电路添加复杂度。
发明内容
在一个方面中，本申请提供一种设备，所述设备包括：导电材料的第一群组，其与介电材料的第一群组交错；第一柱，其延伸穿过所述导电材料的第一群组和所述介电材料的第一群组；存储器单元，其沿所述第一柱定位；导电触点，其耦合到所述导电材料的第一群组的导电材料；以及第二柱，其延伸穿过导电材料的第二群组和介电材料的第二群组，所述第二柱包含第一部分、第二部分和第三部分，以及第四部分，所述第二和第三部分位于所述第一和第四部分之间，并且所述第二部分位于第一和第三部分之间，其中所述第一部分耦合到导电区，以及所述第四部分耦合到导电触点，并且所述第二部分具有小于所述第一和第四部分中的每一个的掺杂浓度的掺杂浓度。
在另一方面中，本申请提供一种设备，所述设备包括：导电材料的第一群组，其与介电材料的第一群组交错；第一柱，其延伸穿过所导电材料的第一群组和所述介电材料的第一群组；存储器单元，其沿所述第一柱定位；导电触点，其耦合到所述导电材料的第一群组的导电材料；以及第二柱，其延伸穿过导电材料的第二群组和介电材料的第二群组，所述第二柱包含介电质部分、第一部分和第二部分，并且所述第一部分位于所述介电质部分和所述第二部分之间，其中所述介电质部分接触导电区，以及所述第二部分耦合到所述导电触点。
在另一方面中，本申请提供一种方法，所述方法包括：施加电压到存储器装置的数据线，所述数据线耦合到包含沿第一柱定位的存储器单元的存储器单元串和字线以存取所述存储器单元；施加电压的集合到与耦合在导电区与所述字线当中的字线之间的第二柱相关联的控制栅极的群组，其中在所述控制栅极的群组当中所述控制栅极的群组的第一控制栅极最接近于所述导电区，并且第二控制栅极最接近于所述字线，并且施加所述电压的集合包含：施加所述电压的集合的第一电压到所述第一控制栅极，所述第一电压具有第一值；以及施加所述电压的集合的第二电压到所述第二控制栅极，所述第一电压具有不同于所述第一值的第二值。
附图说明
图1示出了根据本文中描述的一些实施例的呈存储器装置的形式的设备的方块图。
图2示出了根据本文中描述的一些实施例的包含存储器单元串和驱动器(例如，驱动器电路)的存储器装置的一部分的方块图。
图3示出了根据本文中描述的一些实施例的图2的存储器装置的一部分的结构的侧视图。
图4示出了根据本文中描述的一些实施例的图3的存储器装置的部分的结构的俯视图。
图5示出了根据本文中描述的一些实施例的图2、图3和图4的存储器装置的驱动器的一部分的结构。
图6示出了根据本文中描述的一些实施例的可为图5的驱动器的变化的驱动器的一部分的结构。
图7示出了根据本文中描述的一些实施例的可为图5的驱动器的另一变化的驱动器的一部分的结构。
图8示出了根据本文中描述的一些实施例的可为图7的驱动器的变化的驱动器的一部分的结构。
具体实施方式
图1示出了根据本文中描述的一些实施例的呈存储器装置100的形式的设备的方块图。存储器装置100可包含存储器阵列(或多个存储器阵列)101，其含有经布置于例如块BLK0和BLK1的块(存储器单元的块)中的存储器单元102。块BLK0和BLK1中的每一个可包含其自身的子块，例如，子块SB0和SB1。在存储器装置100的物理结构中，存储器单元102可以垂直地布置(例如，层叠在彼此上方)在存储器装置100的衬底(例如，半导体衬底)上方。图1示出了存储器装置100作为实例，其具有两个块BLK0和BLK1以及块中的每一个中的两个子块。存储器装置100可具有两个以上块和在所述块中的每一个中的两个以上子块。
如图1中所示，存储器装置100可包含存取线(其可包含字线)150和数据线(其可包含位线)170。存取线150可携载信号(例如，字线信号)WL0到WLm。数据线170可携带信号(例如，位线信号)BL0到BLn。存储器装置100可使用存取线150选择性存取块BLK0和BLK1的存储器单元102，和使用数据线170与块BLK0和BLK1的存储器单元102选择性交换信息(例如，数据)。
存储器装置100可包含地址寄存器107以接收线(例如，地址线)103上的地址信息(例如，地址信号)ADDR。存储器装置100可包含可解码来自地址寄存器107的地址信息的行存取电路108和列存取电路109。基于经解码地址信息，存储器装置100可确定将在存储器操作期间存取块BLK0和BLK1的哪些子块的哪些存储器单元102。存储器装置100可包含驱动器(驱动器电路)140，其可以是行存取电路108的部分。驱动器140可包含参考图2到图8更详细地描述的驱动器。驱动器140可操作(例如，操作为开关)以在存储器装置100的操作期间在提供电压的节点与相应的存取线150之间形成(或不形成)导电路径(例如，电流路径)。
存储器装置100可执行读取操作以从块BLK0和BLK1的存储器单元102中读取(例如，感测)信息(例如，先前所存储的信息)，或执行写入(例如，编程)操作以将(例如，程序)信息存储在块BLK0和BLK1的存储器单元102中。存储器装置100可使用与信号BL0到BLn相关联的数据线170以提供待存储于存储器单元102中的信息或获得从存储器单元102中读取(例如，感测)的信息。存储器装置100还可执行擦除操作以擦除来自块BLK0和BLK1的存储器单元102中的一些或全部的信息。
存储器装置100可包含控制单元118，其可经配置以基于线104上的控制信号控制存储器装置100的存储器操作。线104上的控制信号的实例包含一或多个时钟信号和其它信号(例如，芯片启用信号CE#、写入启用信号WE#)以指示存储器装置100可执行哪个操作(例如，读取、写入或擦除操作)。
存储器装置100可包含感测和缓冲电路120，其可包含例如感测放大器和页缓冲电路(例如，数据锁存器)的组件。感测和缓冲电路120可响应于来自列存取电路109的信号BL_SEL0到BL_SELn。感测和缓冲电路120可经配置以确定(例如，通过感测)从块BLK0和BLK1的存储器单元102(例如，在读取操作期间)读取的信息的值且将信息的值提供到线(例如，全局数据线)175。感测和缓冲电路120还可经配置以使用线175上的信号以基于线175上的信号的值(例如，电压值)(例如，在写入操作期间)确定待存储(例如，经编程)在块BLK0和BLK1的存储器单元102中的信息的值(例如，在写入操作期间)。
存储器装置100可包含输入/输出(I/O)电路117以在块BLK0和BLK1的存储器单元102与线(例如，I/O线)105之间交换信息。线105上的信号DQ0到DQN可表示从块BLK0和BLK1的存储器单元102读取或存储于其中的信息。线105可包含存储器装置100内的节点或其中可驻留存储器装置100的封装上的引脚(或焊球)。在存储器装置100外部的其它装置(例如，存储器控制器或处理器)可通过线103、104和105与存储器装置100通信。
存储器装置100可接收供电电压，所述供电电压包含供电电压Vcc和Vss。供电电压Vss可在地面电位(例如，具有近似地零伏特的值)下操作。供电电压Vcc可包含从例如电池或交流电到直流电(AC-DC)转换器电路的外部电源供应到存储器装置100的外部电压。
存储器单元102中的每一个可以经编程以存储表示至多一个位(例如，单个位)的值或表示多个位(例如，两个、三个、四个或其它数目的位)的值的信息。举例来说，存储器单元102中的每一个可经编程以存储表示单个位的二进制值“0”或“1”的信息。单个位每单元有时被称作单个层级单元。在另一实例中，存储器单元102中的每一个可经编程以存储表示多个位的值的信息，例如，两个位的四个可能的值“00”、“01”、“10”和“11”中的一个、三个位的八个可能的值“000”、“001”、“010”、“011”、“100”、“101”、“110”和“111”中的一个或另一数目的多个位的其它值中的一个。具有存储多个位的能力的单元有时被称作多层级单元(或多状态单元)。
存储器装置100可包含非易失性存储器装置，且存储器单元102可包含非易失性存储器单元，使得存储器单元102可保留当电力(例如，电压Vcc、Vss或两个)从存储器装置100断开时存储于其上的信息。举例来说，存储器装置100可以是快闪存储器装置，例如，NAND闪存(例如，3维(3-D)NAND)、或NOR快闪存储器装置，或另一种类的存储器装置，例如，可变电阻存储器装置(例如，相变存储器装置或电阻性随机存取存储器(RAM)装置)。
所属领域的一般技术人员可认识到，存储器装置100可包含其它组件，其中若干在图1中未示出以便不混淆本文中所描述的实例实施例。存储器装置100的至少一部分可包含结构且执行与结构类似或相同的操作和下文参考图2到图8所描述的存储器装置中的任一个的操作。
图2示出了根据本文中描述的一些实施例的存储器装置200的一部分的方块图，所述存储器装置包含存储器单元串231和232以及驱动器(例如，驱动器电路)240、241、242和243。存储器装置200可对应于图1的存储器装置100。举例来说，存储器单元串231和232可以是可对应于图1的存储器阵列101的图2的存储器阵列的部分，并且驱动器240、241、242和243可对应于图1的驱动器140。
存储器装置200可包含携带信号(例如，位线信号)BL0的数据线270。数据线270可以构造为导电线(其包含导电材料)。存储器单元串231和232可共享数据线270。图2示出了存储器装置200的一个数据线270的实例。然而，存储器装置200可包含许多数据线。
存储器装置200可包含可携带信号SRC(例如，源极线信号)的线299。线299可以构造为导电线(其包含导电材料)并且可以形成存储器装置200的源极的一部分(例如，源极线)。
如图2中所示，存储器装置200可包含：存储器单元210、211、212和213；选择栅极(例如，漏极选择栅极或晶体管)261和262；以及选择栅极(例如，源极选择栅极或晶体管)260。存储器装置200可包含：选择线(例如，漏极选择线)281和282以分别控制(例如，开启或关闭)选择栅极261和262；以及选择线(例如，源极选择线)280以控制(例如，开启或关闭)选择栅极260。
存储器单元串231和232中的每一个可包含存储器单元210中的一个、存储器单元211中的一个、存储器单元212中的一个以及存储器单元213中的一个。在相应的存储器单元串中的存储器单元210、211、212和213是在相应的漏极选择栅极(例如，选择栅极261或262)和相应的源极选择栅极(例如，选择栅极260中的一个)之间串联耦合的。
图2示出了每个存储器单元串中的四个存储器单元210、211、212和213的实例。存储器单元串231和232中的每一个中的存储器单元的数目可以改变。图2示出了两个存储器单元串和耦合在数据线270与线299之间的相关联的选择栅极(例如，漏极和源极选择栅极)的实例以有助于集中于本文中所描述的实施例。然而，存储器装置200可包含许多存储器单元串并且它们的选择栅极耦合在数据线270与线299之间。
存储器装置200可包含存取线220、221、222和223，它们可以是可携带对应的信号(例如，本地字线信号)WL00、WL10、WL20和WL30的本地存取线(例如，本地字线的群组)。
存储器装置200可包含存取线220'、221'、222'和223'，其可以是可携带对应的信号(例如，全球字线信号)V0、V1、V2和V3的全球存取线(例如，全球字线的群组)。在特定时间信号V0、V1、V2和V3可以具备有不同电压或相同电压，这取决于在该特定时间存储器装置200在进行哪个操作。
如图2中所示，驱动器240、241、242和243可以耦合到在相应的存取线220、221、222和223与相应的存取线220'之间。驱动器240、241、242和243中的每一个可操作为可以开启(例如，放置在导电状态(或接通状态)中)或关闭(例如，放置在不导电状态(或断开状态)中)的开关。驱动器240、241、242和243可经配置以开启以便在相应的存取线220、221、222和223与220'、221'、222'和223'之间形成导电路径(例如，电流路径)。举例来说，当存储器单元串231或232被选择为将信息存储在存储器单元串231或232的所选择的存储器单元(或存储器单元)中或从存储器单元串231或232的所选择的存储器单元(或存储器单元)中读取信息时，在存储器装置200的读取和写入操作期间，驱动器240、241、242和243可以开启。
驱动器240、241、242和243可经配置以关闭以便不在相应的存取线220、221、222和223与220'、221'、222'和223'之间形成导电路径(例如，电流路径)。举例来说，当存储器单元串231或232不被选择为在存储器单元串231或232的所选择的存储器单元(或多个存储器单元)中存储信息或从存储器单元串231或232的所选择的存储器单元(或多个存储器单元)中读取信息时，驱动器240、241、242 243可以关闭。
如图2中所示，驱动器240、241、242和243中的每一个可包含控制栅极(多个控制栅极)251、252、253、254、255和256。驱动器240、241、242和243可共享控制栅极251到256，使得分别提供给控制栅极251到256的信号(例如，控制信号或电压)CG1、CG2、CG3、CG4、CG5和CG6(图3中所示)可用于同时控制(例如，同时开启或同时关闭)驱动器240、241、242和243。图2示出了其中驱动器240、241、242和243中的每一个可包含六个控制栅极(例如，251、252、253、254、255和256)的实例。然而，控制栅极的数目可以改变。举例来说，驱动器240、241、242和243中的每一个可包含仅两个控制栅极和两个相关联的信号以控制两个控制栅极。在另一实例中，驱动器240、241、242和243中的每一个可包含三个或三个以上控制栅极和相关联的控制信号。
如图2中所示，存储器装置200可包含栅极控制电路247以将电压的不同集合提供给控制栅极251到256。举例来说，栅极控制电路247可提供电压的集合到相应的信号CG1、CG2、CG3、CG4、CG5和CG6(图3中所示)以同时开启驱动器240、241、242和243，并且提供电压的另一集合到信号CG1、CG2、CG3、CG4、CG5和CG6以同时关闭驱动器240、241、242和243。
当驱动器240、241、242和243开启时驱动器240、241、242和243可提供来自相应的存取线220'、221'、222'和223'的(例如，驱动或传递)信号(例如，电压)V0、V1、V2和V3到相应的存取线220、221、222和223。当驱动器240、241、242和243关闭时驱动器240、241、242和243并不提供信号V0、V1、V2和V3到相应的存取线220、221、222和223。
存储器装置200可包含电压控制电路248以控制通过信号V0、V1、V2和V3提供到存取线220、221、222和223的电压的值。在存储器装置200的操作(例如，读取或写入操作)期间通过信号V0、V1、V2和V3提供的电压的值可以彼此不同。作为一个实例，在存储器装置200的读取操作中，如果存储器单元串231的存储器单元212被选择为读取(例如，以感测来自存储器单元串231的存储器单元212的信息)，那么施加到存取线222(与信号WL2相关联)的电压可具有一个值(例如，等于读取电压Vread的值(例如，V2＝Vread))，并且施加到存取线220、221和223的电压的值可以相同(例如，V0＝V1＝V3)，但是可以不同于电压Vread的值(例如，V2<V0、V2、V3)。在另一实例中，在存储器装置200的写入(例如，编程操作)中，如果存储器单元串231的存储器单元212被选择为存储信息，那么施加到存取线222(与信号WL2相关联)的电压可具有一个值(例如，等于编程电压Vprg的值(例如，V2＝Vprg(例如，30V)))，并且施加到存取线220、221和223的电压的值可以相同(例如，V0＝V1＝V3)，但是可以不同于电压V2的值(例如，V2>V0、V1、V3)。因此，通过信号V0、V1、V2和V3提供到存取线220、221、222和223(通过相应的柱240p、241p、242p和243p)的电压的值可以在存储器装置200的操作之间(例如，在读取与写入操作之间)不同。
在期存储器装置200擦除来自存储器单元串231和232的信息的擦除操作间，擦除电压(例如，近似地30V的Verase)可施加到数据线270和线299，并且存取线220、221、222和223可以施加有零伏特。在存储器装置200擦除来自共享数据线270的其它存储器单元串的信息的擦除操作期间，擦除电压还可以施加到数据线270和线299，然而，存取线220、221、222和223可以放置在浮动条件中(或替代地施加有一些电压(通过柱240p、241p、242p和243p))。
在驱动器240的物理结构中(如参考图3到图8更详细描述的)，柱240p、241p、242p和243p中的每一个可包含耦合在相应的本地存取线(例如，存取线220、221、222和223中的一个)与相应的全球存取线(例如，线220'到223'中的一个)之间的不同部分。举例来说，如图2中所示，柱240p可包含部分240d、240a、240b和240s。部分240d、240a、240b和240s可以分别是柱240p的漏极的部分、相对于漏极的轻掺杂部分、主体(例如，通道)和源极。在驱动器240的物理结构中，它可包含柱(例如，垂直柱)240p，其中部分240d、240b和240s可以是柱240p的部分。在图2中，当驱动器240开启时驱动器240可在存取线220与220'之间穿过部分240d、240a、240b和240s形成导电路径。当驱动器240关闭时柱240p并不在存取线220与220'之间形成导电路径。
驱动器241到243中的每一个可包含类似于驱动器240的元件的元件(例如，柱和相关联的部分)。举例来说，驱动器241可包含柱241p，所述柱可包含部分241d、241a、241b和241s。驱动器242可包含柱242p，所述柱可包含部分242d、242a、242b和242s。驱动器243可包含柱243p，所述柱可包含部分243d、243a、243b和243s。
图3示出了根据本文中描述的一些实施例的存储器装置200的一部分的结构的侧视图。图3中的存储器装置200的结构对应于图2中所示的存储器装置200的示意图的一部分。如图3中所示，存储器装置200可包含衬底390，在所述衬底上存储器单元串231和232的存储器单元210、211、212和213可以形成于衬底390上的不同层级(内部层级)中(例如，相对于线299和衬底390垂直地形成于z方向中)。
存储器装置200的衬底390可包含单晶(也被称作单晶体)半导体材料。举例来说，衬底390可包含单晶硅(也被称作单晶体硅)。衬底390的单晶半导体材料可包含杂质，使得衬底390可具有特定导电性类型(例如，n型或p型)。
栅极控制电路247和电压控制电路248可以形成于衬底390中。虽然在图3中未示出，但是衬底390可包含(可以位于线299下方的)电路。此类电路可包含感测放大器、缓冲器(例如，页缓冲器)、解码器以及存储器装置200的其它电路组件。
如图3中所示，数据线270可具有在垂直于z方向的x方向上延伸的长度。数据线270可包含导电材料(例如，经导电掺杂的多晶硅(经掺杂多晶硅)、金属或其它导电材料)。线299可包含导电材料并且可具有在x方向上延伸的长度。图3示出了其中线299(例如，源极)可以形成于衬底390的一部分上方的实例(例如，通过在衬底390上方沉积导电材料)。替代地，线299可形成于衬底390的一部分中或形成于衬底390的一部分上(例如，通过掺杂衬底390的一部分)。在存储器装置200的另一替代结构中，线299可以形成于介电材料(例如，衬底390上方的氧化物材料)上方。
选择线(例如，漏极选择线)281和282可以位于数据线270与存储器单元串231和232之间的层级中。选择线(例如，源极选择线)280可以位于存储器单元串231和232与线299(和衬底390)之间的层级中。
存储器单元串231和232的存储器单元210、211、212和213可以位于选择线281和282的层级与选择线280的层级之间的相应的层级中。存取线220、221、222和223(分别与存储器单元210、211、212和213相关联)可以位于分别与存储器单元210、211、212和213相同的层级中。
存取线220、221、222和223可包含导电材料(导电材料的群组)，所述导电材料可包含经导电掺杂的多晶硅、金属或其它导电材料。存储器装置200可包含与存取线220、221、222和223交错(位于之间的间隔中)的介电材料(例如，未标记)。此类介电材料的实例包含二氧化硅。选择线280、281和282的材料可包含经导电掺杂的多晶硅、金属或其它导电材料并且可以与存取线220、221、222和223的导电材料相同。
如图3中所示，存储器装置200可包含柱(存储器单元柱)331和332。柱331和332中的每一个可具有在z方向上穿过存取线220、221、222和223且穿过与存取线220、221、222和223交错的介电材料(例如，二氧化硅)延伸的长度(例如，相对于衬底390垂直延伸)。柱331和332中的每一个可接触形成数据线270的一部分的材料的导电区且可接触形成线299的一部分的材料的导电区。
柱331和332中的每一个可包含一种材料(或多种材料)以在数据线270与线299之间形成导电路径(例如，电流路径)。柱331和332中的每一个的此类材料(例如，未掺杂的或掺杂的多晶硅)可以是柱331和332当中相应的柱的通道的部分(在图3中未示出)。
为简单起见，图3省略了存储器单元210、211、212和213的详细结构。然而，存储器单元210、211、212和213可包含3D NAND存储器装置或其它非易失性存储器装置的结构。举例来说，存储器单元210、211、212和213可包含TANOS(TaN、Al2O3、Si3N4、SiO2、Si)结构、SONOS(Si、SiO2、Si3N4、SiO2、Si)结构、浮动栅极结构或其它存储器单元结构。
选择栅极260、261和262中的每一个可操作为开关(例如，场效应管(FET)结构)。因此，选择栅极260、261和262中的每一个可具有FET的结构。替代地，选择栅极260、261和262中的每一个可具有与存储器单元210、211、212和213相同的结构(例如，TANOS、SONOS或浮动栅极结构)。
如图3中所示，选择线280、281和282中的每一个是导电材料(例如，多晶硅、金属或其它导电材料)的片件(例如，单层)。选择线(例如，选择线280、281或282)可携带信号(例如，信号SGD1、SGD2或SGS)，但是它并不像开关(例如，晶体管)那样操作。选择栅极(例如，选择栅极260、261和262)可包含相应的选择线的一部分(例如，形成相应的选择线的导电材料的片件的一部分)和额外结构以执行功能(例如，晶体管的功能)。举例来说，选择栅极260中的每一个可包含选择线280的一部分和邻近选择线280沿柱331的结构的一部分(未示出)；选择栅极261可包含选择线281的一部分和邻近选择线281沿柱331的结构的一部分(未示出)；并且选择栅极262可包含选择线282的一部分和邻近选择线282沿柱332的结构的一部分(未示出)。
存储器装置200可包含导电段220z、221z、222z和223z(例如，在z方向上延伸的垂直段)并且接触相应的存取线220、221、222和223以及相应的导电触点220c、221c、222c和223c。相应的驱动器240、241、242和243的柱240p、241p、242p和243p可以通过相应的导电触点220c、221c、222c和223c以及相应的导电段220z、221z、222z和223z耦合到相应的存取线220、221、222和223。
如图3中所示，相应的驱动器240、241、242和243的控制栅极251到256可以位于存储器单元210、211、212和213所位于的层级之上(上方)的存储器装置200的不同层级中。控制栅极251到256可包含导电材料(导电材料的群组)，其可包含经导电掺杂的多晶硅(例如，n型或p型多晶硅)、金属或其它导电材料。存储器装置200可包含与控制栅极251到256交错(位于之间的间隔中)的介电材料(例如，未标记)。此类介电材料的实例包含二氧化硅。
柱240p、241p、242p和243p中的每一个可具有在z方向上延伸(例如，相对于衬底390垂直延伸)穿过控制栅极251到256且穿过与控制栅极251到256交错的介电材料(例如，二氧化硅)的长度。
存储器装置200可包含可以是形成相应的存取线(例如，全球存取线)220'、221'、222'和223'的部分的导电材料(例如，经导电掺杂的多晶硅、金属或其它导电材料)的部分的导电区240v、241v、242v和243v。虽然在图3中未示出，但是存储器装置200可包含导电连接件(其可以是存取线220'、221'、222'和223'的部分)，所述导电连接件可以形成为提供相应的柱240p、241p、242p和243p与电压控制电路248之间的电连接。如上文参考图2所描述，电压控制电路248(例如，形成于图3的衬底390中)可操作以将不同电压施加到存取线220、221、222和223(当驱动器240到243开启时(例如，同时开启)穿过相应的柱240p、241p、242p和243p)。
如图3中所示，柱240p、241p、242p和243p中的每一个可以位于(并且可接触)导电区240v、241v、242v和243v当中相应的导电区与导电触点220c、221c、222c和223c当中相应的导电触点之间。举例来说，如图3中所示，柱240p可以位于导电区240v与导电触点220c之间，其中部分240d接触(例如，直接地耦合到)导电区240v，并且柱240p的部分240s接触(例如，直接地耦合到)导电触点220c。类似地，柱241p、242p和243p中的每一个可具有接触相应的导电区(相应的导电区241v、242v和243v当中)的相应的部分240d和接触相应的导电触点(导电触点221c、222c和223c当中)的相应的部分240s。
存储器装置200可包含连接件(可包含导电段251z到256z、251x到256x和256u的导电连接件)以在控制栅极251到256与栅极控制电路247之间形成导电路径。举例来说，存储器装置200可包含导电连接件(在控制栅极256与栅极控制电路247之间)，所述导电连接件可包含导电段256z(例如，在z方向上的垂直段)、256x(例如，在x方向上的水平段)和256u(例如，在z方向上的垂直段)。在图3中示出了控制栅极251到255之间的其它连接。存储器装置200可包含导电段251z到255z(从图3的视图中隐藏)，其类似于耦合到相应的控制栅极251到255的导电段256z。
图3示出了控制栅极251到256的实例结构(例如，在边缘的梯级结构)。然而，在存储器装置200的替代结构中，只要导电连接件(例如，类似于由导电段251z到256z、251x到256x和256u形成的连接件的连接件)可以形成为提供相应的控制栅极251到256与栅极控制电路247之间的电连接，则控制栅极251到256可具有其它结构。此外，图3示出了其中控制栅极251到256位于存储器单元210、211、212和213上方(并且位于存取线220、221、222和223上方)的实例。然而，控制栅极251到256可以位于存储器单元210、211、212和213下方。另外，图3示出了其中驱动器240到243的柱240p、241p、242p和243p垂直地位于(例如，具有在z方向上的长度)存储器单元210、211、212和213上方的实例。在存储器装置200的替代结构中，柱240p、241p、242p和243p可以水平地位于(例如，具有在x方向或y方向上的长度)存储器装置200中。
图4示出了根据本文中描述的一些实施例的包含图3中所示的部分的存储器装置200的部分的结构的俯视图。图4示出了与驱动器240、241、242和243相关联的连接件(例如，包含导电段251z到256z、251x到256x和251z到256u的连接件)的实例结构和布线路径。然而，在存储器装置200的替代结构中，与驱动器240、241、242和243相关联的连接件的结构和布线路径可以不同于图3和图4中所示的那些。
如图4中所示，柱240p、241p、242p和243p(以及相关联的部分240d、241d、242d和243d)可以在x方向上彼此分隔开。导电区240v、241v、242v和243v(接触相应的部分240d、241d、242d和243d)可以是可在y方向上延伸的相应的导电材料(例如，导电线)的部分。导电段251z到256z(耦合到相应的控制栅极251到256)可以如图4中所示布置在x方向和y方向上。导电段251x到256x可以是可在x方向上延伸的相应的导电材料的部分，所述x方向垂直于y方向。导电段251u到256u(在相应的导电段251z到256z下面)可以在y方向上间隔开。图3和图4示出了包含一个柱(例如，柱240p、241p、242p和243p中的一个)的驱动器240、241、242和243中的每一个。然而，驱动器240、241、242和243中的每一个可包含多个柱。
图5示出了根据本文中描述的一些实施例的图2、图3和图4的存储器装置200的驱动器240的一部分的结构。为简单起见，在本说明书中详细地描述了存储器装置200的驱动器中的仅一者(例如，驱动器240)。其它驱动器241、242和243中的每一个具有与图4中所示的驱动器240的结构类似的结构。
如图5中所示，控制栅极251到256(例如，形成控制栅极251到256的导电材料的群组)可以与介电材料513的群组交错(氧化物材料示出为用于介电材料513的实例)。柱240p可分别在部分240d和240s处接触导电区240v和导电触点223c。
驱动器240可包含在柱240p与控制栅极251到256之间且围绕柱240p的介电材料513。驱动器240还可包含额外的介电材料(例如，二氧化硅)材料围绕部分240d和额外的介电材料(例如，二氧化硅)围绕部分240s。如图5中所示，部分240d可接触导电区240v，并且部分240s可接触导电触点220c。
图5(并且在图6、图7和图8中)示出了其中柱240p与控制栅极251到256之间的介电材料是氧化物材料(例如，二氧化硅(栅极氧化物))的实例。然而，柱240p与控制栅极251到256之间的介电材料可以不同于二氧化硅材料。此类介电材料的实例包含高k材料(具有高于二氧化硅的介电常数的介电常数的材料，例如，氮化物、AlO、HfO、ZrO和其它高K材料)。替代地，柱240p与控制栅极251到256之间的介电材料可为高K材料与二氧化硅材料的组合。
柱240p可以不对称地配置，使得部分240d、240a、240b和240s可具有相同材料(例如，多晶硅)但是不同掺杂浓度。柱240p的不对称特性可以促进驱动器240的操作并且允许驱动器240具有优于一些常规的驱动器的改进，如下文进一步论述。
在图5中，部分240a可具有小于(例如，小于10到40倍)部分240d和240s中的每一个的掺杂浓度的掺杂浓度。部分240b可以是未掺杂或掺杂的多晶硅。如果部分240b是掺杂的，那么部分240b可具有小于或接近(例如，等于)部分240a的掺杂浓度的掺杂浓度。
作为一个实例，部分240d、240a和240s是掺杂有杂质(例如，掺杂剂)的多晶硅，其中部分240d可具有在xe19到xe21每cm3范围内的掺杂浓度(其中x是大于零且小于10的数目)，部分240a可具有在xe17到xe18每cm3范围内的掺杂浓度，并且部分240s可具有在xe19到xe21每cm3范围内的掺杂浓度。在此实例中，部分240b可具有接近(例如，等于)或低于部分240a的掺杂浓度的掺杂浓度，或替代地部分240b可以是未掺杂的多晶硅。
如图5中所示，部分240d具有垂直维度(例如，在z方向上在导电区240v与部分240a之间的长度)。部分240a具有垂直维度(例如，在z方向上在部分240d与240b之间的长度)。部分240a的垂直维度可以大于部分240d的垂直维度。
部分240a可以通过沉积形成，使得部分240a的材料(例如，轻掺杂的多晶硅)可具有近似地10nm(纳米)到20nm的粒度。在存储器装置200的替代结构中，部分210a可以通过例如金属诱发结晶、激光退火或低温退火等技术形成。在此替代结构中，部分240a可包含材料(例如，硅状材料)，其中此类材料可具有近似地大于150nm的粒度(例如，近似地200nm的粒度，其可以是典型轻掺杂多晶硅的粒度的至少10倍)。
如上文参考图2到图5所描述，驱动器240可以开启(例如，可以放置在接通状态中)以形成穿过柱240p的导电路径。驱动器240可以关闭(例如，可以放置在断开状态中)以不形成穿过柱240p的导电路径。相对高的电压(例如，V5＝30V)可施加到控制栅极251到256中的每一个以开启驱动器240。这可以形成穿过相应的驱动器的柱240p的相对良好的电流路径。
零伏特(0V)的电压可施加到控制栅极251到256中的一个或全部以关闭驱动器240。然而，为了允许驱动器240支持在部分240d附近的区域(例如，柱240p的漏极侧)以及在部分240s附近的区域(例如，柱240p的源极侧)的相对较高的崩溃电压(例如，30V或更高的崩溃电压BV)，当驱动器240放置在断开状态中时具有除0V的电压之外的不同值的电压可施加到控制栅极251到256。
举例来说，在擦除来自存储器单元210、211、212和213(图2)的信息的擦除操作期间，相对高的电压(例如，Verase＝30V)可施加到数据线270和线299。此条件可增大柱240p的电势(图5)到近似电压Verase的值。如果控制栅极251到256是不恰当地控制的，那么所述增大可能超过驱动器240的崩溃电压并且引起对柱240p的损害。如下文所述，在存储器装置200的写入(程序)操作期间图5中的驱动器240的结构允许电压的不同集合被施加到控制栅极251到256以便减小充电电容(例如，栅极到通道电容)以提供对相对高(例如，30V或更高)的崩溃电压的支持，并且提供穿过驱动器240的柱240p的改进的电流(例如，Ion)驱动。
作为一个实例，在存储器装置200的写入操作期间，控制栅极251到256可以施加有分别具有10V、8V、4V、0V、0V和0V的值的电压(例如，以从控制栅极251到256的依次减小的值)。在另一实例中，在存储器装置200的擦除操作期间，控制栅极251到256可以施加有分别具有0V、0V、9V、16V、23V和30伏特的值的电压(例如，以从控制栅极251到256的依次增大的值)。
因此，在写入操作中最接近于导电区240v(例如，全球字线侧)的控制栅极(例如，在柱240p的漏极侧的控制栅极251)可以施加有与施加到最接近于导电触点223c(例如，本地字线侧)的控制栅极(例如，在源极侧柱240p处的控制栅极256)的电压(例如，0V)相比更高的电压(例如，10V)。
驱动器240的结构允许它具有优于一些常规的驱动器的改进和优势。举例来说，一些常规的驱动器可具有多栅极结构。然而，在此类结构中，常规的驱动器的栅极可在边缘处在栅极处在相对高的电压值处加偏压且对于朝向中心的栅极加偏压较低的电压值以便支持相对高的崩溃电压(例如，30V或更高的漏极侧崩溃电压)。在常规的驱动器中的此类偏压方案可使得受边缘栅极控制的晶体管开启，由此增大来自与常规的驱动器相关联的未选择的存储器单元串的总充电电容。这可以使得外围电路更加复杂。
在图5的驱动器240中，包含柱240p的部分240a(与其它部分240d、240b和240s组合)可以允许施加到最接近于导电区240v(例如，全球字线侧)的控制栅极(例如，漏极侧边缘控制栅极)的电压(例如，V0)的值的减小。举例来说，在存储器装置200的写入操作期间近似地10V(例如，替代于30V)的电压可施加到控制栅极251(也如上文所描述的)。在驱动器240中使用的此相对较低的电压(与施加到一些常规的驱动器的边缘栅极的电压相比)可有助于微弱地或强有力地关闭由边缘控制栅极控制的晶体管，由此减小总充电电容。
另外，在存储器装置200的擦除操作期间，总充电电容可具有在驱动器240的操作中的相对较小的影响。因此，相对高的电压(例如，30V)可以施加到最接近于导电触点223c(例如，本地字线侧)的控制栅极(例如，源极侧边缘控制栅极)。这允许驱动器240具有改进的电流(例如，Ion)驱动。
此外，如上文所描述，替代于相对轻掺杂的多晶硅，部分240a可具有替代结构，例如，硅状结构。此替代结构可允许驱动器240实现由于替代结构(例如，硅状结构)可提供的较小的瑕疵、较大的颗粒或两者的更高的崩溃电压(相对于驱动器240所支持的改进的崩溃电压)和更高的电流(例如，Ion)驱动。
图6示出了根据本文中描述的一些实施例的可为图5的驱动器240的变化的驱动器640的一部分的结构。驱动器640可包含类似于或等同于图5的驱动器240的元件的元件。因此，为简单起见，对驱动器240和640之间的相似或相同元件给出相同参考标记并且此类元件的描述是不重复的。
驱动器240和640之间的差异包含位于图6中的柱640的中间的介电材料605的包含。介电材料605可以由柱240p的部分240d、240a、240b和240s包围。介电材料605可包含二氧化硅或其它介电材料。与一些常规的驱动器相比，驱动器640可包含类似于通过上文参考图5所描述的驱动器240所提供的改进和优势的改进和优势。
图7示出了根据本文中描述的一些实施例的可为图5的驱动器240的变化的驱动器740的一部分的结构。驱动器740可包含类似于或等同于图5的驱动器240的元件的元件。因此，为简单起见，对驱动器240和740之间的相似或相同元件给出相同参考标记并且此类元件的描述是不重复的。
驱动器240和740之间的差异包含可替代部分240d和240a的部分740d和邻近图5的部分240d和240a的介电材料(例如，二氧化硅)的部分的包含。部分740d可包含二氧化硅或其它介电材料。与一些常规的驱动器相比，驱动器740可包含类似于通过上文参考图5所描述的驱动器240所提供的改进和优势的改进和优势。
图8示出了根据本文中描述的一些实施例的可为图7的驱动器740的变化的驱动器840的一部分的结构。驱动器840可包含类似于或等同于图7的驱动器740的元件的元件。因此，为简单起见，对驱动器740和840之间的相似或相同元件给出相同参考标记并且此类元件的描述是不重复的。
驱动器740和840之间的差异包含位于柱640的中间和部分740d下方的介电材料805的包含。介电材料805可以由柱240p的部分240b和240s包围。介电材料805可包含二氧化硅或其它介电材料。与一些常规的驱动器相比，驱动器840可包含类似于通过上文参考图5所描述的驱动器240所提供的改进和优势的改进和优势。
设备(例如，存储器装置100和200)和方法(例如，与存储器装置100和200相关联的操作方法)的说明意图提供各种实施例的结构的一般理解且并不意图提供可能借助本文中所描述的结构的设备的所有元件和特征的完整描述。举例来说，本文中的设备是指装置(例如，存储器装置100和200中的任一个)或包含例如存储器装置100和200中的任一个的装置的系统(例如，计算机、蜂窝电话或其它电子系统)。
上文参考图1到图8所描述的组件中的任一个可以多种方式实施，包含通过软件模拟。因此，上文所描述的设备(例如，存储器装置100和200或这些存储器装置中的每一个的一部分，包含这些存储器装置中的控制单元，例如，控制单元118(图1))在本文中可全部被表征为“多个模块”(或“模块”)。此类模块可包含硬件电路、单处理器和/或多处理器电路、存储器电路、软件程序模块和对象和/或固件及其组合，如对于各种实施例的特定实施方案来说需要和/或适当。举例来说，此类模块可包含于系统操作模拟包中，例如，软件电信号模拟包、电力使用和范围模拟包、电容-电感模拟包、电力/散热模拟包、信号发射-接收模拟包，和/或用于操作或模拟各种潜在实施例的操作的软件和硬件的组合。
存储器装置100和200可包含于设备(例如，电子电路)中，例如，高速计算机、通信和信号处理电路、单处理器或多处理器模块、单个或多个嵌入式处理器、多核处理器、消息信息开关以及包含多层、多片模块的专用模块。此类设备可进一步包含作为多种其它设备(例如，电子系统)(例如，电视机、蜂窝电话、个人计算机(例如，膝上型计算机计算机、桌上型计算机、手持式计算机、平板计算机等)、工作站、无线电、视频播放器、音频播放器(例如，MP3(动画专家组、音频层3)播放器)、车辆、医疗装置(例如，心脏监视器、血压监视器等)、机顶盒等)内的子组件。
上文参考图1到图8所描述的实施例包含设备和操作设备的方法。设备中的一些包含与介电材料的第一群组交错的导电材料的第一群组、延伸穿过导电材料的第一群组和介电材料的第一群组的第一柱、沿柱定位的存储器单元、耦合到导电材料中的一个的导电触点，以及延伸穿过导电材料的第二群组和介电材料的第二群组的第二柱。第二柱包含耦合到导电区的第一部分、第二部分和第三部分，以及耦合到导电触点的第四部分。第二部分位于第一和第三部分之间。第二部分具有小于第一和第四部分中的每一个的掺杂浓度的掺杂浓度。描述了包含额外设备和方法的其它实施例。
在具体实施方式和权利要求书中，通过术语“中的一个”接合的项目列表可意味着所列项目中的任一个。举例来说，如果列出项目A和B，那么短语“A和B中的一个”意味着仅A或仅B。在另一实例中，如果列出项目A、B和C，那么短语“A、B和C中的一个”意味着仅A；仅B；或仅C。项目A可包含单个元件或多个元件。项目B可包含单个元件或多个元件。项目C可包含单个元件或多个元件。
在具体实施方式和权利要求书中，通过术语“中的至少一个”接合的项目列表可意味着所列项目的任何组合。举例来说，如果列出项目A和B，那么短语“A和B中的至少一个”意味着仅A；仅B；或A和B。在另一实例中，如果列出项目A、B和C，那么短语“A、B和C中的至少一个”意味着仅A；仅B；仅C；A和B(不包含C)；A和C(不包含B)；B和C(不包含A)；或全部的A、B和C。项目A可包含单个元件或多个元件。项目B可包含单个元件或多个元件。项目C可包含单个元件或多个元件。
在具体实施方式和权利要求书中，通过术语“中的一个”接合的项目列表可意味着所列项目中的仅一者。举例来说，如果列出项目A和B，那么短语“A和B中的一个”意味着仅A(不包含B)或仅B(不包含A)。在另一实例中，如果列出项目A、B和C，那么短语“A、B和C中的一个”意味着仅A；仅B；或仅C。项目A可包含单个元件或多个元件。项目B可包含单个元件或多个元件。项目C可包含单个元件或多个元件。
以上描述和图式说明本发明主题的一些实施例，以使所属领域的技术人员能够实践本发明主题的实施例。其它实施例可并有结构性、逻辑、电、过程以及其它变化。实例仅代表可能的变化。一些实施例的部分和特征可包含在其它实施例的那些部分和特征中，或代替那些部分和特征。在阅读和理解以上描述后，所属领域的技术人员将明白许多其它实施例。

Claims (33)

1.一种设备，其包括：
导电材料的第一群组，其与介电材料的第一群组交错；
第一柱，其延伸穿过所述导电材料的第一群组和所述介电材料的第一群组；
存储器单元，其沿所述第一柱定位；
导电触点，其耦合到所述导电材料的第一群组的导电材料；以及
第二柱，其延伸穿过导电材料的第二群组和介电材料的第二群组，所述第二柱包含第一部分、第二部分和第三部分，以及第四部分，所述第二和第三部分位于所述第一和第四部分之间，并且所述第二部分位于第一和第三部分之间，其中
所述第一部分耦合到导电区，以及
所述第四部分耦合到导电触点，并且所述第二部分具有小于所述第一和第四部分中的每一个的掺杂浓度的掺杂浓度。
2.根据权利要求1所述的设备，其中所述第二部分是掺杂多晶硅。
3.根据权利要求1所述的设备，其中所述第一部分具有第一长度、所述第二部分具有第二长度，并且所述第二长度大于所述第一长度。
4.根据权利要求3所述的设备，其中所述第一长度在垂直于所述导电材料的第一群组的方向上延伸。
5.根据权利要求1所述的设备，其中第二部分具有大于150纳米的粒度。
6.根据权利要求1所述的设备，其中所述第三部分具有小于所述第二部分所述浓度的掺杂浓度。
7.根据权利要求1所述的设备，其中所述第三部分是掺杂多晶硅。
8.根据权利要求1所述的设备，其中所述第三部分是未掺杂多晶硅。
9.根据权利要求1所述的设备，其中存储器单元位于在衬底与所述第二柱之间的所述设备的层级中。
10.根据权利要求1所述的设备，其中所述导电材料的第二群组是多晶硅。
11.根据权利要求1所述的设备，其中所述导电材料的第二群组是金属。
12.根据权利要求1所述的设备，其中所述第三部分包含围绕第一介电质的多晶硅。
13.根据权利要求12所述的设备，其中所述第二部分包含围绕第二介电质的多晶硅。
14.根据权利要求13所述的设备，其中所述第一部分包含围绕第三介电质的多晶硅。
15.根据权利要求1所述的设备，其中所述设备包括存储器装置，所述导电材料的第一群组形成所述存储器装置的字线的群组的一部分，并且所述第二柱是驱动器的一部分以提供电压到所述字线中的一个。
16.一种设备，其包括：
导电材料的第一群组，其与介电材料的第一群组交错；
第一柱，其延伸穿过所述导电材料的第一群组和所述介电材料的第一群组；
存储器单元，其沿所述第一柱定位；
导电触点，其耦合到所述导电材料的第一群组的导电材料；以及
第二柱，其延伸穿过导电材料的第二群组和介电材料的第二群组，所述第二柱包含介电质部分、第一部分和第二部分，并且所述第一部分位于所述介电质部分和所述第二部分之间，其中
所述介电质部分接触导电区，以及
所述第二部分耦合到所述导电触点。
17.根据权利要求16所述的设备，其中所述介电质部分是二氧化硅。
18.根据权利要求16所述的设备，其中所述第三部分是掺杂多晶硅。
19.根据权利要求16所述的设备，其中所述第三部分是未掺杂多晶硅。
20.根据权利要求16所述的设备，其中所述第一部分包含围绕介电质的多晶硅。
21.根据权利要求20所述的设备，其中所述第二部分包含围绕额外介电质的多晶硅。
22.一种方法，其包括：
施加电压到存储器装置的数据线，所述数据线耦合到包含沿第一柱定位的存储器单元的存储器单元串和字线以存取所述存储器单元；
施加电压的集合到与耦合在导电区与所述字线当中的字线之间的第二柱相关联的控制栅极的群组，其中在所述控制栅极的群组当中所述控制栅极的群组的第一控制栅极最接近于所述导电区，并且第二控制栅极最接近于所述字线，并且施加所述电压的集合包含：
施加所述电压的集合的第一电压到所述第一控制栅极，所述第一电压具有第一值；以及
施加所述电压的集合的第二电压到所述第二控制栅极，所述第一电压具有不同于所述第一值的第二值。
23.根据权利要求22所述的方法，其中所述第一值小于所述第二值。
24.根据权利要求22所述的方法，其中所述第一值大于所述第二值。
25.根据权利要求22所述的方法，其中所述第一值是零并且所述第二值是正电压值。
26.根据权利要求22所述的方法，其中所述第二值是零并且所述第一值是正电压值。
27.根据权利要求22所述的方法，其中施加所述电压的集合包含：
施加所述电压的集合的第三电压到所述控制栅极的群组的第三控制栅极，所述第三控制栅极位于所述第一和第二控制栅极之间，所述第一电压具有在所述第一和第二值之间的第三值。
28.根据权利要求27所述的方法，其中施加所述电压的集合包含：
施加所述电压的集合的第四电压到所述控制栅极的群组的第四控制栅极，所述第四控制栅极位于所述第二和第三控制栅极之间，所述第四电压具有小于所述第二值且大于所述第三值的第四值，并且所述第二值大于所述第一值。
29.根据权利要求28所述的方法，其中所述第一值是零。
30.根据权利要求29所述的方法，其中所述电压的集合是在所述存储器装置的擦除操作期间施加的。
31.根据权利要求27所述的方法，其中施加所述电压的集合包含：
施加所述电压的集合的第四电压到所述控制栅极的群组的第四控制栅极，所述第四控制栅极位于所述第二和第三控制栅极之间，所述第四电压具有在所述第二和第三值之间的第四值，并且所述第一值大于所述第二、第三和第四值中的每一个。
32.根据权利要求31所述的方法，其中所述第二值是零。
33.根据权利要求31所述的方法，其中在所述存储器装置的写入操作期间施加所述电压的集合。
CN201811002213.2A 2017-08-31 2018-08-30 存储器设备及其操作方法 Active CN109427398B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/692,712 US10170194B1 (en) 2017-08-31 2017-08-31 Asymmetrical multi-gate string driver for memory device
US15/692,712 2017-08-31

Publications (2)

Publication Number Publication Date
CN109427398A true CN109427398A (zh) 2019-03-05
CN109427398B CN109427398B (zh) 2022-11-29

Family

ID=64739849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811002213.2A Active CN109427398B (zh) 2017-08-31 2018-08-30 存储器设备及其操作方法

Country Status (2)

Country Link
US (2) US10170194B1 (zh)
CN (1) CN109427398B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786614A (zh) * 2021-03-22 2021-05-11 长江存储科技有限责任公司 制备三维存储器的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170194B1 (en) * 2017-08-31 2019-01-01 Micron Technology, Inc. Asymmetrical multi-gate string driver for memory device
US10734399B2 (en) * 2017-12-29 2020-08-04 Micron Technology, Inc. Multi-gate string drivers having shared pillar structure
US11605430B2 (en) * 2021-03-03 2023-03-14 Sandisk Technologies Llc Control gate signal for data retention in nonvolatile memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837584A (en) * 1997-01-15 1998-11-17 Macronix International Co., Ltd. Virtual ground flash cell with asymmetrically placed source and drain and method of fabrication
CN102655152A (zh) * 2011-03-04 2012-09-05 旺宏电子股份有限公司 存储装置、其制造方法与操作方法
CN103038882A (zh) * 2010-06-28 2013-04-10 美光科技公司 三维存储器及形成所述三维存储器的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111620B2 (en) * 2012-03-30 2015-08-18 Micron Technology, Inc. Memory having memory cell string and coupling components
US8878279B2 (en) * 2012-12-12 2014-11-04 Intel Corporation Self-aligned floating gate in a vertical memory structure
US9916901B1 (en) * 2017-01-26 2018-03-13 Micron Technology, Inc. Memory device including multiple gate-induced drain leakage current generator circuits
US10170194B1 (en) * 2017-08-31 2019-01-01 Micron Technology, Inc. Asymmetrical multi-gate string driver for memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837584A (en) * 1997-01-15 1998-11-17 Macronix International Co., Ltd. Virtual ground flash cell with asymmetrically placed source and drain and method of fabrication
CN103038882A (zh) * 2010-06-28 2013-04-10 美光科技公司 三维存储器及形成所述三维存储器的方法
CN102655152A (zh) * 2011-03-04 2012-09-05 旺宏电子股份有限公司 存储装置、其制造方法与操作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786614A (zh) * 2021-03-22 2021-05-11 长江存储科技有限责任公司 制备三维存储器的方法

Also Published As

Publication number Publication date
US20190122737A1 (en) 2019-04-25
CN109427398B (zh) 2022-11-29
US10777281B2 (en) 2020-09-15
US10170194B1 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
US11817156B2 (en) Multi-gate nor flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
JP7117406B2 (ja) ３次元垂直ｎｏｒフラッシュ薄膜トランジスタストリング
US11302406B2 (en) Array of nor memory strings and system for rapid data retrieval
JP7141462B2 (ja) ３次元垂直ｎｏｒフラッシュ薄膜トランジスタストリング
US10381378B1 (en) Three-dimensional vertical NOR flash thin-film transistor strings
US9911497B1 (en) Three-dimensional vertical NOR flash thin-film transistor strings
US20200035703A1 (en) Three-dimensional vertical NOR Flash Thin-Film Transistor Strings
JP6303224B2 (ja) Ｐチャネル３次元メモリアレイ
CN108140416A (zh) 多层面存储器装置及操作
Prince Vertical 3D memory technologies
CN109104879A (zh) 多栅极诱发的漏极泄漏电流产生器
CN109427398A (zh) 存储器设备及其操作方法
US20180158947A1 (en) Vertical transistors with sidewall gate air gaps and methods therefor
US20210005626A1 (en) Multi-gate string drivers having shared pillar structure
TW202303945A (zh) 具有三維電晶體的記憶體週邊電路及其形成方法
TWI466271B (zh) 具有可調整閘極電阻值之電晶體及具有可調整閘極電阻值之電晶體之半導體元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant