CN109425817A - 信号测试电路 - Google Patents

信号测试电路 Download PDF

Info

Publication number
CN109425817A
CN109425817A CN201710721974.2A CN201710721974A CN109425817A CN 109425817 A CN109425817 A CN 109425817A CN 201710721974 A CN201710721974 A CN 201710721974A CN 109425817 A CN109425817 A CN 109425817A
Authority
CN
China
Prior art keywords
communication chip
signal
resistance
chip
test circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710721974.2A
Other languages
English (en)
Inventor
罗新娜
王太诚
赵志勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaoxing Jicheng Packaging Machinery Co ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Shaoxing Jicheng Packaging Machinery Co ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaoxing Jicheng Packaging Machinery Co ltd, Hon Hai Precision Industry Co Ltd filed Critical Shaoxing Jicheng Packaging Machinery Co ltd
Priority to CN201710721974.2A priority Critical patent/CN109425817A/zh
Publication of CN109425817A publication Critical patent/CN109425817A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种信号测试电路包括一第一通信芯片、一第二通信芯片、一阻抗匹配电路及一测试治具，所述第一通信芯片与所述第二通信芯片连接以相互之间进行信号传输，所述阻抗匹配电路连接于所述第一通信芯片及第二通信芯片之间，以实现所述第一通信芯片与所述第二通信芯片之间的阻抗匹配，所述测试治具用于对所述第一通信芯片及第二通信芯片之间所传输的信号进行测试。如此可以准确地测试到所述第一通信芯片与所述第二通信芯片之间的信号。

Description

信号测试电路
技术领域
本发明涉及一种信号测试电路。
背景技术
在主板线路中，芯片与芯片之间的引脚通过电阻连接以进行信号传输，一般地，测试人员会使用一测试治具检测主板内的芯片之间的信号是否正常。然而，芯片与芯片之间的信号传输也将会发生衰减以导致信号产生一定的失真，如此将会导致测试结果不准确。
发明内容
鉴于上述内容，有必要提供一种信号测试电路。
一种信号测试电路，包括一第一通信芯片、一第二通信芯片、一阻抗匹配电路及一测试治具，所述第一通信芯片与所述第二通信芯片连接以相互之间进行信号传输，所述阻抗匹配电路连接于所述第一通信芯片及第二通信芯片之间，以实现所述第一通信芯片与所述第二通信芯片之间的阻抗匹配，所述测试治具用于对所述第一通信芯片及第二通信芯片之间所传输的信号进行测试。
进一步地，所述阻抗匹配电路靠近于所述第二通信芯片设置。
进一步地，所述第一通信芯片包括第一信号引脚至第六信号引脚，所述第二通信芯片包括第一信号引脚至第六信号引脚，所述第一通信芯片的第一信号引脚至第六信号引脚分别与所述第二通信芯片的第一信号引脚至第六信号引脚对应连接。
进一步地，所述阻抗匹配电路包括第一电阻至第三电阻，所述第一电阻的一端连接至所述第二通信芯片的第一信号引脚，所述第一电阻的另一端接地；所述第二电阻的一端连接至所述第二通信芯片的第二信号引脚，所述第二电阻的另一端接地；所述第三电阻的一端连接至所述第二通信芯片的第三信号引脚，所述第三电阻的另一端接地。
进一步地，所述阻抗匹配电路还包括第四电阻至第六电阻，所述第四电阻的一端连接至所述第二通信芯片的第四信号引脚，所述第四电阻的另一端接地；所述第五电阻的一端连接至所述第二通信芯片的第五信号引脚，所述第五电阻的另一端接地；所述第六电阻的一端连接至所述第二通信芯片的第六信号引脚，所述第六电阻的另一端接地。
进一步地，所述第二通信芯片还包括一电源引脚，所述第二通信芯片的电源引脚通过一第七电阻连接一电源。
进一步地，所述第一电阻至第六电阻的阻值均为50欧姆。
进一步地，所述第一通信芯片为一平台控制器芯片。
进一步地，所述第二通信芯片为一外设部件互连标准芯片。
上述信号测试电路可以通过在第一通信芯片及第二通信芯片之间设置阻抗匹配电路，以减小所述第一通信芯片与所述第二通信芯片之间的信号衰减。如此即可准确地测试到所述第一通信芯片与所述第二通信芯片之间的信号。
附图说明
图1为本发明信号测试电路的较佳实施方式的方框图。
图2为本发明信号测试电路的较佳实施方式的电路图。
主要元件符号说明
信号测试电路 100
第一通信芯片 10
第二通信芯片 20
阻抗匹配电路 30
测试治具 40
第一电阻至第七电阻 R1-R7
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
了使本发明的目的、技术方案及优点更加清楚明白，以下将结合附图及实施方式，对本发明中的信号测试电路作进一步详细描述及相关说明。
如图1所示，本发明较佳实施方式提供一种信号测试电路100。所述信号测试电路100包括一第一通信芯片10、一第二通信芯片20及一阻抗匹配电路 30。
所述第一通信芯片10与所述第二通信芯片20连接以相互之间进行信号传输。
所述阻抗匹配电路30连接于所述第一通信芯片10及第二通信芯片20之间，以实现所述第一通信芯片10与所述第二通信芯片20之间的阻抗匹配，进而可以减小所述第一通信芯片10与所述第二通信芯片20之间的信号衰减。
在一实施例中，所述阻抗匹配电路30靠近于所述第二通信芯片20的位置设置。
在一实施例中，所述第一通信芯片10为一平台控制器芯片(Platform ControllerHub，PCH)。
在一实施例中，所述第二通信芯片20为一外设部件互连标准(PeripheralComponent Interconnect Express，PCI-E)芯片。
如图2所示为所述信号传输电路10的电路连接图，所述第一通信芯片10 包括第一信号引脚PCH_USB31_TXP0、第二信号引脚PCH_USB31_TXN0、第三信号引脚PCH_USB31_TXP1、第四信号引脚PCH_USB31_TXN1、第五信号引脚CK_PCH_USB31_DP及第六信号引脚CK_PCH_USB31_DP。
所述第二通信芯片20包括第一信号引脚PCIE_RX0_P、第二信号引脚 PCIE_RX0_N、第三信号引脚PCIE_RX1_P、第四信号引脚PCIE_RX1_N、第五信号引脚PCIE_REFCLK_IN_P、第六信号引脚PCIE_REFCLK_IN_N及电源引脚PCIE_CLKREQ_N。
所述第一通信芯片10的第一信号引脚PCH_USB31_TXP0与所述第二通信芯片20的第一信号引脚PCIE_RX0_P连接，所述第一通信芯片10的第二信号引脚PCH_USB31_TXN0与所述第二通信芯片20的第二信号引脚 PCIE_RX0_N连接，所述第一通信芯片10的第三信号引脚PCH_USB31_TXP1 与所述第二通信芯片20的第三信号引脚PCIE_RX1_P连接。
所述第一通信芯片10的第四信号引脚PCH_USB31_TXN1与所述第二通信芯片20的第四信号引脚PCIE_RX1_N连接。所述第一通信芯片10的第五信号引脚CK_PCH_USB31_DP与所述第二通信芯片14的第五信号引脚 PCIE_REFCLK_IN_P连接。
所述第一通信芯片10的第六信号引脚CK_PCH_USB31_DP与所述第二通信芯片20的第六信号引脚PCIE_REFCLK_IN_N连接。其中，所述第二通信芯片20的电源引脚PCIE_CLKREQ_N通过一电阻R1接收来自一供电电源 VCC提供的供电电压。
所述阻抗匹配电路30包括第一电阻至第六电阻R1-R6。在一实施例中，所述阻抗匹配电路30靠近于所述第二通信芯片20设置。
所述第一电阻R1的一端连接至所述第二通信芯片20的第一信号引脚 PCIE_RX0_P，所述第一电阻R1的另一端接地。所述第二电阻R2的一端连接至所述第二通信芯片20的第二信号引脚PCIE_RX0_N，所述第二电阻R2 的另一端接地。所述第三电阻R3的一端连接至所述第二通信芯片20的第三信号引脚PCIE_RX1_P，所述第三电阻R3的另一端接地。
所述第四电阻R4的一端连接至所述第二通信芯片20的第四信号引脚 PCIE_RX1_N，所述第四电阻R4的另一端接地。所述第五电阻R5的一端连接至所述第二通信芯片20的第五信号引脚PCIE_REFCLK_IN_P，所述第五电阻R5的另一端接地。所述第六电阻R6的一端连接至所述第二通信芯片20 的第六信号引脚PCIE_REFCLK_IN_N，所述第六电阻R6的另一端接地。
其中，所述第二通信芯片20的电源引脚PCIE_CLKREQ_N还通过一第七电阻R7连接一电源VCC3V3_SX_TBT。
在一实施例中，所述第一电阻至第六电阻R1-R6的阻值均为50欧姆。
由于所述阻抗匹配电路30对所述第一通信芯片10与所述第二通信芯片 20之间的阻抗进行匹配，如此使得所述第一通信芯片10与所述第二通信芯片 20之间的信号不会产生失真。只需要使用测试治具40的探棒(未示出)置于所述第二通信芯片20的信号引脚，便可准确无误地测试所述第一通信芯片10 与所述第二通信芯片20之间的信号。
上述信号测试电路100可以通过在第一通信芯片10及第二通信芯片20 之间设置阻抗匹配电路30，以减小所述第一通信芯片10与所述第二通信芯片 20之间的信号衰减。如此即可准确地测试到所述第一通信芯片10与所述第二通信芯片20之间的信号。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都将属于本发明保护的范围。

Claims (9)

1.一种信号测试电路，其特征在于，所述信号测试电路包括一第一通信芯片、一第二通信芯片、一阻抗匹配电路及一测试治具，所述第一通信芯片与所述第二通信芯片连接以相互之间进行信号传输，所述阻抗匹配电路连接于所述第一通信芯片及第二通信芯片之间，以实现所述第一通信芯片与所述第二通信芯片之间的阻抗匹配，所述测试治具用于对所述第一通信芯片及第二通信芯片之间所传输的信号进行测试。
2.如权利要求1所述的信号测试电路，其特征在于，所述阻抗匹配电路靠近于所述第二通信芯片设置。
3.如权利要求1所述的信号测试电路，其特征在于，所述第一通信芯片包括第一信号引脚至第六信号引脚，所述第二通信芯片包括第一信号引脚至第六信号引脚，所述第一通信芯片的第一信号引脚至第六信号引脚分别与所述第二通信芯片的第一信号引脚至第六信号引脚对应连接。
4.如权利要求3所述的信号测试电路，其特征在于，所述阻抗匹配电路包括第一电阻至第三电阻，所述第一电阻的一端连接至所述第二通信芯片的第一信号引脚，所述第一电阻的另一端接地；所述第二电阻的一端连接至所述第二通信芯片的第二信号引脚，所述第二电阻的另一端接地；所述第三电阻的一端连接至所述第二通信芯片的第三信号引脚，所述第三电阻的另一端接地。
5.如权利要求4所述的信号测试电路，其特征在于，所述阻抗匹配电路还包括第四电阻至第六电阻，所述第四电阻的一端连接至所述第二通信芯片的第四信号引脚，所述第四电阻的另一端接地；所述第五电阻的一端连接至所述第二通信芯片的第五信号引脚，所述第五电阻的另一端接地；所述第六电阻的一端连接至所述第二通信芯片的第六信号引脚，所述第六电阻的另一端接地。
6.如权利要求5所述的信号测试电路，其特征在于，所述第二通信芯片还包括一电源引脚，所述第二通信芯片的电源引脚通过一第七电阻连接一电源。
7.如权利要求5所述的信号测试电路，其特征在于，所述第一电阻至第六电阻的阻值均为50欧姆。
8.如权利要求1所述的信号测试电路，其特征在于，所述第一通信芯片为一平台控制器芯片。
9.如权利要求1所述的信号测试电路，其特征在于，所述第二通信芯片为一外设部件互连标准芯片。
CN201710721974.2A 2017-08-22 2017-08-22 信号测试电路 Pending CN109425817A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710721974.2A CN109425817A (zh) 2017-08-22 2017-08-22 信号测试电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710721974.2A CN109425817A (zh) 2017-08-22 2017-08-22 信号测试电路

Publications (1)

Publication Number Publication Date
CN109425817A true CN109425817A (zh) 2019-03-05

Family

ID=65498943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710721974.2A Pending CN109425817A (zh) 2017-08-22 2017-08-22 信号测试电路

Country Status (1)

Country Link
CN (1) CN109425817A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051069A (zh) * 2007-05-09 2007-10-10 杭州华三通信技术有限公司 交流耦合差分电路接收器连接状态的检测方法及系统
US20080087381A1 (en) * 2006-09-28 2008-04-17 Applied Materials, Inc. Matching network characterization using variable impedance analysis
CN102313868A (zh) * 2010-07-07 2012-01-11 鸿富锦精密工业（深圳）有限公司 电信端量测装置
CN102650677A (zh) * 2011-02-25 2012-08-29 鸿富锦精密工业（深圳）有限公司 Pci-e信号测试装置
JP2014506672A (ja) * 2011-02-11 2014-03-17 テラビュー リミテッド 試験システム
CN203733109U (zh) * 2014-01-06 2014-07-23 合肥联宝信息技术有限公司 一种vga信号的测试治具
CN104515949A (zh) * 2014-12-26 2015-04-15 北京航天测控技术有限公司 接口通用适配组合以及基于该组合的信号路径规划方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087381A1 (en) * 2006-09-28 2008-04-17 Applied Materials, Inc. Matching network characterization using variable impedance analysis
CN101051069A (zh) * 2007-05-09 2007-10-10 杭州华三通信技术有限公司 交流耦合差分电路接收器连接状态的检测方法及系统
CN102313868A (zh) * 2010-07-07 2012-01-11 鸿富锦精密工业（深圳）有限公司 电信端量测装置
JP2014506672A (ja) * 2011-02-11 2014-03-17 テラビュー リミテッド 試験システム
CN102650677A (zh) * 2011-02-25 2012-08-29 鸿富锦精密工业（深圳）有限公司 Pci-e信号测试装置
CN203733109U (zh) * 2014-01-06 2014-07-23 合肥联宝信息技术有限公司 一种vga信号的测试治具
CN104515949A (zh) * 2014-12-26 2015-04-15 北京航天测控技术有限公司 接口通用适配组合以及基于该组合的信号路径规划方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王钟 等: "一种具有电阻-电容补偿网络的宽带输出匹配电路", 《南京大学学报（自然科学版）》 *

Similar Documents

Publication Publication Date Title
CN105372536B (zh) 航空电子通用测试平台
US20090158093A1 (en) Motherboard tester
US9323707B2 (en) Universal serial bus signal test device
CN103472347A (zh) 辅助测试电路及具有该辅助测试电路的芯片及电路板
US20100299566A1 (en) Debugging module for electronic device and method thereof
CN102213743A (zh) 信号测试装置
US8570092B2 (en) Control circuit for connector
CN207337386U (zh) 一种服务器主板测试装置
CN203084153U (zh) 芯片测试系统
CN206369789U (zh) 一种多功能数字芯片测试仪
CN102692525A (zh) Pci卡辅助测试装置
CN113567832A (zh) 一种电路板io连通性的测试装置
CN109425817A (zh) 信号测试电路
CN209167476U (zh) 一种芯片复位测试板
CN207965406U (zh) 测试治具及测试系统
CN115015590B (zh) 一种高密度连接器检测治具、检测方法
TW201321775A (zh) 電氣參數測試裝置
US8374820B2 (en) Test circuit for network interface
US20180136270A1 (en) Product self-testing method
CN103901249A (zh) 接口信号测试装置
CN204228875U (zh) 通路断路快速检测器
TW202018509A (zh) Sas連接器導通檢測系統及其方法
CN102692526A (zh) 辅助测试装置
CN102540047A (zh) 一种测试覆盖率的评估方法
CN205210211U (zh) 航空电子通用测试平台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190305

WD01 Invention patent application deemed withdrawn after publication