CN109416554A - 具有电荷再循环的电压模式驱动器 - Google Patents

Abstract

用于驱动对应的差分数据输出信号的多个驱动器串联布置，使得由驱动器中的第一驱动器放电的第一电流被再循环通过驱动器中的其余的驱动器。

Description

具有电荷再循环的电压模式驱动器

相关申请的交叉引用

本申请要求于2016年6月24日提交的美国专利申请No.15/192,911的优先权和权益，其全部内容通过引用并入本文。

技术领域

本申请总体上涉及发射器，并且更具体地涉及具有电荷再循环的电压模式驱动器。

背景技术

为了节省功率，通常使用“低摆幅”差分电压信号来传输数据。信令被认为是低摆幅，在于差分电压小于电源电压。例如，电源电压可以是1V，而用于低摆幅差分电压信号的差分电压可以是300mV或甚至更低，诸如240mV。由于低摆幅差分电压信号没有被“全轨(full rail)”驱动到电源电压，因此节省了功率。

为了提供用于低摆幅差分发射器的降低的电压，通常使用低压差(LDO)调节器(regulator)。LDO调节器充当电阻器，使得在将电源电压转换为用于低摆幅差分信号的降低的电压时它引入功率损耗。该功率损耗被重复，因为通常使用对应的多个低摆幅差分信号来传输多位宽的数字字。每个信号从LDO调节器汲取引入其自身对应的功率损耗的自身的电流。

因此，本领域需要具有降低的功耗的差分低摆幅信令。

发明内容

为了提供降低的功耗，用于差分数据输出信号的多个驱动器串联耦合，使得来自驱动器中的第一驱动器的电流再循环通过其余的驱动器。第一驱动器包括耦合到多个晶体管的一对输出节点，该多个晶体管用作开关以取决于第一差分数据输入信号的二进制状态来交替输出节点的充电。如果第一差分数据输入信号具有第一二进制值，则输出节点中的第一输出节点耦合到供应电源电压的电源节点，而输出节点中的其余输出节点耦合到中间电压节点，中间电压节点通过功率转换器被充电到小于电源电压的中间电压。如果第一差分数据输入信号具有第二二进制值，则耦合被切换以使得第一输出节点耦合到中间电压节点并且其余输出节点耦合到电源节点。

输出节点通过传输线耦合到接收器以形成电路，使得被充电到电源电压的输出节点将通过接收器的第一电流驱动回被充电到中间电压的输出节点。然后该第一电流被再循环通过(一个或多个)其余的驱动器。例如，如果仅存在两个驱动器，则其余的第二驱动器使其一对输出节点的充电在中间电压与接地之间交替。与第一驱动器一样，第二驱动器包括多个晶体管，该多个晶体管用作响应于第二差分数据输入信号的开关以选择性地将第二驱动器的输出节点耦合到中间电压节点和接地。因此，来自第一驱动器的第一电流被再循环作为第二驱动器中的第二电流，该第二电流从耦合到中间电压节点的输出节点流出并且通过耦合到接地的其余输出节点而被传导到接地中。

所得到的电流再循环在节省功率方面是非常有利的。通过以下详细描述可以更好地理解这些和其他优点。

附图说明

图1A是根据本公开的一个方面的被配置用于电流再循环的双驱动器系统的示图。

图1B是根据本公开的一个方面的被配置用于电流再循环的三驱动器系统的示图。

图2是图1A的两个驱动器的电路图。

图3是图1B的中间驱动器的电路图。

图4A是根据本发明的第一方面的用于图1A的系统的线性压降调节器(LDO)的电路图。

图4B是根据本公开的第二方面的用于图1A的系统的LDO的电路图。

图4C是根据本公开的第三方面的用于图1A的系统的LDO的电路图。

图5是用于图1B的系统的多输出LDO的电路图。

图6是根据本公开的一个方面的用于差分数据的一对驱动器之间的电流再循环的方法的流程图。

通过参考下面的详细描述，可以最好地理解本发明的实施例及其优点。应当理解，相同的附图标记用于标识在附图中的一个或多个附图中所图示的相同元件。

具体实施方式

为了节省功率，公开了用于差分数据输出信号的多个驱动器的串联耦合。第一驱动器耦合在供应电源电压的电源节点与中间电压节点之间。诸如线性压差调节器(LDO)的电压调节器将中间电压节点充电到小于电源电压并且大于接地的中间电压。因此，电源电压与中间电压之间的差表示针对第一驱动器的“电压摆幅”。在这方面，第一驱动器包括一对输出节点和多个晶体管开关。晶体管开关对第一差分数据输入信号进行响应。取决于第一差分数据输入信号的二进制状态，晶体管开关被驱动成第一配置或第二配置。在第一配置中，晶体管开关被配置以使得输出节点中的一个输出节点耦合到电源节点使得一个输出节点被充电到电源电压，而输出节点中的其余一个输出节点耦合到中间电源节点使得输出节点中的其余一个输出节点被充电到中间电压。第二配置恰好相反，使得输出节点中的其余一个输出节点被充电到电源电压，而输出节点中的第一输出节点被充电到中间电压。

第一驱动器的输出节点通过相应的传输线耦合到接收器，使得输出节点形成通过它们各自的传输线和接收器的电路。因此，被充电到电源电压的输出节点使第一电流流出，第一电流通过接收器流回到被充电到中间电压的输出节点。输出节点的电压和第一电流的对应方向限定由第一驱动器驱动的第一差分数据输出信号。来自第一驱动器的第一电流再循环通过与第一驱动器串联耦合的其余的驱动器。例如，在仅包括两个驱动器的系统中，第二驱动器耦合在中间电压节点与接地之间。因此，第二驱动器的摆幅电压由中间电压与接地之间的差限定。第二驱动器包括多个晶体管开关，该晶体管开关对第二差分数据输入信号的二进制状态进行响应以类似地如关于第一驱动器所讨论的那样起作用。用于第二驱动器的第一输出节点将因此耦合到中间电压节点或接地，而用于第二驱动器的第二输出节点将以互补的方式耦合。输出节点中的一个输出节点的所得到的对中间电压的充电使得第一电流从被充电的输出节点流出通过对应的接收器并且由输出节点中的被放电的一个输出节点传导到接地中。

如前所述，LDO对将两个驱动器耦合在一起的中间节点进行充电。该LDO具有远高于驱动器的输出节点的输出阻抗的某个输入阻抗。来自第一驱动器的可忽略量的电流因此将流入LDO中，使得可以更准确地指示第二驱动器从其输出节点传导基本上等于由第一驱动器的输出节点传导的第一电流的第二电流。但是对于第一顺序，第一电流可以被认为是由第二驱动器完全再循环，这产生显著的功率节省。在这方面，通常使用如上面针对第二驱动器所讨论的那样配置的两个对应驱动器来生成两个差分数据输出信号。换言之，每个传统的驱动器将具有在中间电压与接地之间的电压摆幅。在这种传统布置中，关于从电源电压到中间电压的电压降，LDO对其驱动器的输出电流而言必须用作电阻器。LDO产生的功耗因此与驱动器输出电流成比例。因此，每个这样的传统驱动器将具有与由其输出节点传导的电流成比例的功率损耗。但是，本文中公开的电流再循环使得两个驱动器能够具有与一个传统驱动器基本上相同的功耗。因此，本文中公开的电流再循环提供了以两个对应的传统驱动器的功耗的一半进行的两个差分数据输出信号的传输。

如将在本文中进一步解释的，通过三个(或更多个)驱动器的串联耦合可以获取甚至更大的功率节省。通过以下示例实施例可以更好地理解所得到的有利特征。现在转到附图，图1A图示了双驱动器系统100。在系统100中，第一驱动器105耦合在供应电源电压VDD的电源节点与中间电压节点VLDO之间。由电源电压VDD供电的LDO 155使用电压参考VREF来将中间电压节点VLDO充电到小于电源电压VDD但大于接地的中间电压。第一驱动器105的电压摆幅的幅度与第二驱动器110的电压摆幅的幅度相同是有益的，在这种情况下，中间电压将等于VDD/2，但是应当理解，其他值也可以用于中间电压。取决于第一差分数据输入信号D1的二进制状态，第一驱动器105将其输出节点115和120中的一个充电到电源电压VDD并且将另一个充电到中间电压。例如，假定响应于具有第一二进制值的第一差分数据输入信号D1，输出节点115被充电到电源电压VDD，同时输出节点120被充电到中间电压VLDO。然后，第一电流I1将从电源节点流过输出节点115并且流过远程接收器(未图示)，并且流入回输出节点120输出节点中以便被放电到中间电压节点VLDO中。相反，如果差分数据输入信号D1具有互补的第二二进制状态，则输出节点的充电被反转，使得输出节点120被充电到电源电压VDD并且输出节点115被充电到中间电压。然后，第一电流I1将由输出节点120而流出并且被返回通过输出节点115以被放电到中间电压节点VLDO中。第一驱动器105的输出节点的充电和第一电流I1的所得到的方向限定了由第一驱动器105驱动到接收器的差分数据输出信号D1的二进制状态。

第二驱动器110耦合在中间电压节点VLDO与接地之间。取决于差分数据输入信号D2的二进制状态，第二驱动器110将其输出节点125和130中的一个充电到中间电压，并且将其输出节点中的其余一个输出节点放电到接地。然后，第二电流I2将从中间电压节点VLDO流出第二驱动器105的被充电的输出节点，并且在返回到被放电的输出节点以被放电到接地中时被放电到接地(在通过外部接收器(未图示)之后)。由于LDO 155的高输入阻抗，第二电流I2基本上等于第一电流I1，使得第一电流I1基本上被再循环作为第二电流I2。

在本公开的一个方面，可以认为第一驱动器105形成用于响应于第一差分数据输入信号(D1)而利用第一差分电流来驱动第一对输出节点115和120的第一装置，第一装置耦合在电源节点与中间电压节点VLDO之间。类似地，可以认为第二驱动器110形成用于响应于第二差分数据输入信号(D2)而利用第二差分电流来驱动第二对输出节点125和130的第二装置，第二装置与第一装置串联地耦合在中间电压节点VLDO与接地之间，使得第二差分电流基本上等于第一差分电流。

类似的电流再循环发生在图1B所示的三驱动器系统150中。第一驱动器105耦合在电源节点与第一中间电压节点VLDO1之间，并且对第一差分数据输入信号D1进行响应以驱动第一差分数据输出信号D1，如关于系统100类似地讨论的。类似地，第二驱动器110耦合在第二中间电压节点VLDO2之间，并且对第二差分数据输入信号D2进行响应以驱动第二差分数据输出信号D2，如关于系统100类似地讨论的。然而，第一驱动器105不与第二驱动器110直接串联。替代地，第三驱动器140介于第一驱动器105与第二驱动器110之间。第三驱动器140耦合在第一中间电压节点VLDO1与第二中间电压节点VLDO2之间，并且对第三差分数据输入信号D3进行响应以驱动第三差分数据输出信号D3。多输出LDO 160将第一中间电压节点VLDO1充电到第一中间电压VLDO1，并且将第二中间电压节点VLDO2充电到第二中间电压VLDO2。第一中间电压VLDO1小于电源电压VDD并且大于第二中间电压VLDO2，第二中间电压VLDO2又大于接地。如关于系统100所讨论的，如果摆幅电压对系统150中的所有三个驱动器而言相等，则是有益的。在这样的实施例中，LDO 160将第一中间电压节点VLDO1充电到(2/3)*VDD并且将第二中间电压节点VLDO2充电到(1/3)*VDD。因此，驱动器105、140和110的摆幅电压是(1/3)*VDD。但是应当理解，在备选实施例中可以使用不同的摆幅电压。

第三驱动器140使用输出节点135和输出节点145驱动差分数据输出信号D3。取决于差分数据输入信号D3的二进制值，第三驱动器140将输出节点135和145中的一个充电到第一中间电压并且将输出节点中的其余一个输出节点充电到第二中间电压。因此，第三电流I3将从较高充电的输出节点流出以在具有较低电压的输出电压处被接收。由于多输出LDO 160在第一中间电压节点VLDO1处和第二中间电压节点VLDO2处呈现高输入阻抗，因此第三电流I3基本上等于第一电流I1和第二电流I2两者。因此，第一电流I1基本上被再循环通过第三驱动器140和第二驱动器110两者。与之相比，如果三个传统驱动器各自被配置为具有(1/3)*VDD的电压摆幅，则这种传统系统将使用三倍的由系统150使用的功率。取决于接收器的灵敏度，将理解的是，在备选实施例中可以串联布置四个或更多个驱动器以实现更大的功率节省。

系统100中的第一输出驱动器105和第二输出驱动器110中的晶体管开关可以如图2所示布置。由于第一驱动器105将其输出节点中的一个输出节点驱动到电源电压VDD，所以第一驱动器105中的晶体管开关可以全部包括PMOS晶体管。具体地，第一驱动器105包括一对PMOS晶体管P1和P2，它们的源极均耦合到供应电源电压VDD的电源节点。由于输入数据信号D1是差分的，所以它由正差分输入数据信号D1Pin和负差分输入数据信号D1Nin表示。输入信号D1Pin驱动晶体管P1的栅极，而输入信号D1Nin驱动晶体管P2的栅极。晶体管P1和P2的漏极各自耦合到相应的负载电阻器RL。通常，电阻RL可以与将输出节点耦合到接收器(未图示)的传输线的特征阻抗相匹配。晶体管P1的漏极通过其负载电阻器RL耦合到输出节点D1Nout 120，而晶体管P2的漏极通过其负载电阻器RL耦合到输出节点D1Pout 115。输出节点D1Nout 120通过另一负载电阻器RL耦合到PMOS晶体管P3的源极。类似地，输出节点D1Pout 115通过另一负载电阻器RL耦合到PMOS晶体管P4的源极。输入信号D1Pin驱动晶体管P4的栅极，而输入信号D1Nin驱动晶体管P3的栅极。晶体管P3和P4的漏极均耦合到中间电压节点VLDO。

如果差分数据输入信号D1Pin足够高于差分数据输入信号D1Nin(例如，至少高PMOS晶体管的阈值电压)，则晶体管P2和P3将导通并且晶体管P1和P4将截止，使得输出节点D1Pout 115朝向电源电压VDD被充电，同时输出节点D1Nout 120朝向中间电压VLDO被充电。然后，第一电流I1(图1A)将由输出节点D1Pout 115而流出并且在输出节点D1Nout 120处被接收。相反，如果差分数据输入信号D1Nin的电压比差分数据输入信号D1Pin的电压足够高，则晶体管P1和P4将导通并且晶体管P2和P3将截止，使得输出节点D1Nout 120朝向电源电压VDD被充电，同时输出节点D1Pout 115朝向中间电压VLDO被充电。在这种情况下，第一电流I1由输出节点D1Nout 120而流出。在两种情况下(假定负载电阻RT与传输线相匹配)，第一电流I1等于Vswing/4*RL，其中Vswing＝(VDD-VLDO)。例如，当输出节点D1Pout 115正在使第一电流I1流出时，在晶体管P2的漏极处的负载电阻器RL与到接收器的路径上的传输线的负载电阻RL串联。然后，第一电流I1从接收器返回到输出节点D1Nout 120，使得传输线的负载电阻RL与在晶体管P3的源极处的负载电阻器RL串联。因此，由第一驱动器电流I1面对的总电阻为4*RL。

由于第二驱动器110将其输出节点中的一个输出节点朝向接地放电，因此第二驱动器110中的晶体管开关可以全部包括NMOS晶体管。具体地，第二驱动器110包括一对NMOS晶体管M1和M2，它们的漏极均耦合到中间电压节点VLDO。差分数据输入信号D2由差分数据输入信号D2Pin和差分数据输入信号D2Nin表示。差分数据输入信号D2Pin驱动晶体管M1的栅极，而差分数据输入信号D2Nin驱动晶体管M2的栅极。晶体管M1的源极通过负载电阻器RL耦合到输出节点D2Pout 125。类似地，晶体管M2的源极通过负载电阻器RL耦合到输出节点D2Nout 130。输出节点D2Pout 125通过另一负载电阻器RL耦合到NMOS晶体管M3的漏极，NMOS晶体管M3的源极耦合到接地。输出节点D2Nout 130通过另一负载电阻器RL耦合到NMOS晶体管M4的漏极，NMOS晶体管M4的源极耦合到接地。差分数据输入信号D2Pin驱动晶体管M4的栅极，而差分数据输入信号D2Nin驱动晶体管M3的栅极。取决于差分数据输入信号D2的二进制状态，晶体管M1和M4将导通而同时晶体管M2和M3截止，或者晶体管M2和M3将导通而同时晶体管M1和M4截止。因此，输出节点125和130中的一个将朝向第一中间电压VLDO被充电，同时输出节点125和130中的其余的一个将朝向接地被放电。然后，被充电的输出节点将使第二驱动器电流I2(图1A)流出，同时放电的输出节点接收第二驱动器电流I2。假定负载电阻器RL与传输线阻抗相匹配，则第二驱动器电流I2等于VLDO/4RT。如果VLDO等于电源电压VDD的一半，则第一驱动器电流I1将基本上等于第二驱动器电流I2，使得第一驱动器电流I1被再循环作为第二驱动器电流I2。

在图3中更详细地示出了系统150。除了中间电压节点VLDO由第一中间电压节点VLDO1代替之外，第一驱动器105可以如关于图2所讨论的那样来形成。类似地，除了中间电压节点VLDO由第二中间电压节点VLDO2代替之外，第二驱动器110可以如关于图2所讨论的那样来形成。与第一输出驱动器105和第二输出驱动器110相对比，第三输出驱动器140不将其输出节点驱动到电源电压VDD也不驱动到接地，而是代之驱动到中间电压VLDO1和VLDO2。因此，第三输出驱动器140中的开关可以使用传输门来形成，以便充分地通过这两个中间电压。例如，第三输出驱动器140包括由NMOS晶体管M5和PMOS晶体管P5形成的第一传输门。晶体管P5的源极和晶体管M5的漏极均耦合到第一中间电压节点VLDO1。晶体管P5的漏极和晶体管M5的源极通过负载电阻器RL耦合到输出节点D3Pout 145。差分数据输入信号D3由差分数据输入信号D3Pin和差分数据输入信号D3Nin表示。差分数据输入信号D3Pin驱动晶体管P5的栅极，而差分数据输入信号D3Nin驱动晶体管M5的栅极。因此，当差分数据输入信号D3Nin的电压比差分数据输入信号D3Pin的电压足够高时，第一传输门将闭合。在这种情况下，输出节点D3Pout 145朝向第一中间电压VLDO1被充电并且使第三驱动器电流I3流出。相反，当差分数据输入信号D3Pin的电压比差分数据输入信号D3Nin的电压足够高时，第一传输门闭合。

第三输出驱动器140包括由NMOS晶体管M6和PMOS晶体管P6形成的第二传输门。晶体管P6的源极和晶体管M6的漏极均耦合到第一中间电压节点VLDO1。晶体管P6的漏极和晶体管M6的源极通过负载电阻器RL耦合到输出节点D3Nout 135。差分数据输入信号D3Pin驱动晶体管P5的栅极，而差分数据输入信号D3Nin驱动晶体管M5的栅极。因此，当差分数据输入信号D3Pin的电压比差分数据输入信号D3Nin的电压足够高时，第二传输门将闭合。在这种情况下，输出节点D3Nout 135朝向第一中间电压VLDO1被充电并且使第三驱动器电流I3流出。相反，当差分数据输入信号D3Nin的电压比差分数据输入信号D3Pin的电压足够高时，第二传输门闭合。

输出节点D3Pout 145通过另一负载电阻器RL耦合到由NMOS晶体管M7和PMOS晶体管P7形成的第三传输门。晶体管P7的源极和晶体管M7的漏极均通过它们的负载电阻器RL耦合到输出节点D3Pout 145。晶体管P7的漏极和晶体管M7的源极耦合到第二中间电压节点VLDO2。差分数据输入信号D3Pin驱动晶体管M7的栅极，而差分数据输入信号D3Nin驱动晶体管P7的栅极。与第一传输门相对比，当差分数据输入信号D3Nin的电压比差分数据输入信号D3Pin的电压足够高时，第三传输门将因此断开。

最后，输出节点D3Nout 135通过另一负载电阻器RL耦合到由NMOS晶体管M8和PMOS晶体管P8形成的第四传输门。晶体管P8的源极和晶体管M8的漏极均通过它们的负载电阻器RL耦合到输出节点D3Nout 135。晶体管P8的漏极和晶体管M8的源极耦合到第二中间电压节点VLDO2。差分数据输入信号D3Nin驱动晶体管M8的栅极，而差分数据输入信号D3Pin驱动晶体管P8的栅极。与第二传输门相对比，当差分数据输入信号D3Nin的电压比差分数据输入信号D3Pin的电压足够高时，第四传输门将因此闭合。

现在将讨论一些示例线性压差调节器。例如，LDO 155(图1A)可以以多种方式实现，诸如针对图4A中的LDO 400所示的。差分放大器410放大参考电压Vref与中间电压VLDO之间的差以保持中间电压VLDO等于参考电压Vref。在一个实施例中，在LDO 400中，参考电压源(未图示)将因此将参考电压Vref保持在VDD/2以将中间电压VLDO保持在VDD/2。

备选地，LDO 155可以如针对图4B中的LDO 405所示的那样被实现。PMOS晶体管P9的源极耦合到用于供应电源电压VDD的电源电压节点。晶体管P9的漏极用作中间电压输出节点VLDO，中间电压输出节点VLDO又通过由电阻器R1和电阻器R2的串联组合而形成的分压器耦合到接地。分压器形成反馈电压。差分放大器410放大参考电压Vref与反馈电压之间的差以驱动晶体管P9的栅极。如果电阻器R1的电阻等于电阻器R2的电阻，并且如果参考电压Vref是VDD/4，则中间输出电压VLDO将因此等于VDD/2。

此外，LDO 155可以如针对图4C中的LDO 415所示的那样被实现。NMOS晶体管M9的源极耦合到接地。晶体管M9的漏极用作中间电压输出节点VLDO，中间电压输出节点VLDO又通过由电阻器R1和电阻器R2的串联组合而形成的分压器耦合到电源电压节点。分压器形成反馈电压。差分放大器410放大参考电压Vref与反馈电压之间的差以驱动晶体管M9的栅极。如果电阻器R1的电阻等于电阻器R2的电阻，并且如果参考电压Vref为(3/4)*VDD，则中间输出电压VLDO将因此等于VDD/2。

在图5中更详细地示出了多输出LDO 160。LDO 415类似于关于图4C所讨论的那样被配置以产生第一中间电压VLDO1。为了将第一中间电压保持在(2/3)*VDD，用于LDO 415的参考电压可以被保持在(5/6)*VDD。类似地，LDO 405类似于关于图4B所讨论的那样被配置以产生第二中间电压VLDO2。为了将第二中间电压保持在(1/3)*VDD，用于LDO 405的参考电压可以被保持为(1/6)*VDD。LDO 415中的晶体管M9的源极耦合到LDO 405中的晶体管P9的源极。为了附加的稳定性，LDO 400被配置为以诸如等于VDD/2的中等范围的中间电压来驱动晶体管M9和P9的源极。在这种情况下，用于LDO 400的参考电压也将等于VDD/2。

不管给定实施例中的驱动器的数目如何，都注意，每个对应的差分数据输出信号的共模电压是不同的。因此，接收器(未图示)可以通过AC耦合来接收每个差分数据输出信号，以滤除不同的共模电压。现在将讨论用于差分输出驱动器中的电流再循环的一个示例操作方法。

由图6的流程图提供了用于电流再循环的一个示例操作方法。该方法包括将第一电压节点充电到第一中间电压的动作600。由系统100中的LDO 400对中间电压节点VLDO的充电或由系统150中的LDO 400对晶体管P9和M9的源极的充电是动作600的示例。

该方法还包括动作605，其是对第一差分数据输入信号的第一二进制状态的响应，并且包括将第一驱动器的第一输出节点耦合到被充电到电源电压的电源节点同时使第一电流从第一输出节点流出，并且将第一驱动器的第二输出节点耦合到第一电压节点同时使第一电流从第二输出节点流入第一电压节点中，其中电源电压大于第一中间电压。系统100中的动作605的一个示例是输出节点D1Pout 115通过第一驱动器105中的晶体管P2耦合到电源节点以使第一电流从输出节点D1Pout 115流出，同时将输出节点D1Nin 120通过晶体管P3耦合到中间电压节点VLDO以使第一电流流入输出节点D1Nin 120中。除了中间电压节点VLDO由晶体管P9和M9的源极节点代替之外，相同的动作由系统150中的第一驱动器105重复。

最后，该方法包括动作610，其是对第二差分数据输入信号的第一二进制状态的响应，并且包括将第二驱动器的第三输出节点耦合到第一电压节点同时使第二电流从第三输出节点流出，并且将第二驱动器的第四输出节点耦合到被充电到第二中间电压的第二电压节点同时使第二电流从第四输出节点流入第二电压节点中，其中第一中间电压大于第二中间电压电压；并且其中第二电流基本上等于第一电流。系统100中的动作610的一个示例是输出节点D2Pout 125通过第二驱动器110中的晶体管M1耦合到中间电压节点VLDO以使第二电流从输出节点D2Pout 125流出，同时将输出节点D2Nin 130通过晶体管M4耦合到接地以使第一电流流入输出节点D2Nin 130中。在系统100中，动作610的第二中间电压因此是接地。当第一传输门(晶体管M5和P5)将输出节点D3Pout 145耦合到第一中间电压节点VLDO1以使第三电流流出同时第四传输门(晶体管P8和M8)将输出节点D3Nout 135耦合到第二中间电压节点VLDO2以使第三电流流入时，系统150中发生动作610的另一示例。系统150中的动作610的第二中间电压因此是VLDO。

如本领域技术人员现在将理解并且取决于手头的特定应用，可以在不脱离其范围的情况下对本公开的设备的材料、装置、配置和使用方法并且在其中进行很多修改、替换和变化。鉴于此，本公开的范围不应当限于本文所图示和所描述的特定实施例的范围，因为它们仅作为其一些示例，本公开的范围应当与所附权利要求及其功能等同物的范围完全相称。

Claims (25)

1.一种数据发射器，包括：

电源节点，被配置为供应电源电压；

功率调节器，被配置为将第一中间电压节点充电到小于所述电源电压的第一中间电压；

第一驱动器，耦合在所述电源节点与所述第一中间电压节点之间，所述第一驱动器被配置为响应于第一差分数据输入信号的第一二进制状态而使第一电流从第一输出节点流出，所述第一驱动器还被配置为响应于所述第一差分输入数据输入信号的所述第一二进制状态而将所述第一电流从第二输出节点放电到所述第一中间电压节点中；以及

第二驱动器，耦合在所述第一中间电压节点与第二中间电压节点之间，其中所述第二驱动器被配置为响应于第二差分数据输入信号的第一二进制状态而基本上从所述第一中间电压节点接收所述第一电流并且使所述第一电流从第三输出节点流出，所述第二驱动器还被配置为响应于所述第二差分数据输入信号的所述第一二进制状态而将所述第一电流从第四输出节点放电到所述第二中间电压节点中。

2.根据权利要求1所述的数据发射器，其中所述第一驱动器包括耦合在所述第一输出节点与所述电源节点之间的第一开关，并且所述第一驱动器包括耦合在所述第二输出节点与所述第一中间电压节点之间的第二开关，并且其中所述第一开关和所述第二开关均被配置为响应于所述第一差分数据输入信号的所述第一二进制状态而闭合，并且所述第一开关和所述第二开关均被配置为响应于所述第一差分数据输入信号的第二二进制状态而断开。

3.根据权利要求2所述的数据发射器，其中所述第一开关包括第一PMOS晶体管，并且其中所述第二开关包括第二PMOS晶体管。

4.根据权利要求2所述的数据发射器，其中所述第一驱动器还包括耦合在所述第一输出节点与所述第一开关之间的第一负载电阻器，并且所述第一驱动器包括耦合在所述第二输出节点与所述第二开关之间的第二负载电阻器。

5.根据权利要求2所述的数据发射器，其中所述第一驱动器还包括耦合在所述第二输出节点与所述电源节点之间的第三开关、以及耦合在所述第一输出节点与所述第一中间电压节点之间的第四开关，其中所述第三开关和所述第四开关均被配置为响应于所述第一差分数据输入信号的所述第二二进制状态而闭合并且响应于所述第一差分数据输入信号的所述第一二进制状态而断开。

6.根据权利要求5所述的数据发射器，其中所述第三开关包括第一PMOS晶体管，并且其中所述第四开关包括第二PMOS晶体管。

7.根据权利要求1所述的数据发射器，其中所述功率调节器包括线性压差调节器(LDO)。

8.根据权利要求1所述的数据发射器，其中所述第二中间电压节点包括接地。

9.根据权利要求7所述的数据发射器，其中所述LDO被配置为对反馈电压和参考电压进行响应，以保持所述第一中间电压等于所述电源电压的一半。

10.根据权利要求9所述的数据发射器，其中所述LDO包括差分放大器，所述差分放大器被配置为放大所述反馈电压与所述参考电压之间的差以输出所述第一中间电压。

11.根据权利要求10所述的数据发射器，其中所述参考电压等于所述第一中间电压。

12.根据权利要求1所述的数据发射器，其中所述功率调节器是多输出线性压差调节器(LDO)，所述多输出线性压差调节器(LDO)被配置为将所述第一中间电压节点充电到所述第一中间电压，并且将所述第二中间电压节点充电到小于所述第一中间电压的第二中间电压，所述数据发射器还包括：

耦合在所述第二中间电压节点与接地之间的第三驱动器，所述第三驱动器被配置为响应于第三差分数据输入信号的第一二进制状态而基本上从所述第二中间电压节点接收所述第一电流并且使所述第一电流从第五输出节点流出，所述第三驱动器还被配置为响应于所述第三差分数据输入信号的所述第一二进制状态而将所述第一电流通过第六输出节点放电到接地中。

13.根据权利要求12所述的数据发射器，其中所述第二驱动器包括多个传输门，并且其中所述第三驱动器包括多个NMOS晶体管开关。

14.根据权利要求12所述的数据发射器，其中所述多输出LDO包括：

包括第一差分放大器的第一单输出LDO，所述第一差分放大器被配置为驱动第一NMOS晶体管的栅极以在所述第一NMOS晶体管的漏极处产生所述第一中间电压，

包括第二差分放大器的第二单输出LDO，所述第二差分放大器被配置为驱动第一PMOS晶体管的栅极以在所述第一PMOS晶体管的漏极处产生所述第二中间电压；以及

第三单输出LDO，被配置为将所述第一NMOS晶体管的源极和所述第一PMOS晶体管的源极充电到第三中间电压，所述第三中间电压大于所述第二中间电压并且小于所述第一中间电压。

15.根据权利要求14所述的数据发射器，其中所述第三单输出LDO被配置为将所述第一PMOS晶体管的源极和所述第一NMOS晶体管的源极充电到所述电源电压的一半。

16.一种数据传输方法，包括：

将第一电压节点充电到第一中间电压；

响应于第一差分数据输入信号的第一二进制状态，将第一驱动器的第一输出节点耦合到被充电到电源电压的电源节点同时使第一电流从所述第一输出节点流出，并且将所述第一驱动器的第二输出节点耦合到所述第一电压节点同时使所述第一电流从所述第二输出节点流入所述第一电压节点中，其中所述电源电压大于所述第一中间电压；以及

响应于第二差分数据输入信号的第一二进制状态，将第二驱动器的第三输出节点耦合到所述第一电压节点同时使第二电流从所述第三输出节点流出，并且将所述第二驱动器的第四输出节点耦合到被充电到第二中间电压的第二电压节点同时使所述第二电流从所述第四输出节点流入所述第二电压节点中，

其中所述第一中间电压大于所述第二中间电压；并且其中所述第二电流基本上等于所述第一电流。

17.根据权利要求16所述的数据传输方法，还包括：

响应于所述第一差分数据输入信号的第二二进制状态，将所述第一驱动器的所述第二输出节点耦合到所述电源节点同时使所述第一电流从所述第二输出节点流出，并且将所述第一驱动器的所述第一输出节点耦合到所述第一电压节点同时使所述第一电流从所述第一输出节点流入所述第一电压节点中；以及

响应于所述第二差分数据输入信号的第二二进制状态，将所述第二驱动器的所述第四输出节点耦合到所述第一电压节点同时使所述第二电流从所述第四输出节点流出，并且将所述第二驱动器的所述第三输出节点耦合到所述第二电压节点同时使所述第二电流从所述第三输出节点流入所述第二电压节点中。

18.根据权利要求16所述的数据传输方法，其中将所述第一中间电压节点充电到所述第一中间电压包括将所述第一中间电压节点充电到所述电源电压的一半，并且其中所述第二中间电压是接地电压。

19.根据权利要求16所述的数据传输方法，还包括：

将所述第二中间电压节点充电到所述第二中间电压，其中所述第二中间电压大于接地；以及

响应于第三差分数据输入信号的第一二进制状态，将第三驱动器的第五输出节点耦合到所述第二中间电压节点同时使第三电流从所述第五输出节点流出，并且将所述第三驱动器的第六输出节点耦合到接地同时使所述第三电流从所述第六输出节点流入接地中，其中所述第三电流基本上等于所述第二电流。

20.根据权利要求19所述的数据传输方法，其中将所述第二中间电压节点充电到所述第二中间电压包括将所述第二中间电压节点充电到所述电源电压的三分之一。

21.根据权利要求20所述的数据传输方法，其中将所述第一中间电压节点充电到所述第一中间电压包括将所述第一中间电压节点充电到所述电源电压的三分之二。

22.一种数据发射器，包括：

电源节点，被配置为供应电源电压；

功率调节器，被配置为将中间电压节点充电到小于所述电源电压的中间电压；

第一装置，用于响应于第一差分数据输入信号而利用第一差分电流来驱动第一对输出节点，所述第一装置耦合在所述电源节点与所述中间电压节点之间；以及

第二装置，用于响应于第二差分数据输入信号而利用第二差分电流来驱动第二对输出节点，所述第二装置与所述第一装置串联地耦合在所述中间电压节点与接地之间，使得所述第二差分电流基本上等于所述第一差分电流。

23.根据权利要求22所述的数据发射器，其中所述功率调节器包括线性压差调节器(LDO)。

24.根据权利要求23所述的数据发射器，其中所述LDO被配置为对反馈电压和参考电压进行响应，以保持所述中间电压等于所述电源电压的一半。

25.根据权利要求24所述的数据发射器，其中所述LDO包括差分放大器，所述差分放大器被配置为放大所述反馈电压与所述参考电压之间的差以输出所述第一中间电压。