CN109412897B - 基于多核处理器及fpga的共享mac实现系统及方法 - Google Patents

基于多核处理器及fpga的共享mac实现系统及方法 Download PDF

Info

Publication number
CN109412897B
CN109412897B CN201811361357.7A CN201811361357A CN109412897B CN 109412897 B CN109412897 B CN 109412897B CN 201811361357 A CN201811361357 A CN 201811361357A CN 109412897 B CN109412897 B CN 109412897B
Authority
CN
China
Prior art keywords
module
data packet
network data
fpga
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811361357.7A
Other languages
English (en)
Other versions
CN109412897A (zh
Inventor
成怀宁
尹明铉
李彦丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingneng Huakong Technology Co ltd
Original Assignee
Qingneng Huakong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingneng Huakong Technology Co ltd filed Critical Qingneng Huakong Technology Co ltd
Priority to CN201811361357.7A priority Critical patent/CN109412897B/zh
Publication of CN109412897A publication Critical patent/CN109412897A/zh
Application granted granted Critical
Publication of CN109412897B publication Critical patent/CN109412897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2441—Traffic characterised by specific attributes, e.g. priority or QoS relying on flow classification, e.g. using integrated services [IntServ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/5021—Priority
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2101/00—Indexing scheme associated with group H04L61/00
    • H04L2101/60—Types of network addresses
    • H04L2101/618—Details of network addresses
    • H04L2101/622—Layer-2 addresses, e.g. medium access control [MAC] addresses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种基于多核处理器及FPGA的共享MAC实现系统及方法，包括多核处理器端和FPGA端；多核处理器端包括n个独立内核和n个FPGA接口配置寄存器，在每个独立内核内设有一个开源操作系统Linux驱动模块或一个实时中断服务模块；FPGA端包括n个数据包收发模块、一个数据仲裁模块和一个MAC模块；每个数据包收发模块分别与对应的独立内核进行数据交互，并对网络数据包进行缓存；n个数据包收发模块均与数据仲裁模块进行数据交互，并对网络数据包进行缓存；数据仲裁模块分别与n个数据包收发模块、MAC模块进行网络数据包交互，并对网络数据包进行数据处理及优先级仲裁；MAC模块提供与网络收发器硬件接口。

Description

基于多核处理器及FPGA的共享MAC实现系统及方法
技术领域
本发明属于电力系统技术领域，尤其涉及一种基于多核处理器及FPGA的共享MAC实现系统及方法。
背景技术
近年来，随着电力系统发展，对继电保护装置的数字化、智能化的要求不断加深。国际电工委员会制定的IEC61850标准，实现了智能变电站的工程运作标准化，使得智能变电站的工程实施变得规范、统一和透明，同时对继电保护装置提出了更高的网络处理性能要求。
目前大部分厂家使用实时操作系统完成实时网络数据包处理，成本高且平台通用性较差，不利于产品移植；网络数据包处理由处理器完成，效率低。
发明内容
针对现有技术存在的问题，通过多核处理器异构方式，将实时数据包和非实时数据包分别由独立内核处理，提高数据包处理速度；使用FPGA技术，实时解析数据包，对数据包进行分类处理，优先级调度；本发明提出了一种基于多核处理器及FPGA的共享MAC实现系统及方法。
本发明的目的之一在于提供一种基于多核处理器及FPGA的共享MAC实现系统，至少包括：多核处理器端和FPGA端；其中：
所述多核处理器端包括：n个独立内核和n个FPGA接口配置寄存器，在每个独立内核内设有一个开源操作系统Linux驱动模块或一个实时中断服务模块；每个独立内核内的开源操作系统Linux驱动模块、实时中断服务模块分别与一个FPGA接口配置寄存器进行数据交换；n为大于1的自然数；
所述FPGA端包括n个数据包收发模块、一个数据仲裁模块和一个MAC模块；每个数据包收发模块分别与一个FPGA接口配置寄存器进行数据交互，并对网络数据包进行缓存；n个数据包收发模块均与数据仲裁模块进行数据交互，并对网络数据包进行缓存；所述数据仲裁模块分别与n个数据包收发模块、MAC模块进行网络数据包交互，并对网络数据包进行数据处理及优先级仲裁；所述MAC模块提供与网络收发器硬件接口，进而实现数据链路层功能。
进一步：上述数据处理具体包括：对MAC模块接收的数据进行流量统计，重复帧过滤，内容过滤及数据包解析。
进一步：所述收发数据模块包括数据包接收模块和数据包发送模块，所述数据包接收模块用于接收FPGA接口配置寄存器的网络数据包和数据仲裁模块的网络数据包，并对接收到的网络数据包进行缓存；所述数据包发送模块用于向FPGA接口配置寄存器和数据仲裁模块发送网络数据包。
更进一步：所述数据包接收模块包括接收FIFO模块、重复帧过滤模块、流量统计模块、内容过滤模块和数据包解析模块；所述接收FIFO模块与FPGA接口配置寄存器进行数据交互；所述接收FIFO模块、重复帧过滤模块、流量统计模块、内容过滤模块、数据包解析模块、MAC模块依次进行数据交互，数据流由MAC模块依次经过各个模块处理后，最终流向接收FIFO模块；所述接收FIFO模块对网络数据进行缓存；所述重复帧过滤模块检测重复的网络数据包并进行过滤；所述流量统计模块检测网络数据流量且在流量异常时关闭网络数据包接收；所述内容过滤模块对网络数据包进行过滤，按内核配置过滤规则。
更进一步：所述数据包发送模块包括发送FIFO模块，所述发送FIFO模块对网络数据进行缓存。
本发明的目的之二在于提供一种基于多核处理器及FPGA的共享MAC实现系统的方法，其特征在于：包括如下步骤：
步骤一、初始化所需内核寄存器，包括且不限于配置定时器中断及服务模块；根据需求配置定时器中断周期，达到实时处理网络数据包要求；
步骤二、初始化FPGA分配给该内核的寄存器，用于完成MAC操作，读写网络数据包，监视数据流量；
步骤三、使能定时器中断服务，开始处理网络数据包；
步骤四、判断接收FIFO模块是否有新的数据包，如果有，则处理数据包；否则，执行步骤五；
步骤五、判断是否有需要发送的数据包，如果有，则将数据包写入发送FIFO模块，使能发送寄存器；否则返回步骤三；
步骤六、定时器中断服务模块按照中断周期循环执行。
本发明的目的之三在于提供一种基于多核处理器及FPGA的共享MAC实现方法的计算机程序。
本发明的目的之四在于提供一种基于多核处理器及FPGA的共享MAC实现方法的信息数据处理终端。
本发明的目的之五在于提供一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行基于多核处理器及FPGA的共享MAC实现方法。
综上所述，本发明的优点及积极效果为：
本发明通过多核处理器异构方式，将实时数据包和非实时数据包分别由独立内核处理，提高数据包处理速度；使用FPGA技术，实时解析数据包，对数据包进行分类处理，优先级调度；该技术方案推荐使用开源免费的Linux操作系统，降低了操作系统使用成本。
附图说明
图1是本发明优选实施例的结构框图；
图2是本发明优选实施例中多核处理器端实时内核模块实现流程图；
图3是本发明优选实施例中的FPGA端数据包接收逻辑图；
图4是本发明优选实施例中的FPGA端数据包发送逻辑图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
首先对本发明中多个简写进行注释：
FPGA(Field－Programmable Gate Array)，即现场可编程门阵列。
MAC(medium access control)属于LLC(Logical Link Control)下的一个子层。作为以太网设备的一部分，MAC是数据链路层的一个子层。MAC负责执行带冲突检测的载波侦听多路访问协议，即CSMA/CD协议。它完成以下功能：
把数据封装成帧，包括对帧进行界定，实现帧同步，对目的MAC地址和源MAC地址进行处理，在与PHY发生传输错误时对帧进行处理；
对PHY的控制；
FIFO(First Input First Output)为先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。在FPGA编程中使用IP核进行实现。
请参阅图1至图4，一种基于多核处理器及FPGA的共享MAC实现系统，
包括多核处理器端和FPGA端；
多核处理器端根据处理网络数据包的不同分为实时内核和非实时内核两种，不限制具体个数，与FPGA配置寄存器组数一致；实时内核通过定时器中断服务模块处理网络数据包，不使用操作系统或免费的小型操作系统(如FreeRTOS等)；非实时内核使用开源Linux系统；
多核处理器端通过总线方式与FPGA端硬件连接，通过总线映射寄存器与FPGA端进行数据通讯。
所述多核处理器端包括：开源操作系统Linux驱动模块、实时中断服务模块、FPGA接口配置寄存器；所述开源操作系统Linux驱动模块、实时中断服务模块操作运行于多核处理器的独立内核中，通过FPGA接口配置寄存器，与FPGA端进行数据交换。
所述FPGA端包括：数据包接收模块、数据包发送模块、MAC模块。
所述FPGA端数据包接收模块包括：接收FIFO模块、重复帧过滤模块、流量统计模块、内容过滤模块、数据包解析模块；所述接收FIFO模块与多核处理器端FPGA接口配置寄存器连接；所述接收FIFO模块、重复帧过滤模块、流量统计模块、内容过滤模块、数据包解析模块、MAC模块依次连接，数据流由MAC模块依次经过各个模块处理，最终流向接收FIFO模块。
所述FPGA端数据发送模块包括：发送FIFO模块、发送优先级仲裁模块；所述发送FIFO模块与多核处理器端FPGA接口配置寄存器和发送优先级仲裁模块连接；所述发送优先级仲裁模块与发送FIFO模块和FPGA端MAC模块连接。
所述FPGA端MAC模块与数据包接收模块的数据包解析模块和数据包发送模块的发送优先级仲裁模块连接。
FPGA端包括收发FIFO数据、数据仲裁模块、MAC模块；收发FIFO数据、数据仲裁模块、MAC模块依次连接，进行网络数据包的交换处理；所述收发FIFO数据负责多核处理器的网络数据包的缓存；所述数据仲裁模块包括接收数据包仲裁及发送数据数据包仲裁；MAC模块提供与网络收发器硬件接口，负责实现数据链路层功能。
参照图3，FPGA端网络数据包接收方案包括：MAC模块、内容过滤模块、流量统计模块、重复帧过滤模块、接收FIFO数据；上述模块依次处理网络数据包，将最终网络数据包发送到多核处理器端。
所述MAC模块接收来自数据链路层的网络数据包，将数据包发送到内容过滤模块。
所述内容过滤模块按照内核数据包分类规则，将对应每个内核的不符合规则网络数据包过滤，其他符合规则的网络数据包发送到流量统计模块。
所述流量统计模块用于统计每个内核接收的网络数据包个数及流量，并配置流量监控功能，流量到达设定值时将关闭网络数据包的接收。
所述重复帧过滤模块根据网络数据包的CRC校验等方式，判断是否为重复的网络数据包，将重复网络数据包丢弃，可以防止来自网络中的DDOS类型攻击。
所述接收FIFO数据用于将处理过的网络数据包进行缓存，每个内核对应独立的接收FIFO数据。
参照图4，FPGA端网络数据包发送方案包括：发送数据FIFO、优先级仲裁模块、MAC模块。
所述发送数据FIFO缓存多核处理器需要发送的网络数据包，将网络数据包传递给优先级仲裁模块。
所述优先级仲裁模块根据内核的实时数据优先级别，判断网络数据包的发送顺序，依次将网络数据包传递给MAC模块。
所述MAC模块接收来自优先级仲裁模块的网络数据包，将数据包通过硬件接口发送到数据链路层。
优选实施例二、一种基于多核处理器及FPGA的共享MAC实现系统的方法，包括：
步骤一、初始化内核所需内核寄存器，包括且不限于配置定时器中断及服务模块；根据需求配置定时器中断周期，达到实时处理网络数据包要求；
步骤二、初始化FPGA分配给该内核的寄存器，用于完成MAC操作，读写网络数据包，监视数据流量；
步骤三、使能定时器中断服务，开始处理网络数据包；
步骤四、判断接收FIFO模块是否有新的数据包，如果有，则处理数据包；否则，执行步骤五；
步骤五、判断是否有需要发送的数据包，如果有，则将数据包写入发送FIFO模块，使能发送寄存器；否则返回步骤三；
步骤六、定时器中断服务模块按照中断周期循环执行。
优选实施例三、一种实现基于多核处理器及FPGA的共享MAC实现系统的计算机模块，所述基于多核处理器及FPGA的共享MAC实现方法包括如下步骤：
步骤一、初始化内核所需内核寄存器，包括且不限于配置定时器中断及服务模块；根据需求配置定时器中断周期，达到实时处理网络数据包要求；
步骤二、初始化FPGA分配给该内核的寄存器，用于完成MAC操作，读写网络数据包，监视数据流量；
步骤三、使能定时器中断服务，开始处理网络数据包；
步骤四、判断接收FIFO模块是否有新的数据包，如果有，则处理数据包；否则，执行步骤五；
步骤五、判断是否有需要发送的数据包，如果有，则将数据包写入发送FIFO模块，使能发送寄存器；否则返回步骤三；
步骤六、定时器中断服务模块按照中断周期循环执行。
优选实施例四、一种实现基于多核处理器及FPGA的共享MAC实现系统的信息数据处理终端。所述基于多核处理器及FPGA的共享MAC实现方法包括如下步骤：
步骤一、初始化内核所需内核寄存器，包括且不限于配置定时器中断及服务模块；根据需求配置定时器中断周期，达到实时处理网络数据包要求；
步骤二、初始化FPGA分配给该内核的寄存器，用于完成MAC操作，读写网络数据包，监视数据流量；
步骤三、使能定时器中断服务，开始处理网络数据包；
步骤四、判断接收FIFO模块是否有新的数据包，如果有，则处理数据包；否则，执行步骤五；
步骤五、判断是否有需要发送的数据包，如果有，则将数据包写入发送FIFO模块，使能发送寄存器；否则返回步骤三；
步骤六、定时器中断服务模块按照中断周期循环执行。
优选实施例五、一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行基于多核处理器及FPGA的共享MAC实现方法，所述基于多核处理器及FPGA的共享MAC实现方法包括如下步骤：
步骤一、初始化内核所需内核寄存器，包括且不限于配置定时器中断及服务模块；根据需求配置定时器中断周期，达到实时处理网络数据包要求；
步骤二、初始化FPGA分配给该内核的寄存器，用于完成MAC操作，读写网络数据包，监视数据流量；
步骤三、使能定时器中断服务，开始处理网络数据包；
步骤四、判断接收FIFO模块是否有新的数据包，如果有，则处理数据包；否则，执行步骤五；
步骤五、判断是否有需要发送的数据包，如果有，则将数据包写入发送FIFO模块，使能发送寄存器；否则返回步骤三；
步骤六、定时器中断服务模块按照中断周期循环执行。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用全部或部分地以计算机模块产品的形式实现，所述计算机模块产品包括一个或多个计算机指令。在计算机上加载或执行所述计算机模块指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输)。所述计算机可读取存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘SolidState Disk(SSD))等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种基于多核处理器及FPGA的共享MAC实现系统，其特征在于：至少包括：多核处理器端和FPGA端；其中：
所述多核处理器端包括：n个独立内核和n个FPGA接口配置寄存器，在每个独立内核内设有一个开源操作系统Linux驱动模块或一个实时中断服务模块；每个独立内核内的开源操作系统Linux驱动模块、实时中断服务模块分别与一个FPGA接口配置寄存器进行数据交换；n为大于1的自然数；所述多核处理器端根据处理网络数据包的不同分为实时内核和非实时内核两种，实时内核通过定时器中断服务模块处理网络数据包；非实时内核使用开源Linux系统；将实时数据包和非实时数据包分别由独立内核处理；
所述FPGA端包括n个数据包收发模块、一个数据仲裁模块和一个MAC模块，所述数据包收发模块包接收模块、数据包发送模块；每个数据包收发模块分别与一个FPGA接口配置寄存器进行数据交互，并对网络数据包进行缓存；n个数据包收发模块均与数据仲裁模块进行数据交互，并对网络数据包进行缓存；所述数据仲裁模块分别与n个数据包收发模块、MAC模块进行网络数据包交互，并对网络数据包进行数据处理及优先级仲裁；所述MAC模块提供与网络收发器硬件接口，进而实现数据链路层功能；其中：
所述数据包接收模块包括：接收FIFO模块、重复帧过滤模块、流量统计模块、内容过滤模块、数据包解析模块；所述数据包接收模块用于接收FPGA接口配置寄存器的网络数据包和数据仲裁模块的网络数据包，并对接收到的网络数据包进行缓存；所述数据包发送模块用于向FPGA接口配置寄存器和数据仲裁模块发送网络数据包；
FPGA端网络数据包接收方案包括：MAC模块、优先级仲裁模块、内容过滤模块、流量统计模块、重复帧过滤模块、接收FIFO数据；上述模块依次处理网络数据包，将最终网络数据包发送到多核处理器端；其中：所述接收FIFO模块与FPGA接口配置寄存器进行数据交互；所述接收FIFO模块、重复帧过滤模块、流量统计模块、内容过滤模块、数据包解析模块、MAC模块依次进行数据交互，数据流由MAC模块依次经过各个模块处理后，最终流向接收FIFO模块；所述重复帧过滤模块检测重复的网络数据包并进行过滤；所述内容过滤模块对网络数据包进行过滤，按内核配置过滤规则；所述MAC模块接收来自数据链路层的网络数据包，将数据包发送到内容过滤模块；所述内容过滤模块按照内核数据包分类规则，将对应每个内核的不符合规则网络数据包过滤，其他符合规则的网络数据包发送到流量统计模块；所述流量统计模块用于统计每个内核接收的网络数据包个数及流量，并配置流量监控功能，流量到达设定值时将关闭网络数据包的接收；所述重复帧过滤模块根据网络数据包的CRC校验方式，判断是否为重复的网络数据包，将重复网络数据包丢弃；
所述接收FIFO数据用于将处理过的网络数据包进行缓存，每个内核对应独立的接收FIFO数据；
所述FPGA端数据发送模块包括：发送FIFO模块、优先级仲裁模块；FPGA端网络数据包发送方案包括：发送数据FIFO、优先级仲裁模块、MAC模块；其中：所述FIFO模块缓存多核处理器需要发送的网络数据包，将网络数据包传递给优先级仲裁模块；所述优先级仲裁模块根据内核的实时数据优先级别，判断网络数据包的发送顺序，依次将网络数据包传递给MAC模块；所述MAC模块接收来自优先级仲裁模块的网络数据包，将数据包通过硬件接口发送到数据链路层。
2.一种基于权利要求1所述的基于多核处理器及FPGA的共享MAC实现系统的方法，其特征在于：包括如下步骤：
步骤一、初始化所需内核寄存器，包括且不限于配置定时器中断及服务模块；根据需求配置定时器中断周期，达到实时处理网络数据包要求；
步骤二、初始化FPGA分配给该内核的寄存器，用于完成MAC操作，读写网络数据包，监视数据流量；
步骤三、使能定时器中断服务，开始处理网络数据包；
步骤四、判断接收FIFO模块是否有新的数据包，如果有，则处理数据包；否则，执行步骤五；
步骤五、判断是否有需要发送的数据包，如果有，则将数据包写入发送FIFO模块，使能发送寄存器；否则返回步骤三；
步骤六、定时器中断服务模块按照中断周期循环执行。
3.一种实现权利要求2所述方法的信息数据处理终端。
CN201811361357.7A 2018-11-15 2018-11-15 基于多核处理器及fpga的共享mac实现系统及方法 Active CN109412897B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811361357.7A CN109412897B (zh) 2018-11-15 2018-11-15 基于多核处理器及fpga的共享mac实现系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811361357.7A CN109412897B (zh) 2018-11-15 2018-11-15 基于多核处理器及fpga的共享mac实现系统及方法

Publications (2)

Publication Number Publication Date
CN109412897A CN109412897A (zh) 2019-03-01
CN109412897B true CN109412897B (zh) 2021-12-21

Family

ID=65473547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811361357.7A Active CN109412897B (zh) 2018-11-15 2018-11-15 基于多核处理器及fpga的共享mac实现系统及方法

Country Status (1)

Country Link
CN (1) CN109412897B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110059045B (zh) * 2019-04-22 2024-04-12 吴进国 一种基于fpga的非开挖传感装置总线共享系统、方法及装置
CN115277842B (zh) * 2022-07-18 2024-05-03 上海赛景信息技术有限公司 一种多分区网管下沉通信方法
CN117170745B (zh) * 2023-11-03 2024-01-12 睿思芯科(深圳)技术有限公司 Risc-v外部中断的处理方法、系统及相关设备
CN117614915B (zh) * 2024-01-24 2024-04-05 上海合见工业软件集团有限公司 Fpga片内接口数据交换路由系统

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954297A (zh) * 2004-01-15 2007-04-25 维尔2阿斯公司 在具有病毒、间谍软件以及黑客防护特征的虚拟处理空间中的隔离复用多维处理
CN202267951U (zh) * 2011-10-10 2012-06-06 国电南京自动化股份有限公司 一种基于fpga的多cpu共享数据采样系统
CN102983998A (zh) * 2012-11-22 2013-03-20 北京中创信测科技股份有限公司 新的数据采集系统SuperCAP
CN103176780A (zh) * 2011-12-22 2013-06-26 中国科学院声学研究所 一种多网络接口绑定系统及方法
CN103488531A (zh) * 2013-09-26 2014-01-01 中国船舶重工集团公司第七一六研究所 基于多核处理器和fpga的软硬件混合实时任务调度方法
CN104050143A (zh) * 2013-03-14 2014-09-17 阿尔特拉公司 向混合可编程多核器件映射网络应用
CN104253735A (zh) * 2013-06-27 2014-12-31 中兴通讯股份有限公司 光网络单元、通信系统及方法
CN104820657A (zh) * 2015-05-14 2015-08-05 西安电子科技大学 一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型
CN104854571A (zh) * 2012-11-02 2015-08-19 谷歌公司 使用对等机制在手机与笔记本电脑之间进行无缝网络共享设置
CN105279007A (zh) * 2014-07-10 2016-01-27 龙芯中科技术有限公司 多核处理器的模拟方法及装置
CN105278940A (zh) * 2014-07-08 2016-01-27 北京航空航天大学 一种基于多核处理器架构的机器人混合系统应用框架
CN106843127A (zh) * 2017-02-28 2017-06-13 深圳市麦格米特控制技术有限公司 一种中型plc系统
CN107078934A (zh) * 2014-09-30 2017-08-18 Nicira股份有限公司 虚拟分布式桥接模块
CN107679009A (zh) * 2017-10-27 2018-02-09 中国航空无线电电子研究所 基于异构多核架构的通用化软硬件平台
CN207473605U (zh) * 2017-11-28 2018-06-08 南京南瑞继保电气有限公司 一种基于多核处理器的直流控制保护系统
CN108574725A (zh) * 2017-03-10 2018-09-25 安华高科技通用Ip(新加坡)公司 用于多个物理层装置的统一媒体接入控制(mac)的装置、系统及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140215141A1 (en) * 2011-05-02 2014-07-31 ISC8 Inc. High-Speed Processor Core Comprising Mapped Auxilliary Component Functionality

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954297A (zh) * 2004-01-15 2007-04-25 维尔2阿斯公司 在具有病毒、间谍软件以及黑客防护特征的虚拟处理空间中的隔离复用多维处理
CN202267951U (zh) * 2011-10-10 2012-06-06 国电南京自动化股份有限公司 一种基于fpga的多cpu共享数据采样系统
CN103176780A (zh) * 2011-12-22 2013-06-26 中国科学院声学研究所 一种多网络接口绑定系统及方法
CN104854571A (zh) * 2012-11-02 2015-08-19 谷歌公司 使用对等机制在手机与笔记本电脑之间进行无缝网络共享设置
CN102983998A (zh) * 2012-11-22 2013-03-20 北京中创信测科技股份有限公司 新的数据采集系统SuperCAP
CN104050143A (zh) * 2013-03-14 2014-09-17 阿尔特拉公司 向混合可编程多核器件映射网络应用
CN104253735A (zh) * 2013-06-27 2014-12-31 中兴通讯股份有限公司 光网络单元、通信系统及方法
CN103488531A (zh) * 2013-09-26 2014-01-01 中国船舶重工集团公司第七一六研究所 基于多核处理器和fpga的软硬件混合实时任务调度方法
CN105278940A (zh) * 2014-07-08 2016-01-27 北京航空航天大学 一种基于多核处理器架构的机器人混合系统应用框架
CN105279007A (zh) * 2014-07-10 2016-01-27 龙芯中科技术有限公司 多核处理器的模拟方法及装置
CN107078934A (zh) * 2014-09-30 2017-08-18 Nicira股份有限公司 虚拟分布式桥接模块
CN104820657A (zh) * 2015-05-14 2015-08-05 西安电子科技大学 一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型
CN106843127A (zh) * 2017-02-28 2017-06-13 深圳市麦格米特控制技术有限公司 一种中型plc系统
CN108574725A (zh) * 2017-03-10 2018-09-25 安华高科技通用Ip(新加坡)公司 用于多个物理层装置的统一媒体接入控制(mac)的装置、系统及方法
CN107679009A (zh) * 2017-10-27 2018-02-09 中国航空无线电电子研究所 基于异构多核架构的通用化软硬件平台
CN207473605U (zh) * 2017-11-28 2018-06-08 南京南瑞继保电气有限公司 一种基于多核处理器的直流控制保护系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Effective floating-point calculation engines intended for the FPGA-based HIL simulation";Tarek Ould-Bachir，;《2012 IEEE International Symposium on Industrial Electronics》;20120712;全文 *
"基于DSP和FPGA的并行处理系统硬件设计";张明志，;《中国优秀硕士学位论文全文数据库-信息科技辑》;20111015(第10期);全文 *
"基于多核CPU的软件无线电平台研发及应用技术研究";房骥，;《中国博士学位论文全文数据库-信息科技辑》;20140115(第1期);全文 *

Also Published As

Publication number Publication date
CN109412897A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
CN109412897B (zh) 基于多核处理器及fpga的共享mac实现系统及方法
US20140068134A1 (en) Data transmission apparatus, system, and method
US10152441B2 (en) Host bus access by add-on devices via a network interface controller
US9444737B2 (en) Packet data processor in a communications processor architecture
US7647416B2 (en) Full hardware based TCP/IP traffic offload engine(TOE) device and the method thereof
CN106648896B (zh) 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法
CN101902504A (zh) 航空电子全双工交换式以太网网卡及其集成化方法
CN102185833B (zh) 一种基于fpga的fc i/o并行处理方法
WO2010078017A2 (en) Interrupt techniques
US20100169501A1 (en) Massage communication techniques
WO2009070326A1 (en) A system and method for accessing memory
WO2006063298A1 (en) Techniques to manage flow control
CN101217573A (zh) 一种加速网卡报文捕获的方法
US7565580B2 (en) Method and system for testing network device logic
CN107562672A (zh) 一种提高矢量网络分析仪数据传输速率的系统及方法
CN106572500A (zh) 一种c‑ran中硬件加速器的调度方法
US8214553B2 (en) Virtualization of an input/output device for supporting multiple hosts and functions
US11343205B2 (en) Real-time, time aware, dynamic, context aware and reconfigurable ethernet packet classification
CN105579952B (zh) 利用伪停顿的高速通道上的emi抑制
CN110995507A (zh) 一种网络加速控制器及方法
US20240095172A1 (en) Data packet processing method and appratus
CN103166863B (zh) 集总式8x8低延迟高带宽交叉点缓存队列片上路由器
CN104714832A (zh) 一种用于机载数据网络异步数据交互区的缓冲管理方法
US9338219B2 (en) Direct push operations and gather operations
US11055222B2 (en) Prefetching of completion notifications and context

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No. 369, Central West Road, Tianjin Binhai New Area pilot free trade zone (Airport Economic Zone)

Applicant after: Qingneng Huakong Technology Co.,Ltd.

Address before: No. 369, Central West Road, Tianjin Binhai New Area pilot free trade zone (Airport Economic Zone)

Applicant before: UNISM&C CO.,LTD.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant