CN117170745B - Risc-v外部中断的处理方法、系统及相关设备 - Google Patents
Risc-v外部中断的处理方法、系统及相关设备 Download PDFInfo
- Publication number
- CN117170745B CN117170745B CN202311456203.7A CN202311456203A CN117170745B CN 117170745 B CN117170745 B CN 117170745B CN 202311456203 A CN202311456203 A CN 202311456203A CN 117170745 B CN117170745 B CN 117170745B
- Authority
- CN
- China
- Prior art keywords
- core
- interrupt
- arbitration
- processing
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title description 7
- 238000000034 method Methods 0.000 claims abstract description 44
- 230000008569 process Effects 0.000 claims description 14
- 230000007246 mechanism Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Bus Control (AREA)
Abstract
本发明适用于计算机软件应用设计领域，提供了一种RISC‑V外部中断的处理方法、系统及相关设备，方法包括以下步骤：多核中断仲裁平台接收平台级中断控制器发送的中断ID，多核中断仲裁平台包括仲裁策略寄存器以及多种可配置的仲裁策略；配置仲裁策略寄存器以指定一种仲裁策略，得到策略执行结果；根据策略执行结果将所述中断ID交由多核处理器的其中一核进行处理，其中多核处理器的每个核都有对应的核ID。本发明解决了RISC‑V芯片在中断处理时，未获取到有效中断ID的核运行资源被浪费的问题，极大提高了芯片的多核CPU利用率和外部中断处理效率，对扩展基于RISC‑V指令集架构芯片的应用场景有很大意义。
Description
技术领域
本发明适用于计算机软件应用设计领域，尤其涉及一种RISC-V外部中断的处理方法、系统及相关设备。
背景技术
RISCV PLIC（Platform-Level Interrupt Controller Specification）: RISCV官方定义了一个基于RISC-V指令集架构的平台级外部中断控制器，用来处理外部中断。根据RISC-V平台级中断控制器（PLIC）规范中定义的通用PLIC架构，PLIC将各种设备中断多路复用到Hart上下文的外部中断线上。
PLIC最多支持1023个中断和15872个上下文，以多核的RISC-V芯片PLIC应用为例，PLIC一旦接收到了外部中断信号，会通过上下文将中断信号推送给所有的核，导致所有的核中断正在运行的程序，并做上下文保存和切换任务的工作，去获取PLIC中断信息，但是只有一个核能够获取中断信号并完成处理，其他所有核获取不到实际的中断信号，只能切换任务然后恢复上下文退出中断函数，造成核运行资源被浪费。
因此，亟需解决RISC-V芯片中断处理时，未获取到有效中断ID的核运行资源被浪费的问题。
发明内容
本发明提供一种RISC-V外部中断的处理方法、系统及相关设备，旨在解决RISC-V芯片在中断处理时，未获取到有效中断ID的核运行资源被浪费的问题。
本发明提供一种RISC-V外部中断的处理方法，所述处理方法包括以下步骤：
利用多核中断仲裁平台接收平台级中断控制器发送的中断ID，所述多核中断仲裁平台包括仲裁策略寄存器以及多种可配置的仲裁策略，多种所述仲裁策略包括基于轮询顺序选择处理所述中断ID的核的第一仲裁策略、同时基于轮询顺序以及时间片的轮询机制选择处理所述中断ID的核的第二仲裁策略、基于处理中断所对应的优先级选择处理所述中断ID的核的第三仲裁策略以及基于核的CPU利用率选择处理所述中断ID的核的第四仲裁策略；
配置所述仲裁策略寄存器并指定其中一种所述仲裁策略，得到策略执行结果；
根据所述策略执行结果将所述中断ID交由多核处理器的其中一核进行处理；其中，所述多核处理器的每个所述核都有对应的核ID。
优选的，当指定的所述仲裁策略为所述第一仲裁策略时，读取轮询核ID寄存器，所述轮询核ID寄存器用于存储记录当前处理中断的所述核对应的所述核ID；
所述第一仲裁策略：所述多核中断仲裁平台按照所述多核处理器中所述核的顺序轮询确定中断处理的所述核，并由所述轮询核ID寄存器存储记录当前处理中断的所述核ID；定义当前处理中断的所述核的所述核ID为n，当下一次所述平台级中断控制器发送所述中断ID给所述多核中断仲裁平台时，则所述多核中断仲裁平台读取所述轮询核ID寄存器中的所述核ID并加一，并将接收的所述中断ID交由所述核ID为n+1的所述核进行处理，若所述核 ID已经为最大值则从第一个所述核继续轮询。
优选的，当指定的所述仲裁策略为所述第二仲裁策略时，所述第二仲裁策略在所述第一仲裁策略的基础上增加时间片的轮询机制；读取轮询定时器寄存器，所述轮询定时器寄存器用于设置每个所述核处理中断的时长，若所述轮询定时器寄存器设置的所述核处理中断的时长值为0，则表示对应的所述核不参与中断处理。
优选的，当指定的所述仲裁策略为所述第三仲裁策略时，读取核中断优先级寄存器，所述核中断优先级寄存器用于配置每个所述核处理中断所对应的优先级，若多个所述核的优先级最高且相同，则选择所述核ID的值最小的所述核优先处理所述中断ID，并且所述多核中断仲裁平台总是选择优先级最高的所述核处理所述中断ID。
优选的，当指定的所述仲裁策略为所述第四仲裁策略时，判断所述核的CPU利用率，读取CPU利用率寄存器，并将每个所述核的所述CPU利用率写入对应的所述CPU利用率寄存器中，所述多核中断仲裁平台比较所有所述核的CPU利用率，并将所述中断ID发送至CPU利用率最低的所述核进行处理。
第二方面，本发明还提供一种RISC-V外部中断的处理系统，所述处理系统包括以下模块：
接收ID模块，利用多核中断仲裁平台接收平台级中断控制器发送的中断ID，所述多核中断仲裁平台包括仲裁策略寄存器以及多种可配置的仲裁策略，多种所述仲裁策略包括基于轮询顺序选择处理所述中断ID的核的第一仲裁策略、同时基于轮询顺序以及时间片的轮询机制选择处理所述中断ID的核的第二仲裁策略、基于处理中断所对应的优先级选择处理所述中断ID的核的第三仲裁策略以及基于核的CPU利用率选择处理所述中断ID的核的第四仲裁策略；
配置策略模块，配置所述仲裁策略寄存器并指定其中一种所述仲裁策略，得到策略执行结果；
处理模块，根据所述策略执行结果将所述中断ID交由多核处理器的其中一核进行处理；其中，所述多核处理器的每个所述核都有对应的核ID。
第三方面，本发明还提供一种计算机设备，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的RISC-V外部中断的处理程序，所述处理器执行所述RISC-V外部中断的处理时实现如上述实施例中任意一项所述的RISC-V外部中断的处理方法中的步骤。
第四方面，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有RISC-V外部中断的处理程序，所述RISC-V外部中断的处理程序被处理器执行时实现如上述实施例中任意一项所述的RISC-V外部中断的处理方法中的步骤。
本发明所达到的有益效果，在于在现有技术中的平台级中断控制器和多核处理器之间增加一个多核中断仲裁平台，由多核中断仲裁平台统一接收平台级中断控制器给多核的中断ID，且提供四种可配置的仲裁策略，通过配置多核中断仲裁平台的仲裁策略寄存器以指定仲裁策略。解决了RISC-V芯片在中断处理时，未获取到有效中断ID的核运行资源被浪费的问题，极大提高了芯片的多核CPU利用率和外部中断处理效率，对扩展基于RISC-V指令集架构芯片的应用场景有很大意义。
附图说明
图1是本发明实施例提供的RISC-V外部中断的处理方法的流程框图；
图2是本发明实施例提供的RISC-V外部中断的处理方法的流程示意图；
图3是本发明实施例提供的RISC-V外部中断的处理方法的处理结构示意图；
图4是本发明实施例提供的RISC-V外部中断的处理系统示意图；
图5是本发明实施例提供的RISC-V外部中断的处理计算机设备示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
（实施例一）
请参照图1-图3，图1是本发明实施例提供的RISC-V外部中断的处理方法的流程框图；图2是本发明实施例提供的RISC-V外部中断的处理方法的流程示意图；图3是本发明实施例提供的RISC-V外部中断的处理方法的处理结构示意图。
本发明实施例提供的RISC-V外部中断的处理方法具体包括以下步骤：
S101、利用多核中断仲裁平台接收平台级中断控制器发送的中断ID，所述多核中断仲裁平台包括仲裁策略寄存器以及多种可配置的仲裁策略，多种所述仲裁策略包括基于轮询顺序选择处理所述中断ID的核的第一仲裁策略、同时基于轮询顺序以及时间片的轮询机制选择处理所述中断ID的核的第二仲裁策略、基于处理中断所对应的优先级选择处理所述中断ID的核的第三仲裁策略以及基于核的CPU利用率选择处理所述中断ID的核的第四仲裁策略。
在本发明实施例中，平台级中断控制器PLIC（Platform-Level InterruptController Specification）接收到外部中断信号后，将中断ID发送至多核中断仲裁平台，并且在本发明实施例中采用多核的RISC-V芯片。
S102、配置所述仲裁策略寄存器并指定其中一种所述仲裁策略，得到策略执行结果。
在本发明实施例中，通过配置仲裁策略寄存器中的值以指定仲裁策略；
当配置的仲裁策略寄存器的值为1时，即当指定的所述仲裁策略为所述第一仲裁策略时，读取轮询核ID寄存器，所述轮询核ID寄存器用于存储记录当前处理中断的核对应的核ID；
所述第一仲裁策略：所述多核中断仲裁平台按照所述多核处理器中所述核的顺序轮询确定中断处理的所述核，并由所述轮询核ID寄存器存储记录当前处理中断的所述核ID；定义当前处理中断的所述核的所述核ID为n，当下一次所述平台级中断控制器发送所述中断ID给所述多核中断仲裁平台时，则所述多核中断仲裁平台读取所述轮询核ID寄存器中的所述核ID并加一，并将接收的所述中断ID交由所述核ID为n+1的所述核进行处理，若所述核 ID已经为最大值则从第一个所述核继续轮询。
当配置的仲裁策略寄存器的值为2时，即当指定的所述仲裁策略为所述第二仲裁策略时，所述第二仲裁策略在所述第一仲裁策略的基础上增加时间片的轮询机制；读取轮询定时器寄存器，所述轮询定时器寄存器用于设置每个所述核处理中断的时长，若所述轮询定时器寄存器设置的所述核处理中断的时长值为0，则表示对应的所述核不参与中断处理。
当配置的仲裁策略寄存器的值为3时，即当指定的所述仲裁策略为所述第三仲裁策略时，读取核中断优先级寄存器，所述核中断优先级寄存器用于配置每个所述核处理中断所对应的优先级，若多个所述核的优先级最高且相同，则选择所述核ID的值最小的所述核优先处理所述中断ID，并且所述多核中断仲裁平台总是选择优先级最高的所述核处理所述中断ID。
当配置的仲裁策略寄存器的值为4时，即当指定的所述仲裁策略为所述第四仲裁策略时，判断所述核的CPU利用率，读取CPU利用率寄存器，并将每个所述核的所述CPU利用率写入对应的所述CPU利用率寄存器中，所述多核中断仲裁平台比较所有所述核的CPU利用率，并将所述中断ID发送至CPU利用率最低的所述核进行处理。
最终根据指定的仲裁策略得到策略执行结果，本发明的可根据实际情况通过配置仲裁策略寄存器选择四种仲裁策略中最适宜的一种仲裁策略。
仲裁策略寄存器以及四种仲裁策略可参考表1。
【表1】多核中断仲裁平台内存映射
其中Hart0-Harti分别指多核RISC-V芯片中的多个核，Hart ID即核ID，流程及处理结构如图2和图3所示。
S103、根据所述策略执行结果将所述中断ID交由多核处理器的其中一核进行处理；其中，所述多核处理器的每个所述核都有对应的核ID。
在本发明实施例中，本发明通过多核中断仲裁平台解决了RISC-V芯片在中断处理时，未获取到有效中断ID的核运行资源被浪费的问题，大大提高芯片的数据处理效率以及稳定性。
本发明所达到的有益效果，在于在现有技术中的平台级中断控制器和多核之间增加一个多核中断仲裁平台，由多核中断仲裁平台统一接收平台级中断控制器给多核的中断ID，且提供四种可配置的仲裁策略，通过配置多核中断仲裁平台的仲裁策略寄存器以指定仲裁策略。解决了RISC-V芯片在中断处理时，未获取到有效中断ID的核运行资源被浪费的问题，极大提高了芯片的多核CPU利用率和外部中断处理效率，对扩展基于RISC-V指令集架构芯片的应用场景有很大意义。
（实施例二）
本发明实施例还提供一种RISC-V外部中断的处理系统，请参照图4，图4是本发明实施例提供的RISC-V外部中断的处理系统200示意图，其包括：
201、接收ID模块，利用多核中断仲裁平台接收平台级中断控制器发送的中断ID，所述多核中断仲裁平台包括仲裁策略寄存器以及多种可配置的仲裁策略，多种所述仲裁策略包括基于轮询顺序选择处理所述中断ID的核的第一仲裁策略、同时基于轮询顺序以及时间片的轮询机制选择处理所述中断ID的核的第二仲裁策略、基于处理中断所对应的优先级选择处理所述中断ID的核的第三仲裁策略以及基于核的CPU利用率选择处理所述中断ID的核的第四仲裁策略；
在本发明实施例中，平台级中断控制器PLIC（Platform-Level InterruptController Specification）接收到外部中断信号后，将中断ID发送至多核中断仲裁平台，并且在本发明实施例中采用多核的RISC-V芯片。
202、配置策略模块，配置所述仲裁策略寄存器并指定其中一种所述仲裁策略，得到策略执行结果；
在本发明实施例中，通过配置仲裁策略寄存器中的值以指定仲裁策略；
当配置的仲裁策略寄存器的值为1时，即当指定的所述仲裁策略为所述第一仲裁策略时，读取轮询核ID寄存器，所述轮询核ID寄存器用于存储记录当前处理中断的核对应的核ID；
所述第一仲裁策略：所述多核中断仲裁平台按照所述多核处理器中所述核的顺序轮询确定中断处理的所述核，并由所述轮询核ID寄存器存储记录当前处理中断的所述核ID；定义当前处理中断的所述核的所述核ID为n，当下一次所述平台级中断控制器发送所述中断ID给所述多核中断仲裁平台时，则所述多核中断仲裁平台读取所述轮询核ID寄存器中的所述核ID并加一，并将接收的所述中断ID交由所述核ID为n+1的所述核进行处理，若所述核 ID已经为最大值则从第一个所述核继续轮询。
当配置的仲裁策略寄存器的值为2时，即当指定的所述仲裁策略为所述第二仲裁策略时，所述第二仲裁策略在所述第一仲裁策略的基础上增加时间片的轮询机制；读取轮询定时器寄存器，所述轮询定时器寄存器用于设置每个所述核处理中断的时长，若所述轮询定时器寄存器设置的所述核处理中断的时长值为0，则表示对应的所述核不参与中断处理。
当配置的仲裁策略寄存器的值为3时，即当指定的所述仲裁策略为所述第三仲裁策略时，读取核中断优先级寄存器，所述核中断优先级寄存器用于配置每个所述核处理中断所对应的优先级，若多个所述核的优先级最高且相同，则选择所述核ID的值最小的所述核优先处理所述中断ID，并且所述多核中断仲裁平台总是选择优先级最高的所述核处理所述中断ID。
当配置的仲裁策略寄存器的值为4时，即当指定的所述仲裁策略为所述第四仲裁策略时，判断所述核的CPU利用率，读取CPU利用率寄存器，并将每个所述核的所述CPU利用率写入对应的所述CPU利用率寄存器中，所述多核中断仲裁平台比较所有所述核的CPU利用率，并将所述中断ID发送至CPU利用率最低的所述核进行处理。
最终根据指定的仲裁策略得到策略执行结果，本发明的可根据实际情况通过配置仲裁策略寄存器选择四种仲裁策略中最适宜的一种仲裁策略。
203、处理模块，根据所述策略执行结果将所述中断ID交由多核处理器的其中一核进行处理；其中，所述多核处理器的每个所述核都有对应的核ID。
在本发明实施例中，本发明通过多核中断仲裁平台解决了RISC-V芯片在中断处理时，未获取到有效中断ID的核运行资源被浪费的问题，大大提高芯片的数据处理效率以及稳定性。
所述RISC-V外部中断的处理系统200能够实现如上述实施例中的RISC-V外部中断的处理方法中的步骤，且能实现同样的技术效果，参上述实施例中的描述，此处不再赘述。
（实施例三）
本发明实施例还提供一种计算机设备，请参照图5，图5是本发明实施例提供的计算机设备的结构示意图，所述计算机设备300包括：存储器302、处理器301及存储在所述存储器302上并可在所述处理器301上运行的计算机程序。
所述处理器301调用所述存储器302存储的RISC-V外部中断的处理程序，执行本发明实施例提供的RISC-V外部中断的处理方法中的步骤，请结合图1，具体包括以下步骤：
S101、利用多核中断仲裁平台接收平台级中断控制器发送的中断ID，所述多核中断仲裁平台包括仲裁策略寄存器以及多种可配置的仲裁策略，多种所述仲裁策略包括基于轮询顺序选择处理所述中断ID的核的第一仲裁策略、同时基于轮询顺序以及时间片的轮询机制选择处理所述中断ID的核的第二仲裁策略、基于处理中断所对应的优先级选择处理所述中断ID的核的第三仲裁策略以及基于核的CPU利用率选择处理所述中断ID的核的第四仲裁策略；
S102、配置所述仲裁策略寄存器并指定其中一种所述仲裁策略，得到策略执行结果；
S103、根据所述策略执行结果将所述中断ID交由多核处理器的其中一核进行处理，其中所述多核处理器的每个所述核都有对应的核ID。
（实施例四）
本发明实施例提供的计算机设备300能够实现如上述实施例中的RISC-V外部中断的处理方法中的步骤，且能实现同样的技术效果，参上述实施例中的描述，此处不再赘述。
本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有RISC-V外部中断的处理程序，该RISC-V外部中断的处理程序被处理器执行时实现本发明实施例提供的RISC-V外部中断的处理方法中的各个过程及步骤，且能实现相同的技术效果，为避免重复，这里不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体（Read-Only Memory，ROM）或随机存取存储器（Random AccessMemory，简称RAM）等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质（如ROM/RAM、磁碟、光盘）中，包括若干指令用以使得一台终端（可以是手机，计算机，服务器，空调器，或者网络设备等）执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，所揭露的仅为本发明较佳实施例而已，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式用等同变化，均属于本发明的保护之内。
Claims (8)
1.一种RISC-V外部中断的处理方法，其特征在于，所述处理方法包括以下步骤：
利用多核中断仲裁平台接收平台级中断控制器发送的中断ID，所述多核中断仲裁平台包括仲裁策略寄存器以及多种可配置的仲裁策略，多种所述仲裁策略包括基于轮询顺序选择处理所述中断ID的核的第一仲裁策略、同时基于轮询顺序以及时间片的轮询机制选择处理所述中断ID的核的第二仲裁策略、基于处理中断所对应的优先级选择处理所述中断ID的核的第三仲裁策略以及基于核的CPU利用率选择处理所述中断ID的核的第四仲裁策略；
配置所述仲裁策略寄存器并指定其中一种所述仲裁策略，通过所述仲裁策略寄存器选择多种所述仲裁策略中的一种，得到策略执行结果；
根据所述策略执行结果将所述中断ID交由多核处理器的其中一核进行处理；其中，所述多核处理器的每个所述核都有对应的核ID。
2.如权利要求1所述的RISC-V外部中断的处理方法，其特征在于，当指定的所述仲裁策略为所述第一仲裁策略时，读取轮询核ID寄存器，所述轮询核ID寄存器用于存储记录当前处理中断的所述核对应的所述核ID；
所述第一仲裁策略：所述多核中断仲裁平台按照所述多核处理器中所述核的顺序轮询确定中断处理的所述核，并由所述轮询核ID寄存器存储记录当前处理中断的所述核ID；定义当前处理中断的所述核的所述核ID为n，当下一次所述平台级中断控制器发送所述中断ID给所述多核中断仲裁平台时，则所述多核中断仲裁平台读取所述轮询核ID寄存器中的所述核ID并加一，并将接收的所述中断ID交由所述核ID为n+1的所述核进行处理，若所述核ID已经为最大值则从第一个所述核继续轮询。
3.如权利要求2所述的RISC-V外部中断的处理方法，其特征在于，当指定的所述仲裁策略为所述第二仲裁策略时，所述第二仲裁策略在所述第一仲裁策略的基础上增加时间片的轮询机制；读取轮询定时器寄存器，所述轮询定时器寄存器用于设置每个所述核处理中断的时长，若所述轮询定时器寄存器设置的所述核处理中断的时长值为0，则表示对应的所述核不参与中断处理。
4.如权利要求1所述的RISC-V外部中断的处理方法，其特征在于，当指定的所述仲裁策略为所述第三仲裁策略时，读取核中断优先级寄存器，所述核中断优先级寄存器用于配置每个所述核处理中断所对应的优先级，若多个所述核优先级最高且相同，则选择所述核ID的值最小的所述核优先处理所述中断ID，并且所述多核中断仲裁平台总是选择优先级最高的所述核处理所述中断ID。
5.如权利要求1所述的RISC-V外部中断的处理方法，其特征在于，当指定的所述仲裁策略为所述第四仲裁策略时，判断所述核的CPU利用率，读取CPU利用率寄存器，并将每个所述核的所述CPU利用率写入对应的所述CPU利用率寄存器中，所述多核中断仲裁平台比较所有所述核的CPU利用率，并将所述中断ID发送至CPU利用率最低的所述核进行处理。
6.一种RISC-V外部中断的处理系统，其特征在于，所述处理系统包括以下模块：
接收ID模块，利用多核中断仲裁平台接收平台级中断控制器发送的中断ID，所述多核中断仲裁平台包括仲裁策略寄存器以及多种可配置的仲裁策略，多种所述仲裁策略包括基于轮询顺序选择处理所述中断ID的核的第一仲裁策略、同时基于轮询顺序以及时间片的轮询机制选择处理所述中断ID的核的第二仲裁策略、基于处理中断所对应的优先级选择处理所述中断ID的核的第三仲裁策略以及基于核的CPU利用率选择处理所述中断ID的核的第四仲裁策略；
配置策略模块，配置所述仲裁策略寄存器并指定其中一种所述仲裁策略，通过所述仲裁策略寄存器选择多种所述仲裁策略中的一种，得到策略执行结果；
处理模块，根据所述策略执行结果将所述中断ID交由多核处理器的其中一核进行处理；其中，所述多核处理器的每个所述核都有对应的核ID。
7.一种计算机设备，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的RISC-V外部中断的处理程序，所述处理器执行所述RISC-V外部中断的处理程序时实现如权利要求1-5中任意一项所述的RISC-V外部中断的处理方法中的步骤。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有RISC-V外部中断的处理程序，所述RISC-V外部中断的处理程序被处理器执行时实现如权利要求1-5中任意一项所述的RISC-V外部中断的处理方法中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311456203.7A CN117170745B (zh) | 2023-11-03 | 2023-11-03 | Risc-v外部中断的处理方法、系统及相关设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311456203.7A CN117170745B (zh) | 2023-11-03 | 2023-11-03 | Risc-v外部中断的处理方法、系统及相关设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117170745A CN117170745A (zh) | 2023-12-05 |
| CN117170745B true CN117170745B (zh) | 2024-01-12 |
Family
ID=88947332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311456203.7A Active CN117170745B (zh) | 2023-11-03 | 2023-11-03 | Risc-v外部中断的处理方法、系统及相关设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117170745B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5619661A (en) * | 1995-06-05 | 1997-04-08 | Vlsi Technology, Inc. | Dynamic arbitration system and method |
| KR19990061475A (ko) * | 1997-12-31 | 1999-07-26 | 유기범 | 다중 프로세서 시스템에 있어서 인터럽트 버스 중재방법 |
| CN108701101A (zh) * | 2016-03-30 | 2018-10-23 | 英特尔公司 | 处理器系统管理中断事件的基于仲裁器的串行化 |
| CN109412897A (zh) * | 2018-11-15 | 2019-03-01 | 紫光测控有限公司 | 基于多核处理器及fpga的共享mac实现系统及方法 |
| CN110515871A (zh) * | 2019-08-09 | 2019-11-29 | 苏州浪潮智能科技有限公司 | 一种中断方法、装置及fpga和存储介质 |
| CN111639044A (zh) * | 2020-05-22 | 2020-09-08 | 中国人民解放军国防科技大学 | 一种支持中断优先级轮询仲裁派发的方法和装置 |
| CN116361227A (zh) * | 2022-12-09 | 2023-06-30 | 中国航空无线电电子研究所 | 一种面向数据融合算法的多核risc-v片上系统及方法 |
| CN116383106A (zh) * | 2023-02-27 | 2023-07-04 | 无锡先进技术研究院 | 一种改进的risc-v中断控制器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6760802B2 (en) * | 2000-09-08 | 2004-07-06 | Texas Instruments Incorporated | Time-out counter for multiple transaction bus system bus bridge |
| US7996595B2 (en) * | 2009-04-14 | 2011-08-09 | Lstar Technologies Llc | Interrupt arbitration for multiprocessors |
| CN112559403B (zh) * | 2019-09-25 | 2024-05-03 | 阿里巴巴集团控股有限公司 | 一种处理器及其中的中断控制器 |
-
2023
- 2023-11-03 CN CN202311456203.7A patent/CN117170745B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5619661A (en) * | 1995-06-05 | 1997-04-08 | Vlsi Technology, Inc. | Dynamic arbitration system and method |
| KR19990061475A (ko) * | 1997-12-31 | 1999-07-26 | 유기범 | 다중 프로세서 시스템에 있어서 인터럽트 버스 중재방법 |
| CN108701101A (zh) * | 2016-03-30 | 2018-10-23 | 英特尔公司 | 处理器系统管理中断事件的基于仲裁器的串行化 |
| CN109412897A (zh) * | 2018-11-15 | 2019-03-01 | 紫光测控有限公司 | 基于多核处理器及fpga的共享mac实现系统及方法 |
| CN110515871A (zh) * | 2019-08-09 | 2019-11-29 | 苏州浪潮智能科技有限公司 | 一种中断方法、装置及fpga和存储介质 |
| CN111639044A (zh) * | 2020-05-22 | 2020-09-08 | 中国人民解放军国防科技大学 | 一种支持中断优先级轮询仲裁派发的方法和装置 |
| CN116361227A (zh) * | 2022-12-09 | 2023-06-30 | 中国航空无线电电子研究所 | 一种面向数据融合算法的多核risc-v片上系统及方法 |
| CN116383106A (zh) * | 2023-02-27 | 2023-07-04 | 无锡先进技术研究院 | 一种改进的risc-v中断控制器 |
Non-Patent Citations (1)
| Title |
|---|
| 一种多核处理器中断控制器的设计;张海金;张洵颖;肖建青;;微电子学与计算机;33(07);第69-73页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117170745A (zh) | 2023-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111400022A (zh) | 一种资源调度方法、装置及电子设备 | |
| CN110262878B (zh) | 定时任务处理方法、装置、设备及计算机可读存储介质 | |
| CN108304272B (zh) | 一种数据io请求的处理方法及装置 | |
| CN111240864A (zh) | 异步任务处理方法、装置、设备及计算机可读存储介质 | |
| CN107977269B (zh) | 一种报文转发系统中的超时事件处理方法、装置及设备 | |
| US20200252314A1 (en) | Method and apparatus for managing network connection, and storage medium | |
| CN117170745B (zh) | Risc-v外部中断的处理方法、系统及相关设备 | |
| CN115439250A (zh) | 一种交易请求的处理方法及装置、存储介质、电子装置 | |
| CN111475312A (zh) | 基于实时操作系统的消息驱动方法和装置 | |
| CN106547566A (zh) | 通讯服务进程池管理方法及系统 | |
| CN109783202A (zh) | 事件处理方法、系统、设备和存储介质 | |
| CN110851245A (zh) | 一种分布式异步任务调度方法及电子设备 | |
| CN111913792A (zh) | 一种业务处理方法和装置 | |
| CN115981893A (zh) | 消息队列任务处理方法、装置、服务器及存储介质 | |
| CN115202842A (zh) | 任务调度方法及装置 | |
| CN115344370A (zh) | 任务调度方法、装置、设备及存储介质 | |
| CN114860397A (zh) | 一种任务调度方法、装置及设备 | |
| US20120167119A1 (en) | Low-latency communications | |
| CN114356517B (zh) | 一种串行总线资源管理方法、系统、电子设备及存储介质 | |
| CN113032098A (zh) | 一种虚拟机调度方法、装置、设备及可读存储介质 | |
| CN112491993A (zh) | 通讯的建立方法、装置、电子设备及计算机可读存储介质 | |
| CN112187994A (zh) | 一种通话限制方法、装置、介质及终端设备 | |
| CN111541774A (zh) | 一种设备升级方法、装置及系统 | |
| CN112882839A (zh) | 基于kafka的消息处理方法及装置 | |
| CN112583862A (zh) | 数据并发的处理方法、装置、存储介质及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |