CN109412777B - 用于同步至少两个处理器上的进程的方法和装置 - Google Patents

Abstract

用于同步至少两个处理器上的进程的方法和装置。用于同步进程的方法和装置，其中由生成时钟脉冲的处理器发送第一信号，其中第一信号交替地具有第一边沿和第二边沿，第一边沿具有第一方向，第二边沿具有与第一边沿相反的第二方向，其中第一边沿中的至少一个与第二边沿中的至少一个之间的时间间隔根据生成时钟脉冲的处理器中的计数器的状态来确定。用于同步进程的方法，其中由接收时钟脉冲的处理器接收第一信号，其中第一信号交替地具有第一边沿和第二边沿，第一边沿具有第一方向，第二边沿具有与第一边沿相反的第二方向，其中根据在第一边沿中的至少一个与第二边沿中的至少一个之间的时间间隔来确定接收时钟脉冲的处理器中的计数器的状态。

Description

用于同步至少两个处理器上的进程的方法和装置

技术领域

本发明涉及用于同步至少两个处理器上的进程的方法和装置。

背景技术

具有必须在时间上同步运行的多个处理器的常规系统通过信号被同步，所述信号通过处理器的通用输入输出引脚经由三条不同的信号线路来交换。在此，第一信号从生成时钟脉冲的（taktgebend）处理器传送到接收时钟脉冲的（taktnehmend）处理器。在该第一信号中周期性地以第一时间间隔T1传输变换方向的时钟脉冲边沿。该第一信号以第二时间间隔T2=2*T1周期性地利用相同方向的时钟脉冲边沿来用信号通知起动时刻，在所述起动时刻第一进程在生成时钟脉冲的处理器上起动。在生成时钟脉冲的处理器中，第一计数器从0至N-1增加。在接收时钟脉冲的处理器中，第二计数器从0至N-1增加。第一计数器和第二计数器从0至N-1计数并且然后再次在0起动。为了使计数器同步，总是在第一计数器在0起动时将第二信号的边沿从生成时钟脉冲的处理器传输给接收时钟脉冲的处理器。这周期性地以第三时间间隔N*T2进行。由此，第一计数器和第二计数器之间的相位变得可确定。在接收时钟脉冲的处理器中布置状态机，该状态机根据所述相位使第二计数器在时间上与第一计数器同步。一旦第二计数器在时间上同步了，就将确认该时间同步的第三信号从接收时钟脉冲的处理器发送给生成时钟脉冲的处理器。只有这样，第一进程才实际上被起动。接收时钟脉冲的处理器上的第二进程然后借助第一信号在时间上被同步地起动。在此情况下，第三信号最早在2*N*T2的持续之间之后被传送。

实现相对于此得到改善的同步是值的期望的。

发明内容

这通过根据本发明的方法和装置来实现。

在方法方面，为了同步进程规定：由生成时钟脉冲的处理器发送第一信号，其中第一信号交替地具有第一边沿和第二边沿，所述第一边沿具有第一方向，所述第二边沿具有与第一边沿相反的第二方向，其中第一边沿中的至少一个与第二边沿中的至少一个之间的时间间隔根据生成时钟脉冲的处理器中的计数器的状态来确定。由此，计数器状态根据时间间隔的长度变得可编码。这使得生成时钟脉冲的处理器上的计数器状态能够在同一信号中传输给接收信号脉冲的处理器，在该信号中传输对于接收时钟脉冲的处理器上的进程来说可能的起动时刻。这相对于常规的信号发送节省了一条信号线路，而不会使同步延长。

有利地，第一信号由生成时钟脉冲的处理器以周期性重复的第一边沿来发送，其中根据生成时钟脉冲的处理器中的计数器的状态来确定第一边沿中的一个与紧随在第一边沿之后的第二边沿之间的至少时间间隔。所述可能的起动时刻因此周期性地、例如利用上升边沿来传输。下降边沿——其在该情况下紧跟在上升边沿中的一个之后，在上升边沿与下降边沿之间的时间间隔的长度中对瞬时计数器状态进行编码。

有利地，由生成时钟脉冲的处理器接收第二信号，所述第二信号确认接收时钟脉冲的处理器与计数器的成功同步。这确认了同步。

有利地，所述第二信号和所述第一信号以时间复用方法经由同一信号线路被发送。这节省了一条信号线路和两个通用输入输出引脚。

有利地，所述第二信号和所述第一信号在不同的信号线路上被发送。该平行传输加速了所述同步。

有利地，在生成时钟脉冲的处理器上在收到第二信号之后以及与周期性重复的第一边沿同步地起动进程。因此确保了，所述进程在同步成功之后与到接收时钟脉冲的处理器的第一信号同时起动。

有利地，由接收时钟脉冲的处理器接收第一信号，其中第一信号交替地具有第一边沿和第二边沿，所述第一边沿具有第一方向，所述第二边沿具有与第一边沿相反的第二方向，其中根据在第一边沿中的至少一个与第二边沿中的至少一个之间的时间间隔来确定接收时钟脉冲的处理器中的计数器的状态。接收时钟脉冲的处理器因此与之前提到的生成时钟脉冲的处理器协作以用于改善的同步。

有利地，第一信号由接收时钟脉冲的处理器以周期性重复的第一边沿来接收，其中根据第一边沿中的一个与紧随在至少一个第一边沿之后的第二边沿之间的至少一个时间间隔来确定接收时钟脉冲的处理器中的计数器的状态。接收时钟脉冲的处理器评估之前提到的边沿以用于改善的同步。

有利地，由接收时钟脉冲的处理器发送第二信号，所述第二信号确认接收时钟脉冲的处理器的计数器的成功同步。因此，接收时钟脉冲的处理器用信号通知准备好同步处理进程。

有利地，所述第二信号和所述第一信号以时间复用方法经由同一信号线路被接收。这节省了一条信号线路和两个通用输入输出引脚。

有利地，所述第二信号和所述第一信号在不同的信号线路上被接收。平行的传输加快了所述同步。

有利地，在接收时钟脉冲的处理器上在发送第二信号之后以及与周期性重复的第一边沿同步地起动进程。这确保了，在接收时钟脉冲的处理器上与所述生成时钟脉冲的处理器同步地调用所述进程。

在用于同步进程的装置方面，构造实施相应方法的生成时钟脉冲的处理器和接收时钟脉冲的处理器。

本发明还涉及一种计算机程序，其具有用于尤其是在所提到的处理器之一上实施所提到的方法之一的指令。

附图说明

从以下描述和附图中得出其他有利的构型。在附图中：

图1示意性示出了在生成时钟脉冲的处理器与接收时钟脉冲的处理器之间的接口，

图2示意性示出了用于同步进程的方法中的信号流程图，

图3示意性示出了用于同步进程的编码信号的可能的信号变化曲线，

图4示意性示出了对编码信号中相反方向的边沿的时间间隔进行编码的分配。

具体实施方式

图1示意性示出了在生成时钟脉冲的处理器102与接收时钟脉冲的处理器104之间的接口100。

用于同步进程的装置要么包括生成时钟脉冲的处理器102、要么包括接收时钟脉冲的处理器104、要么包括这两者。还可以设置多于两个处理器。所述装置尤其是布置在机动车的一个控制设备中或者在多个控制设备中。

计算机程序包含用于实施在下文中所描述的方法之一的指令。所述处理器被构造为实施计算机程序。

接口100被构造用于将第一信号106从生成时钟脉冲的处理器102传输给接收时钟脉冲的处理器104。接口100被构造用于将第二信号108从接收时钟脉冲的处理器104传输给生成时钟脉冲的处理器102。

生成时钟脉冲的处理器102包括第一计数器110。接收时钟脉冲的处理器104包括第二计数器112。生成时钟脉冲的处理器102被构造为实施第一进程。接收时钟脉冲的处理器104被构造为实施第二进程。这些进程例如每20ms、40ms或者100ms被调用一次。

图2示意性示出了用于同步进程、尤其是第一进程和第二进程的方法中的信号流程图。

在步骤202中，根据生成时钟脉冲的处理器102中的计数器的状态确定第一信号106的至少一个第一边沿和至少一个第二边沿之间的时间间隔。

接着在步骤204中，第一边沿和以该时间间隔紧随其后的第二边沿被生成时钟脉冲的处理器102发送给接收时钟脉冲的处理器104。

接着在步骤206中，由接收时钟脉冲的处理器104检测第一边沿和紧随其后的第二边沿，求得第一边沿和第二边沿之间的时间间隔，并且根据该时间间隔确定和校正接收时钟脉冲的处理器104中的第二计数器112的状态。

接着在可选的步骤208中，第二信号108被接收时钟脉冲的处理器104发送给生成时钟脉冲的处理器102，该第二信号确认接收时钟脉冲的处理器104的第二计数器112的成功同步。可选地，将接收时钟脉冲的处理器104上的第二进程标记为同步的。

接着在可选的步骤210中，由生成时钟脉冲的处理器102接收第二信号108。可选地，将生成时钟脉冲的处理器102上的第一进程标记为同步的。

接着在步骤212中，在出现第一信号的第一边沿的时刻起动第一进程。

与此时间同步地，在步骤214中起动第二进程。

第一信号106在该示例中交替地具有第一边沿和第二边沿，第一边沿具有第一方向，第二边沿具有与第一边沿相反的第二方向。

第一信号106在该示例中由生成时钟脉冲的处理器102优选地以重复的第一和第二边沿来发送。例如同步地在周期性重复的第一边沿时起动第一进程和第二进程，但是在发送和接收了第二信号108之后才起动。第一边沿可以是上升边沿。第二边沿在该情况下是下降边沿。第一边沿也可以是下降边沿。在该情况下，第二边沿是上升边沿。

第一信号由生成时钟脉冲的处理器102优选地以周期性重复的第一边沿来发送。优选地，在每个周期性重复的第一边沿之后以如下间隔跟随第二边沿，所述间隔对生成时钟脉冲的处理器102的第一计数器110的瞬时计数器状态进行编码。

第一边沿之一和至少一个紧随在至少一个第一边沿之后的第二边沿之间的至少时间间隔如上所述地根据在生成时钟脉冲的处理器102中的计数器110的状态来确定并且由接收时钟脉冲的处理器104如上所述地来评估。

第二信号108和第一信号106可以以时间复用方法通过同一信号线路或者在不同的信号线路上被传输。

图3示意性示出了用于同步进程的编码信号302的可能的信号变化曲线，所述编码信号302可借助第一边沿和第二边沿来表示。

时间间隔从上升边沿304出发借助不同的时刻t1、t2、…tk-1、tk来表示，在这些时刻出现信号302的紧随在所述上升边沿304之后的下降边沿306。最大的时间间隔T1在该示例中对应于周期T2的一半，上升边沿304利用该周期T2周期性地重复。

瞬时计数器状态可以以时间间隔dT被任意编码。有越多不同的时间间隔可用，就可以越精确地表示瞬时计数器状态。

图4示意性示出了对于不同的值k对编码信号中相反方向的边沿的时间间隔dT进行编码的分配。

编码的出发点是，计数器从0至N-1增加，并且然后再次在0起动。至下降边沿306的不同时间间隔dT表示同步脉冲sync，第一计数器110利用所述同步脉冲sync传送其状态，并且第二计数器112借助所述同步脉冲sync来同步其状态。所述同步脉冲在图4中被编号。sync1例如表示在t1时的下降边沿。下降边沿中的一个表示达到最高计数器状态N-1的一种特殊状态。这在图4中利用clock（时钟）而不是sync来标明。

对于k=2，在该示例中有编码11和10可用。11表明，下降边沿在t2=T1时发生。10表明，下降边沿在t1=T1/2时发生。

对于k=L，有L-1个同步脉冲可用，其中每个同步脉冲对第一计数器110的恰好一个状态编码。该编码相继地在预先给定的测量时刻通过测量在接收时钟脉冲的处理器104的通用输入输出引脚处的信号电平的持续时间来产生。高信号电平导致编码1，低信号电平导致编码0。当编码0被检测到时，可以结束该测量，因为在该示例中在一个周期T2中设置仅仅一个下降边沿。

同步脉冲的时间间隔dT为dT=N*T2/(L-1)。

同步持续时间因此为2*N*T2/(L-1)。常规的同步相反地具有更长的持续时间2*N*T2。

对于T2=20ms和N=10，在L=5时，相对于根据所提到的现有技术的400ms，在得到改善的同步的情况下得出100ms的同步持续时间。

一个实施方式在下面针对20ms进程时间被示出：

生成时钟脉冲的处理器

Init：

k, T1, N

计数器= -1

20ms进程：

经由通用输入输出引脚发送上升边沿304；

起动计时器；

增加计数器=计数器+1；

如果计数器>=N，置位计数器=0；

根据值“计数器”计算时间间隔dT；

等待直到值“计时器”>=值“时间间隔dT”，然后经由通用输入输出引脚发送下降边沿306；

接收时钟脉冲的处理器

Init：

k, T1, N

计数器= -1

测量时间=T1/k

20ms进程：

由上升边沿304引起的中断起动20ms进程；

起动计时器；

增加计数器=计数器+1；

如果计数器>=N，计数器=0；

等待直到值“计时器”>=“计数器”*“测量时间”，然后测量通用输入输出引脚处的信号电平；

当信号电平为1时，于是存储瞬时值，自计数器增加起重复前面的步骤；

当信号电平为0时，于是结束计数器的测量和同步；

发送第二信号。

如果第二计数器112的瞬时值偏离编码值，则例如通过将第二计数器112置位到编码值上来进行计数器的同步。

Claims (15)

1.用于在生成时钟脉冲的处理器（102）与接收时钟脉冲的处理器（104）之间同步进程的方法，其特征在于，由生成时钟脉冲的处理器（102）向接收时钟脉冲的处理器（104）发送第一信号（106），其中第一信号（106）交替地具有第一边沿（304）和第二边沿（306），所述第一边沿（304）具有第一方向，所述第二边沿（306）具有与第一边沿（304）相反的第二方向，其中第一边沿（304）中的至少一个与第二边沿（306）中的至少一个之间的时间间隔（dT）根据生成时钟脉冲的处理器（102）中的计数器的状态来确定。

2.根据权利要求1所述的方法，其特征在于，第一信号（106）由生成时钟脉冲的处理器（102）以周期性重复的第一边沿（304）来发送，其中根据生成时钟脉冲的处理器（102）中的计数器（110）的状态来确定在第一边沿（304）中的一个与紧随在至少一个第一边沿（304）之后的至少一个第二边沿（306）之间的至少时间间隔（dT）。

3.根据权利要求2所述的方法，其特征在于，由生成时钟脉冲的处理器（102）接收第二信号（108），所述第二信号确认接收时钟脉冲的处理器（104）与计数器（110）的成功同步。

4.根据权利要求3所述的方法，其特征在于，所述第二信号（108）和所述第一信号（106）以时间复用方法经由同一信号线路被发送。

5.根据权利要求3所述的方法，其特征在于，所述第二信号（108）和所述第一信号（106）在不同的信号线路上被发送。

6.根据权利要求3至5之一所述的方法，其特征在于，在生成时钟脉冲的处理器（102）上在收到第二信号（108）之后以及与周期性重复的第一边沿（304）同步地起动进程。

7.用于同步进程的方法，其特征在于，由接收时钟脉冲的处理器（104）接收第一信号（106），其中第一信号（106）交替地具有第一边沿（304）和第二边沿（306），所述第一边沿（304）具有第一方向，所述第二边沿（306）具有与第一边沿（304）相反的第二方向，其中根据在第一边沿（304）中的至少一个与第二边沿（306）中的至少一个之间的时间间隔来确定接收时钟脉冲的处理器（104）中的计数器（112）的状态。

8.根据权利要求7所述的方法，其特征在于，第一信号（106）由接收时钟脉冲的处理器（104）以周期性重复的第一边沿（304）来接收，其中根据在第一边沿（304）中的至少一个与紧随在至少一个第一边沿（304）之后的至少一个第二边沿（306）之间的至少一个时间间隔来确定接收时钟脉冲的处理器（104）中的计数器（112）的状态。

9.根据权利要求8所述的方法，其特征在于，由接收时钟脉冲的处理器（104）发送第二信号（108），所述第二信号确认接收时钟脉冲的处理器（104）的计数器的成功同步。

10.根据权利要求9所述的方法，其特征在于，所述第二信号（108）和所述第一信号以时间复用方法经由同一信号线路被接收。

11.根据权利要求9所述的方法，其特征在于，所述第二信号（108）和所述第一信号（106）在不同的信号线路上被接收。

12.根据权利要求9至11之一所述的方法，其特征在于，在接收时钟脉冲的处理器上在发送第二信号（108）之后以及与周期性重复的第一边沿同步地起动进程。

13.用于同步进程的装置，其特征在于生成时钟脉冲的处理器（102），其被构造为实施根据权利要求1至6之一所述的方法。

14.用于同步进程的装置，其特征在于接收时钟脉冲的处理器（104），其被构造为实施根据权利要求7至12之一所述的方法。

15.机器可读的存储介质，其上存储有计算机程序，其特征在于，所述计算机程序包含用于实施根据权利要求1至12中任一项所述的方法的指令。