CN109411453A - 一种三维立体封装的垂直互连方法 - Google Patents
一种三维立体封装的垂直互连方法 Download PDFInfo
- Publication number
- CN109411453A CN109411453A CN201811080825.3A CN201811080825A CN109411453A CN 109411453 A CN109411453 A CN 109411453A CN 201811080825 A CN201811080825 A CN 201811080825A CN 109411453 A CN109411453 A CN 109411453A
- Authority
- CN
- China
- Prior art keywords
- plate
- bottom plate
- lead bridge
- perpendicular interconnection
- interconnection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开了一种三维立体封装的垂直互连方法，元件装配至PCB板，PCB板开槽孔，槽孔上端排列有引线桥；通过树脂灌封将若干引脚的一端相连，得到底板；治具上装夹叠层板及底板，上下两层板的引线桥位置对应，叠层板沿竖向上下分层排列；叠装体中灌封树脂，树脂固化成型后切割出侧面成型，侧面暴露出引线桥的断面；侧面金属镀层镀层，雕刻金属镀层，连线成型。本垂直互连工艺操作易于实现，成功应用于三维立体封装中，能够工程化应用和批量生产；垂直互连减短了元件间的导线互连，降低了寄生效应，增强了系统可靠性。在航空航天的大容量存储器模组及小型化系统模块中得到大力推广与应用。
Description
技术领域
本发明涉及封装技术，尤其是涉及一种三维立体封装的垂直互连方法。
背景技术
现有的三维立体封装技术中，采用的主流垂直互连技术为硅通孔TSV技术。TSV技术：通过在芯片和芯片之间、晶圆和晶圆之间直接垂直电连接，实现芯片之间互连的技术。芯片作为一个立体电路体，内部集成有若干元件，元件为空间分布。TSV技术的实现工艺难度大，属于um级工艺，需要高精尖的设备和技术人才；TSV技术是一种新的封装技术，还处于科研探索阶段，目前只用于实验室用途，技术成熟度低，还未工程化应用和批量生产。
发明内容
为克服现有技术的不足，本发明采用的技术方案是：一种三维立体封装的垂直互连方法，包括有以下步骤：步骤a，电装，PCB板沿径向分为中部及外部，元件装配至PCB板中部，PCB板外部加工出贯通上下两端的槽孔，槽孔上端装配出电连接元件的引线桥，PCB板加工定位孔，得到叠层板；治具上装夹引脚，通过树脂灌封将若干引脚的一端相连，得到底板，底板上装配出电连接引脚的引线桥，底板加工定位孔；
步骤b，叠装，治具上装夹叠层板及底板，上下两层板的引线桥位置对应，叠层板及底板上对应的定位孔套接同一定位杆；叠层板沿竖向上下分层排列，底板分布在最低端，得到叠装体；
步骤c，第一灌封成型，叠装体中相邻两层板之间灌封树脂，树脂固化成型后，拆除治具，得到成型模块一；
步骤d，切割成型，根据设计的芯片外形尺寸，切割成型模块一，得到成型模块二，成型模块二的侧面暴露出叠层板引线桥的断面；
步骤e，侧面镀层，成型模块二的侧面进行表面金属化处理，得到金属镀层，叠层板之间的引线桥电连接；
步骤f，连线成型，雕刻金属镀层，使叠层板之间的引线桥按照芯片电路的设定电连接、侧面上的连线沿轴线方向，得到成型模块三。
根据本发明的另一具体实施方式，进一步的有，所述步骤a中，底板固化温度115～135℃、固化时长80～100min。
根据本发明的另一具体实施方式，进一步的有，所述步骤c中，灌胶压力0.9～1.1MPa。
根据本发明的另一具体实施方式，进一步的有，所述步骤b中，叠装体烘烤，烘烤温度115～135℃，检测引脚及引线桥的变形偏位。
根据本发明的另一具体实施方式，进一步的有，所述步骤b中，叠装体烘烤，烘烤温度115～135℃，上下引线桥沿轴向的重合度小于0.2mm。
根据本发明的另一具体实施方式，进一步的有，所述步骤e中，先镀一层镍，再镀一层金。
根据本发明的另一具体实施方式，进一步的有，所述步骤e中，镍镀层厚18～22um，金镀层厚18～22um。
本发明采用的一种三维立体封装的垂直互连方法，具有以下有益效果：采用本发明实现的垂直互连方法，垂直互连工艺操作易于实现，能够工程化应用和批量生产；成功应用于三维立体封装中，相对于传统的平面互连实现的PCB板电子系统，垂直互连减短了元件间的导线互连，降低了寄生效应，同时大大缩减了系统体积，增强了系统可靠性。在航空航天的大容量存储器模组及小型化系统模块中得到大力推广与应用，其产品在卫星的数传系统中应用非常成功。
附图说明
图1为本发明的工艺流程示意图；
图2为本发明成型模块一的结构示意图；
图3为本发明成型模块二的结构示意图；
图4为本发明叠层板的结构示意图；
图5为本发明底板的结构示意图。
具体实施方式
以下结合附图对本发明的具体实施方式作进一步的详细说明。
如图1至图5所示，一种三维立体封装的垂直互连方法，包括有以下步骤：
步骤a，电装，PCB板沿径向分为中部及外部，元件21装配至PCB板中部，PCB板外部铣钻加工出贯通上下两端的槽孔23，槽孔23上端装配出电连接元件21的引线桥22，PCB板铣钻加工定位孔，得到叠层板2；治具上装夹引脚11，通过树脂灌封将若干引脚11的一端相连，得到一个插接有若干引脚11的底板1，底板上装配出电连接引脚11的引线桥22，底板1铣钻加工定位孔；
步骤b，叠装，治具上装夹叠层板2及底板1，上下两层板的引线桥位置对应，叠层板2及底板1上对应的定位孔套接同一定位杆3；叠层板2沿竖向上下分层排列，相邻两层叠层板2相隔，底板1分布在最低端，得到叠装体；
步骤c，第一灌封成型，叠装体中相邻两层板之间灌封树脂，树脂固化成型后，拆除治具，得到成型模块一；
步骤d，切割成型，根据设计的芯片外形尺寸，切割成型模块一，得到侧面平整的成型模块二，成型模块二的侧面暴露出叠层板2引线桥22的断面；
步骤e，侧面镀层，成型模块二的侧面进行表面金属化处理，得到金属镀层，叠层板2之间的引线桥22电连接；
步骤f，连线成型，雕刻金属镀层，使叠层板2之间的引线桥22按照芯片电路的设定电连接、侧面上的连线沿轴线方向，得到成型模块三，或者步骤f后为产品，实现垂直互连。将金属镀层进行连线分区，叠层板2之间的引线桥22符合芯片电路设定的，雕刻预留的镀层线作为连线，叠层板2之间的引线桥22按照芯片电路的设定互联。
底板灌封的、第一灌封的、第二灌封的优选为为环氧树脂，密实、抗水、抗渗漏好、强度高、耐高温低温而不易变形开裂等特点，同时具有附着力强、常温操作、施工简便等良好的工艺性能，
还包括有步骤g，第二灌封成型，成型模块三的侧面以及顶面灌封树脂，第二灌封成型中封装树脂的压力大于第一灌封成型中封装树脂的压力，第二灌封成型的固化温度小于第一灌封成型的固化温度。
步骤a中，由树脂灌封、固化形成底板1，底板1上灌封有若干引脚11，该若干引脚11即为芯片引脚11，用于按照芯片中所设定的电路来电连接叠层板2上的对应元件21。步骤a中，烤箱中进行固化，底板1固化温度115～135℃、固化时长80～100min；然后自然降温，温度低于100℃时可从烤箱中取出。在显微镜下检查引脚11点胶处是否有漏胶，空洞。
步骤a中，元件21装配到PCB板上。按照表面贴装工艺将电阻、电容等元件21贴装于PCB板上；通过自行回流焊将元件21和PCB板的内部电路电连接。步骤a中，使用无铅锡膏，提升环保等级。采用自动回流焊，将空气或氮气加热到足够高的温度后吹向已经贴好元件21的PCB板，无铅锡膏融化后使元件21及PCB板的内部电路电连接，实现进料、温度等自动控制，焊接过程中避免氧化线路，制造成本低。步骤a中，也可以为裸芯片邦定及裸芯片倒装焊的方式，将元件21装配到PCB板上。
步骤a中，PCB板四周开设有椭圆形的槽孔23，引线桥22横跨在槽孔23上，树脂灌封时上下流动好，芯片灌封质量好，避免芯片内部出现空心结构等。芯片需要制作为圆形和/或PCB板为圆形，PCB板上沿周线分布有若干个槽孔23；芯片需要制作为方形和/或PCB板为方形，PCB板上的四周均开设有槽孔23。
步骤b中，控制好叠层板2及底板1的叠放精度，使上下叠层板2的引线桥22在垂直方向上相互对应，上下引线桥22位置对应的偏差控制在0.2mm以内。定位杆3用于定位，还用于叠装体装夹，定位杆3穿接叠层板2及底板1，定位杆3装夹于治具上。
步骤b中，将叠装体置于烤箱中烘烤，烘烤温度115～135℃、烘烤时长80～100min；冷却后取出叠装体，检测引脚11及引线桥22是否有变形偏位等，上下引线桥22位置对应的偏差控制在0.2mm以内，叠装精度是否满足要求。
步骤c中，叠装体安装于灌封模具中，灌封模具保留一个开口，在开口面灌入树脂；因为PCB板开设有槽孔23，灌封模具中树脂流动均匀，避免出现芯片出现空心；待树脂灌满后，加热固化。叠装体中相邻两层板之间灌封树脂，灌胶压力0.9～1.1MPa；烤箱中进行固化，固化温度140～160℃、固化时长80～100min；然后自然降温，温度低于100℃时可从烤箱中取出。更好的，灌胶压力0.95～1.05MPa，固化温度为148～155℃。
步骤d中，切割机床上，按照芯片成品的外形尺寸，切割成型模块一，得到成型模块二，切割精度±0.05mm。芯片制作为方形，切割成型模块一左右前后的四个位置，成型模块二的几体形状确定，成型模块二的侧面即为其前后左右四个面；芯片制作为圆形，则成型模块二的侧面即为其柱面。
步骤e的侧面镀层工序中，先进行化学镀，得到1～4um厚的镀层；然后进行电镀，使侧面镀层厚度10～20um。模块的五个面都被金属镀层连为一体。先化学镀一薄层，使电镀中的金属能够较好地附着在现有镀层上；结合化学镀所形成镀层的利于附着的作用、以及电镀方式的快速镀层特点，使侧面镀层工序质量好、快速，镀层均匀、针孔小或无针孔。化学镀，在无外加电流的情况下借助合适的还原剂，使镀液中金属离子还原成金属，并沉积到侧面，镀层均匀、针孔小。电镀，外加直流电流的情况下，利用电解原理在侧面镀上一薄层金属。
步骤e的侧面镀层工序中，先镀一层18～22um厚的镍，用于增强附着力；再镀一层18～22um厚的金，用于保护表面镀层，表面镀层不易被氧化。模块的五个面都被金属镀层连为一体。
步骤f中，使用高精度自动激光雕刻机，加工材料在激光照射下瞬间的熔化、气化，达到加工的目的。将金属镀层进行连线分区，叠层板2之间的引线桥22符合芯片电路设定的，雕刻预留的镀层线作为连线，叠层板2之间的引线桥22按照芯片电路的设定互联，实现叠层板2之间的正确电连接。先进行激光线雕刻，再将线槽填充。
步骤g中，侧面封装的树脂厚度为1.7～2.3mm，顶面封装0.3～0.5mm厚的树脂。灌胶压力1.8～2.2MPa；烤箱中进行固化，固化温度110～140℃、固化时长80～120min；然后自然降温，温度低于100℃时可从烤箱中取出。更好的，灌胶压力1.9～2.1MPa，固化温度为115～130℃。
以上实施例仅用以说明本发明的技术方案而并非对其进行限制，凡未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明技术方案的范围内。
Claims (7)
1.一种三维立体封装的垂直互连方法，其特征在于，包括有以下步骤：步骤a，电装，PCB板沿径向分为中部及外部，元件(21)装配至PCB板中部，PCB板外部加工出贯通上下两端的槽孔(23)，槽孔(23)上端装配出电连接元件(21)的引线桥(22)，PCB板加工定位孔，得到叠层板(2)；治具上装夹引脚(11)，通过树脂灌封将若干引脚(11)的一端相连，得到底板(1)，底板上装配出电连接引脚(11)的引线桥(22)，底板(1)加工定位孔；
步骤b，叠装，治具上装夹叠层板(2)及底板(1)，上下两层板的引线桥位置对应，叠层板(2)及底板(1)上对应的定位孔套接同一定位杆(3)；叠层板(2)沿竖向上下分层排列，底板(1)分布在最低端，得到叠装体；
步骤c，第一灌封成型，叠装体中相邻两层板之间灌封树脂，树脂固化成型后，拆除治具，得到成型模块一；
步骤d，切割成型，根据设计的芯片外形尺寸，切割成型模块一，得到成型模块二，成型模块二的侧面暴露出叠层板(2)引线桥(22)的断面；
步骤e，侧面镀层，成型模块二的侧面进行表面金属化处理，得到金属镀层，叠层板(2)之间的引线桥(22)电连接；
步骤f，连线成型，雕刻金属镀层，使叠层板(2)之间的引线桥(22)按照芯片电路的设定电连接、侧面上的连线沿轴线方向，得到成型模块三。
2.根据权利要求1所述的一种三维立体封装的垂直互连方法，其特征在于：所述步骤a中，底板(1)固化温度115～135℃、固化时长80～100min。
3.根据权利要求1所述的一种三维立体封装的垂直互连方法，其特征在于：所述步骤c中，灌胶压力0.9～1.1MPa。
4.根据权利要求1所述的一种三维立体封装的垂直互连方法，其特征在于：所述步骤b中，叠装体烘烤，烘烤温度115～135℃，检测引脚(11)及引线桥(22)的变形偏位。
5.根据权利要求4所述的一种三维立体封装的垂直互连方法，其特征在于：所述步骤b中，叠装体烘烤，烘烤温度115～135℃，上下引线桥(22)沿轴向的重合度小于0.2mm。
6.根据权利要求1所述的一种三维立体封装的垂直互连方法，其特征在于：所述步骤e中，先镀一层镍，再镀一层金。
7.根据权利要求6所述的一种三维立体封装的垂直互连方法，其特征在于：所述步骤e中，镍镀层厚18～22um，金镀层厚18～22um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811080825.3A CN109411453B (zh) | 2018-09-17 | 2018-09-17 | 一种三维立体封装的垂直互连方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811080825.3A CN109411453B (zh) | 2018-09-17 | 2018-09-17 | 一种三维立体封装的垂直互连方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109411453A true CN109411453A (zh) | 2019-03-01 |
| CN109411453B CN109411453B (zh) | 2022-03-15 |
Family
ID=65464814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811080825.3A Active CN109411453B (zh) | 2018-09-17 | 2018-09-17 | 一种三维立体封装的垂直互连方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109411453B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028986A (en) * | 1987-12-28 | 1991-07-02 | Hitachi, Ltd. | Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices |
| CN1341965A (zh) * | 2000-09-06 | 2002-03-27 | 因芬尼昂技术股份公司 | 具有叠放组件的电子部件及其制造方法 |
| CN101525116A (zh) * | 2008-12-19 | 2009-09-09 | 中国科学院上海微系统与信息技术研究所 | 微机电系统三维垂直组合封装的结构及其制作方法 |
-
2018
- 2018-09-17 CN CN201811080825.3A patent/CN109411453B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028986A (en) * | 1987-12-28 | 1991-07-02 | Hitachi, Ltd. | Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices |
| CN1341965A (zh) * | 2000-09-06 | 2002-03-27 | 因芬尼昂技术股份公司 | 具有叠放组件的电子部件及其制造方法 |
| CN101525116A (zh) * | 2008-12-19 | 2009-09-09 | 中国科学院上海微系统与信息技术研究所 | 微机电系统三维垂直组合封装的结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109411453B (zh) | 2022-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324687A (en) | Method for thinning of integrated circuit chips for lightweight packaged electronic systems | |
| US10537021B2 (en) | Three-dimensional wiring board production method, three-dimensional wiring board, and substrate for three-dimensional wiring board | |
| CN104599984B (zh) | 含有半导体芯片的装置及生产这种装置的方法 | |
| US20150334851A1 (en) | Three-dimensional liquid crystal polymer multilayer circuit board including membrane switch and related methods | |
| CN104025728A (zh) | 元器件内置基板的制造方法及使用该方法制造的元器件内置基板 | |
| CN108899307B (zh) | 一种基板堆叠系统集成模块侧向互连结构的制备方法 | |
| CN100589256C (zh) | 以印刷电路贴片工艺制备太阳能电池组件的方法 | |
| JPH09169187A (ja) | 電子メモリカード用の１組の電子モジュールの製造方法 | |
| WO2013140449A1 (ja) | 電子部品用蓋体集合体、およびそれを用いた電子部品、ならびに電子部品の製造方法 | |
| US11121059B2 (en) | Power module and method for manufacturing power module | |
| CN109411453A (zh) | 一种三维立体封装的垂直互连方法 | |
| EP1675445A1 (en) | Method for producing semiconductor substrate | |
| CN109881226B (zh) | 一种均匀微滴打印电镀快速制备高导电微电路装置 | |
| CN109392253A (zh) | 一种改进型的三维立体封装方法 | |
| CN109411366A (zh) | 一种表面保护的三维立体封装方法 | |
| CN110267430B (zh) | 一种用于盲槽涂膜的电路板及其制备工艺 | |
| CN210640175U (zh) | 电子芯片封装结构 | |
| CN113990763A (zh) | 一种基于电铸技术的芯片封装结构及其封装方法 | |
| CN113471155A (zh) | 一种背面预蚀的封装结构的封装工艺 | |
| JP2013165125A (ja) | 半導体パッケージ、および半導体パッケージの製造方法 | |
| JP5816523B2 (ja) | シールドケースの製造方法 | |
| US20150287531A1 (en) | Coil element production method | |
| CN109585568A (zh) | 一种基于激光加工的二极管器件及其制造方法 | |
| RU2705727C1 (ru) | Способы изготовления трехмерных электронных модулей, трехмерные электронные модули | |
| CN115223897A (zh) | 一种用于整流模块的全自动生产工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 102-17, 1st Floor, Building 2, No. 88 Xiangshan Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519000 Patentee after: Zhuhai Tanyuxin Technology Co.,Ltd. Address before: 3 / F, R & D building, 1 Baisha Road, Dongan, Tangjiawan Town, Zhuhai, Guangdong 519080 Patentee before: ZHUHAI ORBITA ELECTRONIC Co.,Ltd. |