CN109408433A - 一种适用于专用集成电路调试的接口装置及工作方法 - Google Patents

一种适用于专用集成电路调试的接口装置及工作方法 Download PDF

Info

Publication number
CN109408433A
CN109408433A CN201811167211.9A CN201811167211A CN109408433A CN 109408433 A CN109408433 A CN 109408433A CN 201811167211 A CN201811167211 A CN 201811167211A CN 109408433 A CN109408433 A CN 109408433A
Authority
CN
China
Prior art keywords
debugging
value
register
bus
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811167211.9A
Other languages
English (en)
Other versions
CN109408433B (zh
Inventor
王长红
高飞
杨烜赫
孟恩同
岳平越
张昊星
陈超凡
张鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN201811167211.9A priority Critical patent/CN109408433B/zh
Publication of CN109408433A publication Critical patent/CN109408433A/zh
Application granted granted Critical
Publication of CN109408433B publication Critical patent/CN109408433B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开的一种适用于专用集成电路调试的接口装置及工作方法，属于专用集成电路领域。本发明装置包括调试指令输入部分、数据缓存部分、控制部分、调试串口输出部分和调试总线输出部分。本发明方法为：调试指令输入部分以字节形式进行输入，控制部分将输入的字节组合成调试指令传给数据缓存部分，数据缓存部分选择对应的寄存器值或数据总线值进行缓存，将其输出到调试串口输出部分或者调试总线输出部分，调试串口输出部分或调制总线输出部分将调试数据输出至ASIC IO上，完成调试指令所指示的数据输出。本发明能够简单有效地完成对专用集成电路调试，流片后能够获取ASIC内部特定的寄存器值或特定数据总线值，又尽可能少地占用逻辑资源和输入输出资源。

Description

一种适用于专用集成电路调试的接口装置及工作方法
技术领域
本发明涉及一种适用于专用集成电路调试的接口装置及工作方法，属于专用集成电路领域。
背景技术
专用集成电路(ASIC)是为某种目的而专门设计的集成电路。在ASIC设计过程中，需要设计调试接口装置从而方便在流片后获取ASIC内部特定的寄存器值或者特定数据总线值，但调试接口装置又不能过于复杂，否则会造成较高的逻辑资源占用率和输入输出资源(IO)占用率，大大增加流片成本。因此简单有效的调试接口装置是ASIC设计中关键的一部分。
发明内容
本发明公开的一种适用于专用集成电路调试的接口装置及工作方法目的是：简单有效地完成对专用集成电路进行调试的功能，实现流片后能够获取ASIC内部特定的寄存器值或特定数据总线值，但又尽可能少地占用逻辑资源和输入输出资源。
本发明是通过以下技术方案实现的。
本发明公开的一种适用于专用集成电路调试的接口装置，包括调试指令输入部分、数据缓存部分、控制部分、调试串口输出部分和调试总线输出部分。
所述调试指令输入部分用于接收调试指令字节，包括异步串口输入线，通过异步串口输入线实现调试指令字节输入。
所述数据缓存部分用于对所需调试寄存器值或数据总线值进行缓存。数据缓存部分包括总状态数量为A+B的状态机、D比特缓存寄存器M、E比特缓存寄存器N，其中：A是所需调试寄存器数量，B是所需调试数据总线数量，D是满足D>C且D＝8*n的最小正整数，C为所需调试寄存器最大位宽，n为正整数，E是所需调试数据总线最大位宽。
所述控制部分用于组合调试指令字节，并将组合好的调试指令传给数据缓存部分对相应数据进行缓存，控制调试串口输出部分输出所需调试寄存器值，控制调试总线输出部分输出所需调试数据总线值。根据A+B确定每个调试指令所需的字节数F，F为满足2(8*F)≥(A+B)的最小正整数。F个字节按照先低位后高位的顺序组合成调试指令P。控制部分完成调试指令字节的组合，并将其传给数据缓存部分的状态机，状态机根据调试指令的值切换状态，选择相应的寄存器值或者数据总线值缓存至寄存器M或者N中。当P≤A时，将缓存寄存器M中的值分为n次传送给调试串口输出部分对所需调试寄存器值进行输出，其中n＝D/8。当P>A时，将缓存寄存器N中的值传送给调试总线输出部分对所需调试数据总线值进行输出。
所述调试串口输出部分用于输出所需调试寄存器值，包括异步串口输出线，通过串口输出线输出所需调试寄存器值。
所述调试总线输出部分用于输出所需调试数据总线值。通过阻塞赋值将寄存器N的值输出至ASIC IO上，实现所需调试数据总线值的输出。
本发明公开的一种适用于专用集成电路调试的接口装置的工作方法，包括如下步骤：
步骤一、初始化异步串口部分。
异步串口部分包括输入串口线和输出串口线，二者分别对应调试指令输入部分和调试串口输出部分，其中异步串口采用1比特开始位、8比特数据位和1比特停止位协议。
步骤二、确定需要调试的寄存器或数据总线。
选取专用集成电路ASIC内部其他部分需要进行调试的寄存器和数据总线，通过阻塞赋值将寄存器值和数据总线值引入到调试接口装置中。
步骤三、创建数据缓存部分。
根据所需调试寄存器个数A和数据总线个数B创建总状态数量为A+B的状态机，使得每个寄存器值或者数据总线值都有单独对应的状态，其中A个寄存器值分别对应状态机中前A个状态，B个数据总线值分别对应状态机中后B个状态。根据所需调试寄存器的最大位宽C比特确定缓存寄存器M的位宽为D比特，D为满足D>C且D＝8*n的最小正整数,其中n为正整数。在前A个状态中，通过非阻塞赋值分别将所需调试的A个寄存器值缓存到寄存器M中，如果所需调试寄存器位宽小于D，则低位补零将位宽统一为D。根据所需调试数据总线的最大位宽E比特确定总线缓存寄存器N的位宽为E比特，在后B个状态中，通过非阻塞赋值分别将所需调试的B个数据总线值缓存到寄存器N中，如果总线位宽小于E，则低位补零将位宽统一为E。
步骤四、创建调试总线输出部分。
通过阻塞赋值将寄存器N的值输出到位宽为E比特的输出IO总线上，实现调试总线输出部分。
步骤五、创建控制部分，控制所需调试寄存器值或数据总线值进行输出，进而实现对专用集成电路ASIC的调试功能。
根据A+B确定每个调试指令所需的字节数F，F为满足2(8*F)≥(A+B)的最小正整数。F个字节按照先低位后高位的顺序组合成调试指令P。控制部分完成调试指令字节的组合，并将其传给数据缓存部分的状态机，状态机根据调试指令的值选择相应的状态，从而将相应的寄存器值或者数据总线值缓存至寄存器M或者N中。当P≤A时，将缓存寄存器M中的值分为n次传送给调试串口输出部分对所需调试寄存器值进行输出，其中n＝D/8。当P>A时，将缓存寄存器N中的值传送给调试总线输出部分对所需调试总线值进行输出，进而实现对专用集成电路ASIC的调试功能。
有益效果：
1、本发明公开的一种适用于专用集成电路调试的接口装置及工作方法，通过串口进行调试指令传输，结构简单，占用逻辑资源和IO资源少，可靠性强。
2、本发明公开的一种适用于专用集成电路调试的接口装置及工作方法，通过阻塞赋值将所需调试寄存器值或数据总线值引入调试接口装置，能够节省寄存器资源。
3、本发明公开的一种适用于专用集成电路调试的接口装置及工作方法，利用缓存寄存器对所需调试寄存器值或数据总线值进行缓存，缩短时序路径，能够满足更高的时序要求。
4、本发明公开的一种适用于专用集成电路调试的接口装置及工作方法，通过多个字节组合成调试指令的方式，使得在增加少量逻辑资源和不增加IO资源的情况下，能够传输更多的指令，满足更多的调试需求。
5、本发明公开的一种适用于专用集成电路调试的接口装置及工作方法，利用调试指令选择切换所需调试寄存器值输出或者数据总线值输出，只需要两个寄存器就能够满足数据的缓存要求，在满足能够输出多个寄存器值或数据总线值的条件下显著节省逻辑资源和IO资源，从而尽可能地节省ASIC的整体面积。
附图说明
图1是具体实施方式中适用于ASIC调试的接口装置结构示意图。
图2时具体实施方式中适用于ASIC调试的接口装置的工作方法流程图。
具体实施方式
下面结合附图和实施例对本发明做进一步说明和详细描述。
实施例1：
本实施例公开的一种适用于专用集成电路调试的接口装置，如图1所示，包括调试指令输入部分、数据缓存部分、控制部分、调试串口输出部分和调试总线输出部分。
所述调试指令输入部分用于接收调试指令字节，包括异步串口输入线，通过异步串口输入线实现调试指令字节输入。
数据缓存部分用于对所需调试寄存器值或数据总线值进行缓存。数据缓存部分包括总状态数量为64的状态机，16比特缓存寄存器M，24比特缓存寄存器N，其中：所需调试寄存器数量为32个，所需调试数据总线数量为32个，所需调试寄存器最大位宽为16比特，所需调试数据总线最大位宽为24比特。
控制部分用于组合调试指令字节，并将组合好的调试指令传给数据缓存部分对相应数据进行缓存，控制调试串口输出部分输出所需调试寄存器值，控制调试总线输出部分输出所需调试数据总线值。由于满足2(8*F)≥(32+32)的最小正整数F的值为1，所以每个调试指令所需占用的字节数为1，通过调试指令输入部分输入调试指令0x24。控制部分将1个字节的调试指令0x24传给数据缓存部分的状态机，状态机根据调试指令0x24的值切换至状态36，选择第4路数据总线值缓存到寄存器N中，并将缓存寄存器N中的值传送给调试总线输出部分对所需调试总线值进行输出。
调试串口输出部分用于输出所需调试寄存器值，包括异步串口输出线，通过串口输出线输出所需调试寄存器值。
调试总线输出部分用于输出所需调试数据总线值。通过阻塞赋值将寄存器N的值输出至ASIC输出总线上，实现所需调试数据总线值的输出。
本实施例公开的一种适用于专用集成电路调试的接口装置的工作方法，如图2所示，包括如下步骤：
步骤一、初始化异步串口部分。
异步串口部分包括输入串口线和输出串口线，二者分别对应调试指令输入部分和调试串口输出部分，其中异步串口采用1比特开始位、8比特数据位和1比特停止位协议。
步骤二、确定需要调试的寄存器或数据总线。
选取专用集成电路ASIC内部其他部分需要进行调试的寄存器和数据总线，通过阻塞赋值将所需调试寄存器值和数据总线值引入到调试接口装置中。
步骤三、创建数据缓存部分。
根据所需调试寄存器个数32和数据总线个数32创建总状态数量为64的状态机，使得每个寄存器值或者数据总线值都有单独对应的状态，其中32个寄存器值分别对应状态机中前32个状态，32个数据总线值分别对应状态机中后32个状态。根据所需调试寄存器的最大位宽16比特确定缓存寄存器M的位宽为16比特。在前32个状态中，通过非阻塞赋值分别将所需调试寄存器值缓存到寄存器M中，如果所需调试寄存器位宽小于16比特，则低位补零将位宽统一为16比特。根据所需调试数据总线的最大位宽24比特确定缓存寄存器N的位宽为24比特，在后32个状态中，通过非阻塞赋值分别将各个总线值缓存到寄存器N中，如果总线位宽小于24比特，则低位补零将位宽统一为24比特。
步骤四、创建调试总线输出部分。
通过阻塞赋值将寄存器N的值输出到位宽为24比特的输出IO总线上，实现调试总线输出部分。
步骤五、创建控制部分，控制所需调试寄存器值或数据总线值进行输出，进而实现对专用集成电路ASIC的调试功能。
根据2(8*1)≥(32+32)确定每个调试指令所需的字节数为1，通过调试指令输入部分输入调试指令0x24，控制部分将1个字节的调试指令0x24传给数据缓存部分的状态机，状态机根据调试指令的值切换至状态36，从而将第4路数据总线值缓存至N中，并将缓存寄存器N中的值传送给调试总线输出部分对所需调试总线值进行输出，进而实现对专用集成电路ASIC的调试功能。
用串口实现调试指令输入结构简单，逻辑资源和IO资源消耗小，可靠性强。
ASIC其他部分中所需调试的寄存器值或数据总线值通过阻塞赋值的方式输入到调试接口装置，可以节省大量的寄存器资源。
控制部分可以将多个字节组合成调试指令，在不增加IO资源的情况下可以满足更多的调试需求。
数据缓存部分根据调试指令的值对相应的寄存器值或者数据总线值进行缓存，用两个寄存器就可以完成数据缓存，节省寄存器资源。同时，数据缓存缩短时序路径，可以满足更高的时序要求。
数据缓存部分在控制部分的指导下将调试指令所对应的总线值输出到调试总线输出部分，实现一个总线时分复用输出多个所需调试数据总线值的功能，显著节省IO资源。
以上所述为本发明的较佳实施例而已，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其他不同形式的变化和变动。这里无法对所有的实施方式予以穷举。凡是属于本发明的技术方案所引申出的显而易见的变化或变动仍处于本发明的保护范围之内。

Claims (7)

1.一种适用于专用集成电路调试的接口装置，其特征在于：包括调试指令输入部分、数据缓存部分、控制部分、调试串口输出部分和调试总线输出部分；
所述调试指令输入部分用于接收调试指令字节，包括异步串口输入线，通过异步串口输入线实现调试指令字节输入；
所述数据缓存部分用于对所需调试寄存器值或数据总线值进行缓存；数据缓存部分包括总状态数量为A+B的状态机、D比特缓存寄存器M、E比特缓存寄存器N，其中：A是所需调试寄存器数量，B是所需调试数据总线数量，D是满足D>C且D＝8*n的最小正整数，C为所需调试寄存器最大位宽，n为正整数，E是所需调试数据总线最大位宽；
所述控制部分用于组合调试指令字节，并将组合好的调试指令传给数据缓存部分对相应数据进行缓存，控制调试串口输出部分输出所需调试寄存器值，控制调试总线输出部分输出所需调试数据总线值；根据A+B确定每个调试指令所需的字节数F，F为满足2(8*F)≥(A+B)的最小正整数；F个字节按照先低位后高位的顺序组合成调试指令P；控制部分完成调试指令字节的组合，并将其传给数据缓存部分的状态机，状态机根据调试指令的值切换状态，选择相应的寄存器值或者数据总线值缓存至寄存器M或者N中；当P≤A时，将缓存寄存器M中的值分为n次传送给调试串口输出部分对所需调试寄存器值进行输出，其中n＝D/8；当P>A时，将缓存寄存器N中的值传送给调试总线输出部分对所需调试数据总线值进行输出；
所述调试串口输出部分用于输出所需调试寄存器值，包括异步串口输出线，通过串口输出线输出所需调试寄存器值；
所述调试总线输出部分用于输出所需调试数据总线值；通过阻塞赋值将寄存器N的值输出至ASIC IO上，实现所需调试数据总线值的输出。
2.如权利要求1所述的一种适用于专用集成电路调试的接口装置的工作方法，其特征在于：包括如下步骤，
步骤一、初始化异步串口部分；
步骤二、确定需要调试的寄存器或数据总线；
步骤三、创建数据缓存部分；
步骤四、创建调试总线输出部分；
步骤五、创建控制部分，控制所需调试寄存器值或数据总线值进行输出，进而实现对专用集成电路ASIC的调试功能。
3.如权利要求2所述的工作方法，其特征在于：步骤一具体实现方法为，异步串口部分包括输入串口线和输出串口线，二者分别对应调试指令输入部分和调试串口输出部分，其中异步串口采用1比特开始位、8比特数据位和1比特停止位协议。
4.如权利要求2所述的工作方法，其特征在于：步骤二具体实现方法为，选取专用集成电路ASIC内部其他部分需要进行调试的寄存器和数据总线，通过阻塞赋值将寄存器值和数据总线值引入到调试接口装置中。
5.如权利要求2所述的工作方法，其特征在于：步骤三具体实现方法为，根据所需调试寄存器个数A和数据总线个数B创建总状态数量为A+B的状态机，使得每个寄存器值或者数据总线值都有单独对应的状态，其中A个寄存器值分别对应状态机中前A个状态，B个数据总线值分别对应状态机中后B个状态；根据所需调试寄存器的最大位宽C比特确定缓存寄存器M的位宽为D比特，D为满足D>C且D＝8*n的最小正整数,其中n为正整数；在前A个状态中，通过非阻塞赋值分别将所需调试的A个寄存器值缓存到寄存器M中，如果所需调试寄存器位宽小于D，则低位补零将位宽统一为D；根据所需调试数据总线的最大位宽E比特确定总线缓存寄存器N的位宽为E比特，在后B个状态中，通过非阻塞赋值分别将所需调试的B个数据总线值缓存到寄存器N中，如果总线位宽小于E，则低位补零将位宽统一为E。
6.如权利要求2所述的工作方法，其特征在于：步骤四具体实现方法为，通过阻塞赋值将寄存器N的值输出到位宽为E比特的输出IO总线上，实现调试总线输出部分。
7.如权利要求2所述的工作方法，其特征在于：步骤五具体实现方法为，根据A+B确定每个调试指令所需的字节数F，F为满足2(8*F)≥(A+B)的最小正整数；F个字节按照先低位后高位的顺序组合成调试指令P；控制部分完成调试指令字节的组合，并将其传给数据缓存部分的状态机，状态机根据调试指令的值选择相应的状态，从而将相应的寄存器值或者数据总线值缓存至寄存器M或者N中；当P≤A时，将缓存寄存器M中的值分为n次传送给调试串口输出部分对所需调试寄存器值进行输出，其中n＝D/8；当P>A时，将缓存寄存器N中的值传送给调试总线输出部分对所需调试总线值进行输出，进而实现对专用集成电路ASIC的调试功能。
CN201811167211.9A 2018-10-08 2018-10-08 一种适用于专用集成电路调试的接口装置及工作方法 Expired - Fee Related CN109408433B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811167211.9A CN109408433B (zh) 2018-10-08 2018-10-08 一种适用于专用集成电路调试的接口装置及工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811167211.9A CN109408433B (zh) 2018-10-08 2018-10-08 一种适用于专用集成电路调试的接口装置及工作方法

Publications (2)

Publication Number Publication Date
CN109408433A true CN109408433A (zh) 2019-03-01
CN109408433B CN109408433B (zh) 2021-05-11

Family

ID=65466075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811167211.9A Expired - Fee Related CN109408433B (zh) 2018-10-08 2018-10-08 一种适用于专用集成电路调试的接口装置及工作方法

Country Status (1)

Country Link
CN (1) CN109408433B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030061020A1 (en) * 2001-09-21 2003-03-27 Sam Michael Test and debug processor and method
CN101154183A (zh) * 2006-09-29 2008-04-02 上海海尔集成电路有限公司 一种微控制器嵌入式在线仿真调试系统
CN101769988A (zh) * 2008-12-30 2010-07-07 易视芯科技(北京)有限公司 芯片调试方法、系统和调试模块
CN101938566A (zh) * 2010-09-10 2011-01-05 青岛海信移动通信技术股份有限公司 一种可视化的终端调试方法和装置
CN104536867A (zh) * 2015-01-22 2015-04-22 浪潮(北京)电子信息产业有限公司 实现多片现场可编程门阵列调试的系统及方法
CN105740117A (zh) * 2016-01-29 2016-07-06 硅谷数模半导体（北京）有限公司 芯片调试方法和装置
CN107861866A (zh) * 2017-09-30 2018-03-30 南京国睿中数电子科技有限公司 一种基于uart接口的嵌入式系统调试方法
CN108415842A (zh) * 2018-03-21 2018-08-17 杭州中天微系统有限公司 多核处理器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030061020A1 (en) * 2001-09-21 2003-03-27 Sam Michael Test and debug processor and method
CN101154183A (zh) * 2006-09-29 2008-04-02 上海海尔集成电路有限公司 一种微控制器嵌入式在线仿真调试系统
CN101769988A (zh) * 2008-12-30 2010-07-07 易视芯科技(北京)有限公司 芯片调试方法、系统和调试模块
CN101938566A (zh) * 2010-09-10 2011-01-05 青岛海信移动通信技术股份有限公司 一种可视化的终端调试方法和装置
CN104536867A (zh) * 2015-01-22 2015-04-22 浪潮(北京)电子信息产业有限公司 实现多片现场可编程门阵列调试的系统及方法
CN105740117A (zh) * 2016-01-29 2016-07-06 硅谷数模半导体（北京）有限公司 芯片调试方法和装置
CN107861866A (zh) * 2017-09-30 2018-03-30 南京国睿中数电子科技有限公司 一种基于uart接口的嵌入式系统调试方法
CN108415842A (zh) * 2018-03-21 2018-08-17 杭州中天微系统有限公司 多核处理器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
肖哲靖等: "用于8051微控制器的片上调试系统的硬件设计", 《计算机与数字工程》 *

Also Published As

Publication number Publication date
CN109408433B (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
CN105677593B (zh) 芯片存储器写操作时序路径自适应调节方法及装置
CN102970013B (zh) 基于扫描链的芯片内部寄存器复位方法及复位控制装置
CN101894591B (zh) 一种基于lfsr的外部存储接口的随机测试装置
CN100568008C (zh) 一种片上多核处理器的测试电路及其可测试性设计方法
CN208283943U (zh) 一种基于fpga的cnn加速优化装置
CN102567279B (zh) 一种动态可重构阵列时序配置信息的生成方法
CN101706762A (zh) 一种智能型信号转接系统
CN102508803A (zh) 一种矩阵转置存储控制器
CN115080494B (zh) Spi从机电路、spi通信方法、接口和芯片
US7013404B2 (en) Semiconductor integrated circuit characterized by timing adjustment of clock switching control
CN104750660A (zh) 一种具有多工作模式的嵌入式可重构处理器
CN104679681A (zh) Ahb总线访问片上sram的高速桥装置及其工作方法
CN106980587B (zh) 一种通用输入输出时序处理器及时序输入输出控制方法
CN109408433A (zh) 一种适用于专用集成电路调试的接口装置及工作方法
CN105068950A (zh) 一种管脚复用的系统和方法
CN201149654Y (zh) 一种单片机i/o口分时复用控制电路
CN106571156B (zh) 一种高速读写ram的接口电路及方法
CN103226531B (zh) 一种双端口外设配置接口电路
CN107066900A (zh) 面向分组密码算法的可重构s盒、可重构计算阵列及门控方法
CN209728477U (zh) 一种多通道温度数据采集电路
CN112711925B (zh) 虚拟化emif总线dsp软件设计方法
CN106407535A (zh) 一种基于现场可编程门阵列芯片的工艺映射方法
CN101699391B (zh) 提高Java处理器取指令带宽的字节码缓冲装置及使用方法
CN103500107B (zh) 一种cpu的硬件优化方法
CN101135717A (zh) 现场可编程门阵列多路选择器验证方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Liu Yongqing

Inventor after: Wang Changhong

Inventor after: Gao Fei

Inventor after: Yang Huihe

Inventor after: Meng Entong

Inventor after: Yue Pingyue

Inventor after: Zhang Haoxing

Inventor after: Chen Chaofan

Inventor after: Zhang Peng

Inventor before: Wang Changhong

Inventor before: Gao Fei

Inventor before: Yang Huihe

Inventor before: Meng Entong

Inventor before: Yue Pingyue

Inventor before: Zhang Haoxing

Inventor before: Chen Chaofan

Inventor before: Zhang Peng

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210511