CN109391353A - 一种速率匹配的方法和装置 - Google Patents
一种速率匹配的方法和装置 Download PDFInfo
- Publication number
- CN109391353A CN109391353A CN201710687048.8A CN201710687048A CN109391353A CN 109391353 A CN109391353 A CN 109391353A CN 201710687048 A CN201710687048 A CN 201710687048A CN 109391353 A CN109391353 A CN 109391353A
- Authority
- CN
- China
- Prior art keywords
- bit positions
- polarized
- group
- channels
- polarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 230000010287 polarization Effects 0.000 claims description 80
- 108091026890 Coding region Proteins 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000004904 shortening Methods 0.000 abstract description 11
- 238000004080 punching Methods 0.000 abstract description 2
- 108091006146 Channels Proteins 0.000 description 178
- 238000013461 design Methods 0.000 description 21
- 238000004891 communication Methods 0.000 description 15
- 239000011159 matrix material Substances 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 241000169170 Boreogadus saida Species 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000010276 construction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
- H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0033—Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Optical Communication System (AREA)
- Error Detection And Correction (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本发明实施例提供了一种速率匹配的方法和装置,用于克服打孔/缩短过程中导致的性能损失。该方法包括:发送装置采用极性码Polar编码得到长度为N的第一编码序列,其中,极化信道的序号可以为0~N‑1;所述发送装置确定被打孔的P1个比特位置,在所述的第一编码序列中在所述P1个比特位置进行打孔得到速率匹配后的编码比特;其中,所述被打孔的P1个比特位置属于第0~PT1‑1,PT1~3N/8‑1,和/或N/2~5N/8‑1极化信道对应的比特位置,PT1为被打孔比特位置数目阈值,PT1<=N/4;发送所述速率匹配后的编码比特。
Description
技术领域
本发明涉及通信技术领域,尤其涉及一种速率匹配的方法和装置。
背景技术
通信系统通常采用信道编码提高数据传输的可靠性,以保证通信的质量。土耳其教授Arikan提出的极化码(Polar codes)是第一个理论上证明可以达到香农容量且具有低编译码复杂度的码。Polar码是一种线性块码,其编码矩阵为GN,编码过程为其中是一个二进制的行矢量,长度为N(即母码长度);GN是一个N×N的矩阵,且定义为log2N个矩阵F2的克罗内克(Kronecker)乘积。上述矩阵
Polar码的编码过程中,中的一部分比特用来携带信息,称为信息比特,这些比特的索引的集合记作另外的一部分比特设置为收发端预先约定的固定值,称之为固定比特或冻结比特(frozen bits),其索引的集合用的补集表示。Polar码的编码过程相当于:这里,GN(A)是GN中由集合A中的索引对应的那些行得到的子矩阵,GN(AC)是GN中由集合AC中的索引对应的那些行得到的子矩阵。为中的信息比特集合,信息比特个数为K;为中的冻结比特集合,冻结比特个数为(N-K),是已知比特。这些冻结比特通常被设置为0,但是只要收发端预先约定,冻结比特可以被任意设置。冻结比特设置为0时,Polar码的编码输出可简化为:是一个K×N的矩阵。
Polar码的构造过程即集合的选取过程,决定了Polar码的性能。Polar码的构造过程通常是,根据母码码长N确定共存在N个极化信道,分别对应编码矩阵的N个行,计算极化信道可靠度,将可靠度最高的前K个极化信道的索引作为集合A的元素,剩余(N-K)个极化信道对应的索引作为冻结比特的索引集合的元素。集合A决定了信息比特的位置,集合决定了冻结比特的位置。
从编码矩阵可以看出,原始Polar码(母码)的码长为2的整数次幂,在实际应用中需要通过速率匹配实现任意码长的Polar码。
现有技术采用打孔(puncture)或缩短(shorten)的方案实现速率匹配。现有技术在编码时总是通过对超过目标码长的母码进行打孔或缩短达到目标码长,译码时填充恢复至母码码长。对于母码中信息比特较多的情形,直接对母码进行打孔/缩短的速率匹配方式,会出现性能损失。
发明内容
有鉴于此,本申请提供一种速率匹配的方法和装置,用于克服打孔/缩短过程中导致的性能损失。
第一方面,本发明实施提供一种速率匹配的方法,包括:发送装置采用极性码Polar编码得到长度为N的第一编码序列,其中,极化信道的序号可以为0~N-1;所述发送装置确定被打孔的P1个比特位置,在所述的第一编码序列中在所述P1个比特位置进行打孔得到速率匹配后的编码比特;其中,所述被打孔的P1个比特位置属于第0~PT1-1,PT1~3N/8-1,和/或N/2~5N/8-1极化信道对应的比特位置,PT1为被打孔比特位置数目阈值,PT1<=N/4;发送所述速率匹配后的编码比特。
第二方面,本发明实施提供一种发送装置,包括:编码单元,用于采用极性码Polar编码得到长度为N的第一编码序列,其中,极化信道的序号可以为0~N-1;速率匹配单元,用于确定被打孔的P1个比特位置,在所述的第一编码序列中在所述P1个比特位置进行打孔得到速率匹配后的编码比特;其中,所述被打孔的P1个比特位置属于第0~PT1-1,PT1~3N/8-1,和/或N/2~5N/8-1极化信道对应的比特位置,PT1为被打孔比特位置数目阈值,PT1<=N/4;发送单元,用于发送所述速率匹配后的编码比特。
可选的,所述发送装置可以是芯片或者集成电路。
在一个可能的设计中,当所述功能的部分或全部通过软件实现时,所述发送装置包括:存储器,用于存储程序;处理器,用于执行所述存储器存储的所述程序,当所述程序被执行时,所述发送装置可以实现如上述第一方面和第一方面的任一种可能的设计中所述的方法。
可选的,上述存储器可以是物理上独立的单元,也可以与处理器集成在一起。
在一个可能的设计中,当所述功能的部分或全部通过软件实现时,所述发送装置包括处理器。用于存储程序的存储器位于所述发送装置之外,处理器通过电路/电线与存储器连接,用于读取并执行所述存储器中存储的程序。
在一种可能的设计中,PT1为N/16,N/8,3N/16,7N/32,5N/32,或者3N/32。
在一种可能的设计中,如果所述P1大于PT1,所述被打孔的P1个比特位置为第0~PT1-1极化信道对应的比特位置,以及第PT1~3N/8-1,和/或N/2~5N/8-1极化信道中极化信道可靠度最低的P1-PT1个极化信道对应的比特位置;或者,所述被打孔的P1个比特位置为第0~PT1-1极化信道对应的比特位置,以及包含第PT1~3N/8-1,和/或N/2~5N/8-1极化信道的S1组极化信道中可靠度最低的K1组中包含的P1-PT1个极化信道对应的比特位置;或者,所述被打孔的P1个比特位置为第0~PT1-1极化信道对应的比特位置,以及包含第PT1~3N/8-1,和/或N/2~5N/8-1极化信道的S2组极化信道中码重最低的K2组中包含的P1-PT1个极化信道对应的比特位置。
在一种可能的设计中,如果值(N/2-PT1)可以被所述S1整除,所述S1组中每一组中包含的极化信道的个数为(N/2-PT1)/S1;或者,如果值(N/2-PT1)不可以被所述S1整除,所述S1组中一组包含极化信道的个数为:(N/2-PT1)-floor((N/2-PT1)/S1)*(S1-1)或(N/2-PT1)-ceil((N/2-PT1)/S1)*(S1-1),其他S1-1组中每一组包含的极化信道的个数为:floor((N/2-PT1)/S1)或ceil((N/2-PT1)/S1),floor(i)表示对i向下取整,ceil(j)表示对j向上取整;或者,如果值(N/2-PT1)不可以被所述S1整除,S1'组中每一组包含的极化信道的个数为ceil((N/2-PT1)/S1),S1"组中每一组包含的极化信道个数为floor((N/2-PT1)/S1),其中S2"=ceil((N/2-PT1)/S1)*S1-(N/2-PT1),S1'=S1-S1"。
在一种可能的设计中,所述被打孔比特位置为第0~PT1-1极化信道对应的比特位置,和所述K1组中可靠度最低的K1-Kn1组中全部极化信道对应的比特位置,以及所述K1组中可靠度最高的Kn1组中的(P1-PT1-Pn1)个极化信道对应的比特位置;其中,所述Kn1大于等于0小于等于所述K1,所述Pn1为所述K1-Kn1组中全部极化信道的个数,所述(P1-PT1-Pn1)个极化信道为从所述Kn1组中按照一定顺序选取,或者随机选择,如果K1组中包含的极化信道的个数等于P1-PT1,Kn1等于0,(P1-PT1-Pn1)=0;或者,所述被打孔比特位置为第0~PT1-1极化信道对应的比特位置,和所述K2组中码重最低的K2-Kn2组中全部极化信道对应的比特位置,以及所述K2组中码重最高的Kn2组中的(P1-PT1-Pn2)个极化信道对应的比特位置;其中,所述Kn2大于等于0小于等于所述K2,所述Pn2为所述K2-Kn2组中全部极化信道的个数,所述(P1-PT1-Pn2)个极化信道为从所述Kn2组中按照按照极化信道序号从低到高选取的,或者随机选择,如果K2组中包含的极化信道的个数等于P1-PT1,Kn2等于0,(P1-PT1-Pn2)=0。
在一种可能的设计中,如果所述P1小于等于PT1,所述被打孔的P1个比特位置为第0~P1-1极化信道对应的比特位置。
第三方面,本发明实施例提供一种速率匹配的方法,包括:发送装置采用极性码Polar编码得到长度为N的第一编码序列,其中,极化信道的序号可以为0~N-1;所述发送装置确定被缩短的P2个比特位置,在所述的第一编码序列中在所述P2个比特位置进行缩短得到速率匹配后的编码比特;其中,所述被缩短的P2个比特位置属于第N-1~N-PT2,N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道对应的比特位置,PT2为被缩短比特位置数目阈值,PT2<=N/4;发送所述速率匹配后的编码比特。
第四方面,本发明实施例提供一种发送装置,包括:编码单元,用于采用极性码Polar编码得到长度为N的第一编码序列,其中,极化信道的序号可以为0~N-1;速率匹配单元,用于确定被缩短的P2个比特位置,在所述的第一编码序列中在所述P2个比特位置进行缩短得到速率匹配后的编码比特;其中,所述被缩短的P2个比特位置属于第N-1~N-PT2,N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道对应的比特位置,PT2为被缩短比特位置数目阈值,PT2<=N/4;发送单元,用于发送所述速率匹配后的编码比特。
可选的,所述发送装置可以是芯片或者集成电路。
在一个可能的设计中,当所述功能的部分或全部通过软件实现时,所述发送装置包括:存储器,用于存储程序;处理器,用于执行所述存储器存储的所述程序,当所述程序被执行时,所述发送装置可以实现如上述第一方面和第一方面的任一种可能的设计中所述的方法。
可选的,上述存储器可以是物理上独立的单元,也可以与处理器集成在一起。
在一个可能的设计中,当所述功能的部分或全部通过软件实现时,所述发送装置包括处理器。用于存储程序的存储器位于所述发送装置之外,处理器通过电路/电线与存储器连接,用于读取并执行所述存储器中存储的程序。
在一种可能的设计中,PT2为N/16,N/8,3N/16,7N/32,5N/32,或者3N/32。
在一种可能的设计中,如果所述P2大于PT2,所述被缩短的P2个比特位置为第N-1~N-PT2极化信道对应的比特位置,以及第N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道中极化信道可靠度最高的P2-PT2个极化信道对应的比特位置;或者,所述被缩短的P2个比特位置为第N-1~N-PT2极化信道对应的比特位置,以及包含第N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道的S3组极化信道中可靠度最高的K3组中包含的P2-PT2个极化信道对应的比特位置;或者,所述被缩短的P2个比特位置为第N-1~N-PT2极化信道对应的比特位置,以及包含第N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道的S4组极化信道中码最最高的K4组中包含的P2-PT2个极化信道对应的比特位置。
在一种可能的设计中,如果值(N/2-PT2)可以被所述S3整除,所述S3组中每一组中包含的极化信道的个数为(N/2-PT2)/S3;或者,如果值(N/2-PT2)不可以被所述S3整除,所述S3组中一组包含极化信道的个数为:(N/2-PT2)-floor((N/2-PT2)/S3)*(S3-1)或(N/2-PT2)-ceil((N/2-PT2)/S3)*(S3-1),其他S3-1组中每一组包含的极化信道的个数为:floor((N/2-PT2)/S3)或ceil((N/2-PT2)/S3),floor(i)表示对i向下取整,ceil(j)表示对j向上取整;或者,如果值(N/2-PT2)不可以被所述S3整除,S3'组中每一组包含的极化信道的个数为ceil((N/2-PT2)/S3),S3"组中每一组包含的极化信道个数为floor((N/2-PT2)/S3),其中S3"=ceil((N/2-PT2)/S3)*S3-(N/2-PT2),S3'=S3-S3"。
在一种可能的设计中,所述被缩短比特位置为第N-1~N-PT2极化信道对应的比特位置,和所述K3组中可靠度最高的K3-Kn3组中全部极化信道对应的比特位置,以及所述K3组中可靠度最低的Kn3组中的(P2-PT2-Pn3)个极化信道对应的比特位置,其中,所述Kn3大于等于0小于等于K3,所述Pn3为所述K3-Kn3组中全部极化信道的个数,所述(P2-PT2-Pn3)个极化信道为从所述Kn3组中按照一定顺序选取,或者随机选择,如果K3组中包含的极化信道的个数等于P2-PT2,Kn3等于0,(P2-PT2-Pn3)=0;或者,所述被缩短比特位置为第N-1~N-PT2极化信道对应的比特位置,和所述K4组中码重最高的K4-Kn4组中全部极化信道对应的比特位置,以及所述K4组中码重最低的Kn4组中的(P2-PT2-Pn4)个极化信道对应的比特位置,其中,所述Kn4大于等于0小于等于K4,所述Pn4为所述K4-Kn4组中全部极化信道的个数,所述(P2-PT2-Pn4)个极化信道可以从所述Kn4组中按照按照极化信道序号从高到低选取的,或者随机选择,如果K4组中包含的极化信道的个数等于P2-PT2,Kn4于等于0,(P2-PT2-Pn4)=0。
在一种可能的设计中,如果所述P2小于等于PT2,所述被缩短的P2个比特位置为第N-1~N-P2极化信道对应的比特位置。第五方面,提供了一种通信系统,该通信系统包括发送装置和接收装置,所述发送装置可以执行如上述第一方面及其可能的设计所述的方法,或者执行如上述第三方面及其可能的设计所述的方法。
第六方面,提供了一种计算机存储介质,存储有计算机程序,该计算机程序包括用于执行第一方面和第一方面的任一可能设计中任一种所述的方法的指令,或者用于执行第三方面和第二方面的任一可能设计中任一种所述的方法的指令。
第七方面,本申请实施例提供了一种包含指令的计算机程序产品,当其在计算机上运行时,使得计算机执行上述各方面所述的方法。
附图说明
图1为本发明实施例适用的无线通信系统的示意图。
图2为本发明实施例的无线通信的基本流程示意图。
图3为本发明实施例的Polar码的构造示图。
图4为本发明实施例的CA Polar码的构造示图。
图5为本发明实施例的PC Polar码的构造示图。
图6为本发明实施例中polar码编码和速率匹配的流程示意图。
图7为本发明实施例提供一种的速率匹配方法流程图。
图8为本发明实施例提供一种的发送装置示意图。
图9为本发明实施例提供另一种的发送装置示意图。
图10a和图10b为本发明实施例提供另一种的发送装置示意图。
图11为本发明实施例的终端结构示意图。
具体实施方式
下面结合附图对本申请具体实施例作进一步的详细描述。
图1本申请实施例所适用的无线通信系统,该无线通信系统中可以包括至少一个网络设备11,该网络设备11与一个或多个终端10进行通信。该网络设备可以是基站,也可以是基站与基站控制器集成后的设备,还可以是具有类似通信功能的其它设备。该网络设备可以连接到核心网设备。
需要说明的是,本申请实施例提及的无线通信系统包括但不限于:窄带物联网系统(英文:Narrow Band-Internet of Things,简称:NB-IoT)、全球移动通信系统(英文:Global System for Mobile Communications,简称:GSM)、增强型数据速率GSM演进系统(英文:Enhanced Data rate for GSM Evolution,简称:EDGE)、宽带码分多址系统(英文:Wideband Code Division Multiple Access,简称:WCDMA)、码分多址2000系统(英文:CodeDivision Multiple Access,简称:CDMA2000)、时分同步码分多址系统(英文:TimeDivision-Synchronization Code Division Multiple Access,简称:TD-SCDMA),长期演进系统(英文:Long Term Evolution,简称:LTE)以及下一代5G移动通信系统的三大应用场景eMBB,URLLC和eMTC。
本申请实施例中,所述网络设备是一种部署在无线接入网中为终端提供无线通信功能的装置。所述网络设备可以包括各种形式的宏基站,微基站(也称为小站),中继站,接入点等。在采用不同的无线接入技术的系统中,具备基站功能的设备的名称可能会有所不同,例如,在LTE系统中,称为演进的节点B(evolved NodeB,eNB或者eNodeB),在第三代(英文:3rd Generation,简称:3G)系统中,称为节点B(英文:Node B)等。为方便描述,本申请所有实施例中,上述为终端提供无线通信功能的装置统称为网络设备或基站或BS。
本申请实施例中所涉及到的终端可以包括各种具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其它处理设备。所述终端可以是MS(英文:Mobile Station)、用户单元(英文:subscriber unit)、蜂窝电话(英文:cellularphone)、智能电话(英文:smart phone)、无线数据卡、个人数字助理(英文:PersonalDigital Assistant,简称:PDA)电脑、平板型电脑、无线调制解调器(英文:modem)、手持设备(英文:handset)、膝上型电脑(英文:laptop computer)、机器类型通信(英文:MachineType Communication,简称:MTC)终端等。
图1中的网络设备与终端之间采用无线技术进行通信。当网络设备发送信号时,其为发送端,当网络设备接收信号时,其为接收端;终端也是一样的,当终端发送信号时,其为发送端,当终端接收信号时,其为接收端。
图2是无线通信的基本流程,在发送端,信源依次经过信源编码、信道编码、速率匹配和调制映射后发出。在接收端,依次通过解映射解调、解速率匹配、信道译码和信源译码输出信宿。信道编译码可以采用Polar码,由于原始Polar码(母码)的码长为2的整数次幂,在实际应用中需要通过速率匹配实现任意码长的Polar码。发送端在信道编码后进行速率匹配实现任意的目标码长,在接收端,信道解码之前先进行解速率匹配。需要说明的是,无线通信的基本流程还包括额外流程(例如:预编码和交织),鉴于这些额外流程对于本领域技术人员而言是公知常识,不再一一列举。
为了提升Polar码的性能,通常对信息比特集合先进行校验预编码,再进行Polar编码。目前,Polar编码包括:Airkan传统Polar编码,CRC(中文:循环冗余校验,英文:CyclicRedundancy Check)辅助Polar(CRC-aided polar)编码,PC(中文:奇偶校验,英文:ParityCheck)Polar编码和PC-CRC辅助的Polar编码(PC-CA polar)。本申请中涉及的Polar编码译码方法和编码译码装置,可以采用传统Polar编码、CA Polar编码或PC Polar编码。
对图3中传统Polar编码说明,{u1,u2,u3,u5}设置为冻结比特集合,{u4,u6,u7,u8}设置为信息比特集合,将长度为4的信息向量中的4位信息比特编码成8位编码比特。
对图4中CA Polar编码说明,{u1,u2}设置为冻结比特集合,{u3,u4,u5,u6}设置为信息比特集合,{u7,u8}为CRC比特集合。其中,{u7,u8}的值由{u3,u4,u5,u6}做CRC得到。
对图5中PC Polar编码说明,{u1,u2,u5}设置为冻结比特集合,{u3,u4,u6,u7}设置为信息比特集合,{u7}为PC冻结比特集合。其中,{u7}的值由{u3,u6}异或得到。
Polar码最基本的译码方法是SC(Successive Cancellation,串行抵消)译码,但该算法在有限码长下性能并不理想。后续提出的SCL(Successive Cancellation List,串行抵消列表)译码算法通过横向路径扩展以及CRC校验选择的方法提高了短码的译码性能,该译码算法能够在复杂度相当的情况下获得比Turbo码、LDPC码(Low-Density Parity-Check码,低密度奇偶校验码)更优的性能,本发明实施例采用的译码方法可以为CA-SCL(英文:CRC-Aided Successive Cancellation List,中文:CRC辅助的串行抵消列表)译码。CA-SCL译码算法通过CRC校验在SCL译码输出的候选路径中选择CRC通过的路径作为译码输出。
图6为本发明实施例中polar码编码和速率匹配的流程示意图。首先,根据码率,目标码长以及信息比特的长度进行polar码的构造。也就是,根据根据码率,目标码长以及信息比特的长度通过polar码构造模块确定除打孔或缩短位置之外的可靠度最高的K个极化信道的索引作为集合A的元素。根据polar码编码矩阵以及集合A对信息比特进行编码,生成母码。然后确定的合适的速率匹配方式,并对母码码字进行速率匹配操作得到目标码字。确定速率匹配方式时,可以考虑目标码长,polar码的编码矩阵或集合A等因素。
如果母码码长N小于目标码长M时,确定速率匹配的方式可以为重复。如果母码码长N大于目标码长M时,确定速率匹配的方式可以为打孔或缩短(shorten)。本发明实施例中的速率匹配方式为:打孔或缩短(shorten)。
本发明实施例中母码码长为N,极化信道的序号可以为0~N-1。如果从1开始编号,极化信道的序号为1~N。本发明实施例以极化信道的序号为0~N-1为例进行说明。本发明实施例中,发送装置对待发送的信息比特进行polar码编码,对编码比特进行打孔或缩短,将打孔或缩短后的编码比特发送给接收装置。接收装置根据速率匹配方式对接收到的软信息进行解速率匹配。软信息是一种概率值,就是编码比特经过一定的噪声,在接收端被判为0的概率和1的概率。若采用打孔的方式则在相应的打孔位置插入0后进行译码,若采用shorten的方式则在相应shorten的位置插入一个较大的值(具体符号根据实际编码的符号)进行译码。
本发明实施例中,发送装置对对编码比特进行打孔或缩短包括:确定被打孔或被缩短的比特位置,对该确定的被打孔或被缩短的比特位置进行打孔或缩短。其中,被打孔的比特位置属于第0~PT1-1,PT1~3N/8-1,和/或N/2~5N/8-1极化信道对应的比特位置。其中,PT1为被打孔比特位置数目阈值,该阈值可以为预设的。比如,PT1<=N/4。被缩短的比特位置属于第N-1~N-PT2,N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道对应的比特位置。其中,PT2为被缩短比特位置数目阈值,该阈值可以为预设的。比如,PT2<=N/4。下边对被打孔比特位置,或者被缩短比特位置的确定过程具体进行说明。
以速率匹配方式为打孔为例进行说明。其中,PT1可以为N/16,N/8,3N/16,7N/32,5N/32,3N/32。如果打孔数目P1小于等于PT1,被打孔比特位置为第0~P1-1极化信道对应的比特位置。比如,码长N=32,PT1=N/4=8,当打孔数目P1小于等于8时,打孔优先级顺序为{0,1,2…,7},被打孔的比特位置为第{0,1,2…,7}极化信道对应的比特位置。
如果打孔数目P1大于PT1,被打孔比特位置为第0~PT1-1极化信道对应的比特位置,以及第PT1~3N/8-1,和/或N/2~5N/8-1极化信道中极化信道可靠度最低的P1-PT1个极化信道对应的比特位置。比如,码长N=32,PT1=N/4=8,极化信道的可靠度从低到高的排序为Q32={0,1,2,4,8,16,3,5,6,9,10,17,12,18,20,7,24,11,13,19,14,21,22,25,26,28,15,23,27,29,30,31}。当P1大于8时,除第0-7极化信道对应的比特位置被打孔外,剩余对应打孔区域为第PT1~3N/8-1,和/或N/2~5N/8-1极化信道对应的比特位置,也就是第{8-11,16-19}极化信道对应的比特位置,第{8-11,16-19}极化信道的可靠度排序为{8,16,9,10,17,18,11,19}。打孔优先级顺序为{0,1,2…,7,8,16,9,10,17,18,11,19},则被打孔的比特位置为第{0,1,2…,7,8,16,9,10,17,18,11,19}中极化信道可靠度最低的P1个极化信道对应的比特位置。或者,
如果打孔数目P1大于PT1,被打孔比特位置为第0~PT1-1极化信道对应的比特位置,以及包含第PT1~3N/8-1,和/或N/2~5N/8-1极化信道的S1组极化信道中可靠度最低的K1组中包含的P1-PT1个极化信道对应的比特位置。其中,S1组极化信道的可靠度对应于码长为最接近S1的2整数次幂的值的极化信道的可靠度中第0到S1-1的极化信道的可靠度。如果S1等于2整数次幂,最接近S1的2整数次幂的值为S1。
其中,如果值(N/2-PT1)可以被S1整除,S1组中每一组中包含的极化信道的个数为(N/2-PT1)/S1。比如,N=32,PT1=N/4=8,S1=4,每组极化信道的数目为2。可以按照{8,16},{9,10},{17,18},{11,19}进行分组。码长为4的极化信道可靠度排序Q4={0,1,2,3},可以得到4组打孔组的优先级排序为{{8,16},{9,10},{17,18},{11,19}}。
或者,如果值(N/2-PT1)不可以被S1整除,S1组中一组包含极化信道的个数为:(N/2-PT1)-floor((N/2-PT1)/S1)*(S1-1)或(N/2-PT1)-ceil((N/2-PT1)/S1)*(S1-1);对应的其他S1-1组中每一组包含的极化信道的个数为:floor((N/2-PT1)/S1)或ceil((N/2-PT1)/S1)。floor(i)表示对i向下取整,ceil(j)表示对j向上取整。或者,如果值(N/2-PT1)不可以被S1整除,S1'组中每一组包含的极化信道的个数为ceil((N/2-PT1)/S1),S1"组中每一组包含的极化信道个数为floor((N/2-PT1)/S1)。其中S2"=ceil((N/2-PT1)/S1)*S1-(N/2-PT1),S1'=S1-S1"。比如,N=32,PT1=N/4=8,S1=5,则可以按照{8,16},{9,10},{17,16},{17},{18}进行分组。5对应最接近S1的2整数次幂的值为8,码长为8的极化信道可靠度排序为Q8={0,1,2,4,3,6,7},极化信道0~4的排序为{0,1,2,4,3},可以得到5组打孔组的优先级排序为{{8,16},{9,10},{17,16},{18},{17}}。
K1组中包含的极化信道的个数大于等于P1-PT1。被打孔比特位置为第0~PT1-1极化信道对应的比特位置,和该K1组中可靠度最低的K1-Kn1组中全部极化信道对应的比特位置,以及该K1组中可靠度最高的Kn1组中的(P1-PT1-Pn1)个极化信道对应的比特位置。其中,Kn1大于等于0小于等于K1。如果K1组可靠度没有重复的,Kn1可以等于1。如果K1组中包含的极化信道的个数等于P1-PT1,Kn1等于0,(P1-PT1-Pn1)=0。其中,Pn1为可靠度最低的K1-Kn1组中全部极化信道的个数。该(P1-PT1-Pn1)个极化信道可以从K1组中可靠度最高的Kn1组中按照一定顺序选取,或者随机选择。如果K1组中包含的极化信道的个数等于P1-PT1,则被打孔比特位置为第0~PT1-1极化信道对应的比特位置,以及该K1组中包含的全部极化信道对应的比特位置。比如,N=32,PT1=N/4=8,S1=4,每组极化信道的数目为2。按照{8,16},{9,10},{17,18},{11,19}进行分组。码长为4的极化信道可靠度排序Q4={0,1,2,3},可以得到4组打孔组的优先级排序为{{8,16},{9,10},{17,18},{11,19}}。若打孔数目为10,K1=1,则被打孔比特位置对应的序号为{0,1,2…,7,8,16}。比如,N=32,PT1=N/4=8,S1=4,每组极化信道的数目为2。按照{8,16},{9,10},{17,18},{11,19}进行分组。码长为4的极化信道可靠度排序Q4={0,1,2,3},可以得到4组打孔组的优先级排序为{{8,16},{9,10},{17,18},{11,19}}。若打孔数目为11,K1=2,打孔比特位置为{0,1,2…,7,8,16,9}或{0,1,2…,7,8,16,10}。或者,
如果打孔数目P1大于PT1,被打孔比特位置为第0~PT1-1极化信道对应的比特位置,以及包含第PT1~3N/8-1,和/或N/2~5N/8-1极化信道的S2组极化信道中码最最低的K2组中包含的P1-PT1个极化信道对应的比特位置。其中,S2组包含的极化信道的数量跟S1类似,参见前边的描述,这里不再重复。K2组中包含的极化信道的个数大于等于P1-PT1,被打孔比特位置为第0~PT1-1极化信道对应的比特位置,和该K2组中码重最低的K2-Kn2组中全部极化信道对应的比特位置,以及该K2组中码重最高的Kn2组中的(P1-PT1-Pn2)个极化信道对应的比特位置。其中,Kn2大于等于0小于等于K2。如果K2组中包含的极化信道的个数等于P1-PT1,Kn2等于0,(P1-PT1-Pn2)=0。其中,Pn2为码重最低的K2-Kn2组中全部极化信道的个数。该(P1-PT1-Pn2)个极化信道可以从K2组中码重最高的Kn2组中按照一定顺序选取,比如按照极化信道序号从低到高选取的,或者随机选择。其中,码重为对应的编码矩阵的行重。比如,极化信道{0,1,2,4,3,5,6,7}的码重相同,这些极化信道对应的码重为{1,2,2,4,2,4,4,8},则作为打孔的优先级排序为{0,1,2,4,3,5,6,7}。如果K2组中包含的极化信道的个数等于P1-PT1,则被打孔比特位置为第0~PT1-1极化信道对应的比特位置,以及该K2组中包含的全部极化信道对应的比特位置。
以速率匹配方式为缩短为例进行说明。其中,PT2可以为N/16,N/8,3N/16,7N/32,5N/32,3N/32。如果缩短数目P2小于等于PT2,被缩短比特位置为第N-1~N-P2极化信道对应的比特位置。
如果缩短数目P2大于PT2,被缩短比特位置为第N-1~N-PT2极化信道对应的比特位置,以及第N/8~N-PT2,和/或3N/8~N/2-1极化信道中极化信道可靠度最高的P2-PT2个极化信道对应的比特位置。或者,
如果缩短数目P2大于PT2,被缩短比特位置为第N-1~N-PT2极化信道对应的比特位置,以及包含第N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道的S3组极化信道中可靠度最高的K3组中包含的P2-PT2个极化信道对应的比特位置。其中,S3组极化信道的可靠度对应于码长为最接近S3的2整数次幂的值的极化信道的可靠度中第0到S3-1的极化信道的可靠度。其中,如果值(N/2-PT2)可以被S3整除,S3组中每一组中包含的极化信道的个数为(N/2-PT2)/S3。如果值(N/2-PT2)不可以被S3整除,S3组中一组包含极化信道的个数为:(N/2-PT2)-floor((N/2-PT2)/S3)*(S3-1)或(N/2-PT2)-ceil((N/2-PT2)/S3)*(S3-1);对应的其他S3-1组中每一组包含的极化信道的个数为:floor((N/2-PT2)/S3)或ceil((N/2-PT2)/S3)。floor(i)表示对i向下取整,ceil(j)表示对j向上取整。或者,如果值(N/2-PT2)不可以被S3整除,其中,S3=S3'+S3"。其中,S3'组中每一组包含的极化信道的个数为ceil((N/2-PT2)/S3),S3"组中每一组包含的极化信道个数为floor((N/2-PT2)/S3)。其中S3"=ceil((N/2-PT2)/S3)*S3-(N/2-PT2),S3'=S3-S3"。
K3组中包含的极化信道的个数大于等于P2-PT2。被缩短比特位置为第N-1~N-PT2极化信道对应的比特位置,和该K3组中可靠度最高的K3-Kn3组中全部极化信道对应的比特位置,以及该K3组中可靠度最低的Kn3组中的(P2-PT2-Pn3)个极化信道对应的比特位置。其中,Kn3大于等于0小于等于K3。如果K3组中包含的极化信道的个数等于P2-PT2,Kn3等于0,(P2-PT2-Pn3)=0。如果K3组可靠度没有重复的,Kn3等于1。其中,Pn3为可靠度最高的K3-Kn3组中全部极化信道的个数。该(P2-PT2-Pn3)个极化信道可以从K3组中可靠度最低的Kn3组中按照一定顺序选取,或者随机选择。如果K3组中包含的极化信道的个数等于P2-PT2,则被缩短比特位置为第N-1~N-PT2极化信道对应的比特位置,以及该K3组中包含的全部极化信道对应的比特位置。或者,
如果缩短数目P2大于PT2,被缩短比特位置为第N-1~N-PT2极化信道对应的比特位置,以及包含第PT2~3N/8-1,和/或N/2~5N/8-1极化信道的S4组极化信道中码最最高的K4组中包含的P2-PT2个极化信道对应的比特位置。其中,S4组包含的极化信道的数量参见前边的描述,这里不重复。K4组中包含的极化信道的个数大于等于P2-PT2。被缩短比特位置为第N-1~N-PT2极化信道对应的比特位置,和该K4组中码重最高的K4-Kn4组中全部极化信道对应的比特位置,以及该K4组中码重最低的Kn4组中的(P2-PT2-Pn4)个极化信道对应的比特位置。其中,Kn4大于等于0小于等于K4。如果K4组中包含的极化信道的个数等于P2-PT2,Kn4于等于0,(P2-PT2-Pn4)=0。其中,Pn4为码重最高的K4-Kn4组中全部极化信道的个数。该(P2-PT2-Pn4)个极化信道可以从K4组中码重最低的Kn4组中按照一定顺序选取,比如按照极化信道序号从高到低选取的,或者随机选择。其中,码重为对应的编码矩阵的行重。如果K4组中包含的极化信道的个数等于P2-PT2,则被缩短比特位置为第N-1~N-PT2极化信道对应的比特位置,以及该K4组中包含的全部极化信道对应的比特位置。
基于上述被打孔比特位置或被缩短比特位置的确定方法的描述,本发明实施例提供一种速率匹配方法,如图7所示。本发明实施提供的速率匹配的方法包括:
步骤701、发送装置采用极性码Polar编码得到长度为N的第一编码序列,其中,极化信道的序号可以为0~N-1;
本发明实施例以极化信号的序号从0开始编号为例。也可以从1开始编号,这里不再详述。
步骤703、所述发送装置确定被打孔的P1个比特位置或者被缩短的P2个比特位置,在所述的第一编码序列中在所述P1个比特位置进行打孔或者在所述P2个比特位置进行缩短得到速率匹配后的编码比特。
其中,所述被打孔的P1个比特位置属于第0~PT1-1,PT1~3N/8-1,和/或N/2~5N/8-1极化信道对应的比特位置,PT1为被打孔比特位置数目阈值,PT1<=N/4;其中,所述被缩短的P2个比特位置属于第N-1~N-PT2,N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道对应的比特位置,PT2为被缩短比特位置数目阈值,PT2<=N/4。
被打孔的P1个比特或者被缩短的P2个比特的确定,可以前边的描述,这里不再重复。
步骤705、发送所述速率匹配后的编码比特。
接收装置根据速率匹配方式对接收到的软信息进行解速率匹配。接收装置确定确定被打孔的P1个比特位置或者被缩短的P2个比特位置。具体确定方式跟发送装置相同,这里不再重复描述。若速率匹配方式为打孔的方式,接收装置在相应的被打孔位置插入0后进行译码;若速率匹配方式为缩短的方式,接收装置在相应缩短的位置插入一个较大的值(具体符号根据实际编码的符号)进行译码。
本发明实施例提供的速率匹配方案,不用重新计算速率匹配后的编码比特对应的极化信道的可靠性,从而降低复杂度,克服打孔/缩短过程中导致的性能损失,提高速率匹配的性能。
参见图8所示,为本发明实施例提供的一种发送装置800,用于实现速率匹配的功能,该发送装置800包括:
编码单元802,用于采用极性码Polar编码得到长度为N的第一编码序列,其中,极化信道的序号可以为0~N-1;
速率匹配单元804,用于确定被打孔的P1个比特位置或者被缩短的P2个比特位置,在所述的第一编码序列中在所述P1个比特位置进行打孔或者在所述P2个比特位置进行缩短得到速率匹配后的编码比特。
其中,所述被打孔的P1个比特位置属于第0~PT1-1,PT1~3N/8-1,和/或N/2~5N/8-1极化信道对应的比特位置,PT1为被打孔比特位置数目阈值,PT1<=N/4;所述被缩短的P2个比特位置属于第N-1~N-PT2,N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道对应的比特位置,PT2为被缩短比特位置数目阈值,PT2<=N/4。
被打孔的P1个比特或者被缩短的P2个比特的确定,可以前边的描述,这里不再重复。
发送单元806,用于发送所述速率匹配后的编码比特。
该法送装置800用于执行上述实施例的方法,相关的论述,具体请见前面方法实施例中的描述,此处不再赘述。在具体实现时,上述编码单元和速率匹配单元可以是芯片或者集成电路,或者该发送装置可以是芯片或者集成电路。
本发明实施例还提供了一种发送装置,该发送装置可以通过硬件实现也可以通过软件实现,当通过硬件实现时,参见图9所示,该发送装置包括:
输入接口电路9142,用于获取待编码比特;
逻辑单元9144:用于采用极性码Polar编码得到长度为N的第一编码序列,其中,极化信道的序号可以为0~N-1;用于用于确定被打孔的P1个比特位置或者被缩短的P2个比特位置,在所述的第一编码序列中在所述P1个比特位置进行打孔或者在所述P2个比特位置进行缩短得到速率匹配后的编码比特;
其中,所述被打孔的P1个比特位置属于第0~PT1-1,PT1~3N/8-1,和/或N/2~5N/8-1极化信道对应的比特位置,PT1为被打孔比特位置数目阈值,PT1<=N/4;所述被缩短的P2个比特位置属于第N-1~N-PT2,N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道对应的比特位置,PT2为被缩短比特位置数目阈值,PT2<=N/4。
被打孔的P1个比特或者被缩短的P2个比特的确定,可以前边的描述,这里不再重复。
输入接口电路9146:用于发送所述速率匹配后的编码比特。
上述发送装置可以用于执行方法实施所示的速率匹配方法,具体请见前面方法实施例中的描述,此处不再赘述。在具体实现时,上述发送装置可以是芯片或者集成电路。
当该发送装置通过软件实现时,参见图10a和10b所示,该发送装置包括:
存储器10042,用于存储程序;
处理器10044,用于执行所述存储器存储的所述程序,当所述程序被执行时,
上述存储器10042可以是物理上独立的单元,也可以与处理器10044集成在一起。
上述处理器10042可以用于执行方法实施例所示的速率匹配的方法,具体请见前面方法实施例中的描述,此处不再赘述。
上述发送装置可以是终端,也可以是网络设备。当该发送装置是终端之时,参见图11所示,该终端还可以包括电源1112、用于给终端中的各种器件或电路提供电源;该终端还可以可以包括天线1110,用于将收发器输出的上行数据通过无线信号发送出去,或者将收到的无线信号输出给收发器。
除此之外,为了使得终端的功能更加完善,该终端还可以包括输入单元1114,显示单元1116,音频电路1118,摄像头1120和传感器1122等中的一个或多个,所述音频电路可以包括扬声器11182,麦克风11184等。
结合前面的描述,本领域的技术人员可以意识到,本文实施例的方法,可以通过硬件(例如,逻辑电路),或者软件,或者硬件与软件的结合来实现。这些方法究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
当上述功能通过软件的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。在这种情况下,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。
Claims (14)
1.一种速率匹配的方法,其特征在于,包括:
发送装置采用极性码Polar编码得到长度为N的第一编码序列,其中,极化信道的序号可以为0~N-1;
所述发送装置确定被打孔的P1个比特位置,在所述的第一编码序列中在所述P1个比特位置进行打孔得到速率匹配后的编码比特;其中,所述被打孔的P1个比特位置属于第0~PT1-1,PT1~3N/8-1,和/或N/2~5N/8-1极化信道对应的比特位置,PT1为被打孔比特位置数目阈值,PT1<=N/4;
发送所述速率匹配后的编码比特。
2.一种发送装置,其特征在于,包括:
编码单元,用于采用极性码Polar编码得到长度为N的第一编码序列,其中,极化信道的序号可以为0~N-1;
速率匹配单元,用于确定被打孔的P1个比特位置,在所述的第一编码序列中在所述P1个比特位置进行打孔得到速率匹配后的编码比特;其中,所述被打孔的P1个比特位置属于第0~PT1-1,PT1~3N/8-1,和/或N/2~5N/8-1极化信道对应的比特位置,PT1为被打孔比特位置数目阈值,PT1<=N/4;
发送单元,用于发送所述速率匹配后的编码比特。
3.如权利要求1所述速率匹配的方法或者权利要求2所述的发送装置,其特征在于,
PT1为N/16,N/8,3N/16,7N/32,5N/32,或者3N/32。
4.如权利要求1-3任一项所述速率匹配的方法或者所述的发送装置,其特征在于,如果所述P1大于PT1,
所述被打孔的P1个比特位置为第0~PT1-1极化信道对应的比特位置,以及第PT1~3N/8-1,和/或N/2~5N/8-1极化信道中极化信道可靠度最低的P1-PT1个极化信道对应的比特位置;或者,
所述被打孔的P1个比特位置为第0~PT1-1极化信道对应的比特位置,以及包含第PT1~3N/8-1,和/或N/2~5N/8-1极化信道的S1组极化信道中可靠度最低的K1组中包含的P1-PT1个极化信道对应的比特位置;或者,
所述被打孔的P1个比特位置为第0~PT1-1极化信道对应的比特位置,以及包含第PT1~3N/8-1,和/或N/2~5N/8-1极化信道的S2组极化信道中码重最低的K2组中包含的P1-PT1个极化信道对应的比特位置。
5.如权利要求4所述速率匹配的方法或者所述的发送装置,其特征在于,
如果值(N/2-PT1)可以被所述S1整除,所述S1组中每一组中包含的极化信道的个数为(N/2-PT1)/S1;或者,
如果值(N/2-PT1)不可以被所述S1整除,所述S1组中一组包含极化信道的个数为:(N/2-PT1)-floor((N/2-PT1)/S1)*(S1-1)或(N/2-PT1)-ceil((N/2-PT1)/S1)*(S1-1),其他S1-1组中每一组包含的极化信道的个数为:floor((N/2-PT1)/S1)或ceil((N/2-PT1)/S1),floor(i)表示对i向下取整,ceil(j)表示对j向上取整;或者,
如果值(N/2-PT1)不可以被所述S1整除,S1'组中每一组包含的极化信道的个数为ceil((N/2-PT1)/S1),S1"组中每一组包含的极化信道个数为floor((N/2-PT1)/S1),其中S2"=ceil((N/2-PT1)/S1)*S1-(N/2-PT1),S1'=S1-S1"。
6.如权利要求4或5所述速率匹配的方法或者所述的发送装置,其特征在于,
所述被打孔比特位置为第0~PT1-1极化信道对应的比特位置,和所述K1组中可靠度最低的K1-Kn1组中全部极化信道对应的比特位置,以及所述K1组中可靠度最高的Kn1组中的(P1-PT1-Pn1)个极化信道对应的比特位置;其中,所述Kn1大于等于0小于等于所述K1,所述Pn1为所述K1-Kn1组中全部极化信道的个数,所述(P1-PT1-Pn1)个极化信道为从所述Kn1组中按照一定顺序选取,或者随机选择,如果K1组中包含的极化信道的个数等于P1-PT1,Kn1等于0,(P1-PT1-Pn1)=0;或者,
所述被打孔比特位置为第0~PT1-1极化信道对应的比特位置,和所述K2组中码重最低的K2-Kn2组中全部极化信道对应的比特位置,以及所述K2组中码重最高的Kn2组中的(P1-PT1-Pn2)个极化信道对应的比特位置;其中,所述Kn2大于等于0小于等于所述K2,所述Pn2为所述K2-Kn2组中全部极化信道的个数,所述(P1-PT1-Pn2)个极化信道为从所述Kn2组中按照按照极化信道序号从低到高选取的,或者随机选择,如果K2组中包含的极化信道的个数等于P1-PT1,Kn2等于0,(P1-PT1-Pn2)=0。
7.如权利要求1-6任一项所述速率匹配的方法或者所述的发送装置,其特征在于,
如果所述P1小于等于PT1,所述被打孔的P1个比特位置为第0~P1-1极化信道对应的比特位置。
8.一种速率匹配的方法,其特征在于,包括:
发送装置采用极性码Polar编码得到长度为N的第一编码序列,其中,极化信道的序号可以为0~N-1;
所述发送装置确定被缩短的P2个比特位置,在所述的第一编码序列中在所述P2个比特位置进行缩短得到速率匹配后的编码比特;其中,所述被缩短的P2个比特位置属于第N-1~N-PT2,N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道对应的比特位置,PT2为被缩短比特位置数目阈值,PT2<=N/4;
发送所述速率匹配后的编码比特。
9.一种发送装置,其特征在于,包括:
编码单元,用于采用极性码Polar编码得到长度为N的第一编码序列,其中,极化信道的序号可以为0~N-1;
速率匹配单元,用于确定被缩短的P2个比特位置,在所述的第一编码序列中在所述P2个比特位置进行缩短得到速率匹配后的编码比特;其中,所述被缩短的P2个比特位置属于第N-1~N-PT2,N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道对应的比特位置,PT2为被缩短比特位置数目阈值,PT2<=N/4;
发送单元,用于发送所述速率匹配后的编码比特。
10.如权利要求8或9所述速率匹配的方法或者所述的发送装置,其特征在于,
PT2为N/16,N/8,3N/16,7N/32,5N/32,或者3N/32。
11.如权利要求8-10任一项所述速率匹配的方法或者所述的发送装置,其特征在于,如果所述P2大于PT2,
所述被缩短的P2个比特位置为第N-1~N-PT2极化信道对应的比特位置,以及第N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道中极化信道可靠度最高的P2-PT2个极化信道对应的比特位置;或者,
所述被缩短的P2个比特位置为第N-1~N-PT2极化信道对应的比特位置,以及包含第N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道的S3组极化信道中可靠度最高的K3组中包含的P2-PT2个极化信道对应的比特位置;或者,
所述被缩短的P2个比特位置为第N-1~N-PT2极化信道对应的比特位置,以及包含第N-PT2-1~5N/8,和/或N/2-1~3N/8极化信道的S4组极化信道中码最最高的K4组中包含的P2-PT2个极化信道对应的比特位置。
12.如权利要求11所述速率匹配的方法或者所述的发送装置,其特征在于,
如果值(N/2-PT2)可以被所述S3整除,所述S3组中每一组中包含的极化信道的个数为(N/2-PT2)/S3;或者,
如果值(N/2-PT2)不可以被所述S3整除,所述S3组中一组包含极化信道的个数为:(N/2-PT2)-floor((N/2-PT2)/S3)*(S3-1)或(N/2-PT2)-ceil((N/2-PT2)/S3)*(S3-1),其他S3-1组中每一组包含的极化信道的个数为:floor((N/2-PT2)/S3)或ceil((N/2-PT2)/S3),floor(i)表示对i向下取整,ceil(j)表示对j向上取整;或者,
如果值(N/2-PT2)不可以被所述S3整除,S3'组中每一组包含的极化信道的个数为ceil((N/2-PT2)/S3),S3"组中每一组包含的极化信道个数为floor((N/2-PT2)/S3),其中S3"=ceil((N/2-PT2)/S3)*S3-(N/2-PT2),S3'=S3-S3"。
13.如权利要求11或12所述速率匹配的方法或者所述的发送装置,其特征在于,
所述被缩短比特位置为第N-1~N-PT2极化信道对应的比特位置,和所述K3组中可靠度最高的K3-Kn3组中全部极化信道对应的比特位置,以及所述K3组中可靠度最低的Kn3组中的(P2-PT2-Pn3)个极化信道对应的比特位置,其中,所述Kn3大于等于0小于等于K3,所述Pn3为所述K3-Kn3组中全部极化信道的个数,所述(P2-PT2-Pn3)个极化信道为从所述Kn3组中按照一定顺序选取,或者随机选择,如果K3组中包含的极化信道的个数等于P2-PT2,Kn3等于0,(P2-PT2-Pn3)=0;或者,
所述被缩短比特位置为第N-1~N-PT2极化信道对应的比特位置,和所述K4组中码重最高的K4-Kn4组中全部极化信道对应的比特位置,以及所述K4组中码重最低的Kn4组中的(P2-PT2-Pn4)个极化信道对应的比特位置,其中,所述Kn4大于等于0小于等于K4,所述Pn4为所述K4-Kn4组中全部极化信道的个数,所述(P2-PT2-Pn4)个极化信道可以从所述Kn4组中按照按照极化信道序号从高到低选取的,或者随机选择,如果K4组中包含的极化信道的个数等于P2-PT2,Kn4于等于0,(P2-PT2-Pn4)=0。
14.如权利要求8-13任一项所述速率匹配的方法或者所述的发送装置,其特征在于,
如果所述P2小于等于PT2,所述被缩短的P2个比特位置为第N-1~N-P2极化信道对应的比特位置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710687048.8A CN109391353B (zh) | 2017-08-11 | 2017-08-11 | 一种速率匹配的方法和装置 |
EP18844853.4A EP3657708B1 (en) | 2017-08-11 | 2018-08-13 | Coding method and device |
PCT/CN2018/100224 WO2019029745A1 (zh) | 2017-08-11 | 2018-08-13 | 一种编码方法、译码方法、装置和设备 |
US16/786,488 US11265101B2 (en) | 2017-08-11 | 2020-02-10 | Encoding method, decoding method, apparatus, and device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710687048.8A CN109391353B (zh) | 2017-08-11 | 2017-08-11 | 一种速率匹配的方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109391353A true CN109391353A (zh) | 2019-02-26 |
CN109391353B CN109391353B (zh) | 2021-09-14 |
Family
ID=65270898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710687048.8A Active CN109391353B (zh) | 2017-08-11 | 2017-08-11 | 一种速率匹配的方法和装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11265101B2 (zh) |
EP (1) | EP3657708B1 (zh) |
CN (1) | CN109391353B (zh) |
WO (1) | WO2019029745A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021254291A1 (zh) * | 2020-06-17 | 2021-12-23 | 华为技术有限公司 | 一种Polar码速率匹配方法及装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11082067B1 (en) * | 2019-10-03 | 2021-08-03 | Xilinx, Inc. | System and method for determining bit types for polar encoding and decoding |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015100561A1 (zh) * | 2013-12-30 | 2015-07-09 | 华为技术有限公司 | 极化码的速率匹配方法及装置 |
CN105164956A (zh) * | 2013-11-04 | 2015-12-16 | 华为技术有限公司 | Polar码的速率匹配方法和设备、无线通信装置 |
US20170149528A1 (en) * | 2015-11-24 | 2017-05-25 | Samsung Electronics Co., Ltd. | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
CN106817195A (zh) * | 2015-12-02 | 2017-06-09 | 华为技术有限公司 | 用于极化码的速率匹配的方法和装置 |
CN106877973A (zh) * | 2015-12-10 | 2017-06-20 | 华为技术有限公司 | 极化码处理的方法及通信设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3073660B1 (en) | 2013-11-20 | 2020-06-24 | Huawei Technologies Co., Ltd. | Polar code processing method and device |
EP3079287B1 (en) * | 2013-12-31 | 2019-10-30 | Huawei Technologies Co., Ltd. | Polar code processing method and system |
US10567011B2 (en) * | 2016-06-17 | 2020-02-18 | Huawei Technologies Co., Ltd. | Systems and methods for piece-wise rate matching when using polar codes |
US10432234B2 (en) * | 2016-07-19 | 2019-10-01 | Mediatek Inc. | Low complexity rate matching for polar codes |
CN108347302B (zh) * | 2017-01-25 | 2021-09-07 | 华为技术有限公司 | 一种编译码方法和终端 |
-
2017
- 2017-08-11 CN CN201710687048.8A patent/CN109391353B/zh active Active
-
2018
- 2018-08-13 EP EP18844853.4A patent/EP3657708B1/en active Active
- 2018-08-13 WO PCT/CN2018/100224 patent/WO2019029745A1/zh unknown
-
2020
- 2020-02-10 US US16/786,488 patent/US11265101B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105164956A (zh) * | 2013-11-04 | 2015-12-16 | 华为技术有限公司 | Polar码的速率匹配方法和设备、无线通信装置 |
WO2015100561A1 (zh) * | 2013-12-30 | 2015-07-09 | 华为技术有限公司 | 极化码的速率匹配方法及装置 |
US20170149528A1 (en) * | 2015-11-24 | 2017-05-25 | Samsung Electronics Co., Ltd. | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
CN106817195A (zh) * | 2015-12-02 | 2017-06-09 | 华为技术有限公司 | 用于极化码的速率匹配的方法和装置 |
CN106877973A (zh) * | 2015-12-10 | 2017-06-20 | 华为技术有限公司 | 极化码处理的方法及通信设备 |
Non-Patent Citations (4)
Title |
---|
ERICSSON: "Rate Matching Schemes for Polar Codes", 《3GPP TSG-RAN WG1 #88BIS R1-1704317》 * |
HUAWEI, HISILICON: "Polar code design and rate matching", 《3GPP TSG RAN WG1 MEETING #86 R1-167209》 * |
HUAWEI, HISILICON: "Polar codes - encoding and decoding", 《3GPP TSG RAN WG1 MEETING #85 R1-164039》 * |
MEDIATEK INC.: "Polar Code Size and Rate-Matching Design for NR Control Channels", 《3GPP TSG RAN WG1 RAN1 #88 MEETING R1-1702735》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021254291A1 (zh) * | 2020-06-17 | 2021-12-23 | 华为技术有限公司 | 一种Polar码速率匹配方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
EP3657708A4 (en) | 2020-08-19 |
US20200195373A1 (en) | 2020-06-18 |
WO2019029745A1 (zh) | 2019-02-14 |
CN109391353B (zh) | 2021-09-14 |
US11265101B2 (en) | 2022-03-01 |
EP3657708A1 (en) | 2020-05-27 |
EP3657708B1 (en) | 2022-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7471357B2 (ja) | 符号化方法、復号方法、装置、および装置 | |
CN110061745B (zh) | 速率匹配和解速率匹配的方法及装置 | |
CN108365848B (zh) | 一种极性码的译码方法和装置 | |
CN108809482B (zh) | Polar码的速率匹配方法及装置 | |
US11211947B2 (en) | Polar code encoding method and apparatus, polar code decoding method and apparatus, and device | |
CN108809500B (zh) | 编码方法、装置和设备 | |
CN110391874B (zh) | 极化码的速率匹配、解速率匹配方法及设备 | |
CN109391353B (zh) | 一种速率匹配的方法和装置 | |
CN109428675A (zh) | 数据传输方法及装置 | |
CN109245852B (zh) | Polar码的速率匹配方法及装置 | |
CN108574562B (zh) | 数据传输方法及装置 | |
CN108631924B (zh) | 一种资源映射方法及其装置 | |
CN109088698B (zh) | 一种编码方法及通信设备 | |
EP3734873A1 (en) | Channel encoding method and encoding device | |
CN114915297A (zh) | 一种编码和译码方法及相关装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |