CN109391257B - 接口电路 - Google Patents

接口电路 Download PDF

Info

Publication number
CN109391257B
CN109391257B CN201810874010.6A CN201810874010A CN109391257B CN 109391257 B CN109391257 B CN 109391257B CN 201810874010 A CN201810874010 A CN 201810874010A CN 109391257 B CN109391257 B CN 109391257B
Authority
CN
China
Prior art keywords
port
circuit
communication port
coupled
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810874010.6A
Other languages
English (en)
Other versions
CN109391257A (zh
Inventor
张旭
A·亚兹迪
C·J·斯蒂尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN109391257A publication Critical patent/CN109391257A/zh
Application granted granted Critical
Publication of CN109391257B publication Critical patent/CN109391257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

一个例子公开一种接口电路，包括：电感线圈，其具有第一端、第二端和第三端；其中所述第一端被耦合到外部接口端口；其中所述第二端被耦合到第一通信端口；其中所述第三端被耦合到第二通信端口；并且其中所述电感线圈被配置成从所述端中的至少一个衰减等效电容。

Description

接口电路
技术领域
本说明书涉及用于电路接口的系统、方法、设备、装置、制品和指导。
背景技术
带宽、返回损耗和静电放电(Electro-Static Discharge，ESD)保护是高速接口电路和通信路径的竞争性问题。可能优化这三个问题中的一个的解决方案，但这通常以牺牲另外两个问题为代价。妥协解决方案可能会伴随耦合到此类接口电路和通信路径的各种装置和电路中可见的电容负载的显著增加。此种增加的电容负载可能减小带宽、使返回损耗降级，和/或削弱对于此类接口电路和通信路径的ESD保护。
发明内容
根据示例实施例，接口电路包括：电感线圈，其具有第一端、第二端和第三端；其中所述第一端被耦合到外部接口端口；其中所述第二端被耦合到第一通信端口；其中所述第三端被耦合到第二通信端口；并且其中所述电感线圈被配置成从所述端中的至少一个衰减等效电容。
在另一示例实施例中，所述电感线圈被配置成屏蔽第二通信端口免受外部接口端口处的电容和第一通信端口处的电容影响。
在另一示例实施例中，所述电感线圈被配置成屏蔽所述第一通信端口免受所述外部接口端口处的电容和所述第二通信端口处的电容影响。
在另一示例实施例中，所述电感线圈被配置成屏蔽所述外部接口端口免受所述第一和第二通信端口处的电容影响。
在另一示例实施例中，所述第三端是所述电感线圈的中心分接头。
在另一示例实施例中，所述外部接口端口是双作用端口。
在另一示例实施例中，所述第一通信端口是发射器输入端口；以及所述第二通信端口是接收器输出端口。
在另一示例实施例中，所述第一通信端口是接收器输出端口；以及所述第二通信端口是发射器输入端口。
在另一示例实施例中，所述第一通信端口是第一发射器输入端口；以及所述第二通信端口是第二发射器输入端口。
在另一示例实施例中，所述第一通信端口是第一接收器输入端口；以及所述第二通信端口是接收器输出端口。
在另一示例实施例中，另外包括耦合在所述电感线圈的所述第一端与所述外部接口端口之间的ESD保护电路。
在另一示例实施例中，所述ESD电路包括一组ESD二极管。
在另一示例实施例中，另外包括ESD保护电路；其中所述ESD保护电路不耦合在电感线圈的第三端与第二通信端口之间。
在另一示例实施例中，另外包括ESD保护电路；其中ESD保护电路不耦合在电感线圈的第二端与第一通信端口之间。
在另一示例实施例中，另外包括ESD保护电路，其耦合在电感线圈的第二端与第一通信端口之间，或者耦合在电感线圈的第三端与第二通信端口之间。
在另一示例实施例中，所述接口电路是通信接口电路。
在另一示例实施例中，通信接口电路被耦合到以下各项中的至少一个：高速电路、USB电路、DP兼容电路、Thunderbolt兼容电路，或PCIe电路。
在另一示例实施例中，电感线圈被配置成扩展端口中的至少一个的带宽。
在另一示例实施例中，电感线圈被配置成减小端口中的至少一个的返回损耗。
在另一示例实施例中，另外包括：耦合到第一通信端口的发射器；以及耦合到第二通信端口的接收器。
在另一示例实施例中，另外包括：耦合到外部接口端口的离散连接电缆。
以上论述并不意图表示当前或未来权利要求集的范围内的每个示例实施例或每个实施方案。以下附图和详细描述还举例说明了各种示例实施例。
结合附图考虑以下详细描述，可更完全地理解各种示例实施例，在附图中：
附图说明
图1是接口电路的第一例子。
图2是第一示例接口电路的电当量。
图3是接口电路的第二例子。
图4是接口电路的第三例子。
虽然本公开容许各种修改和替代形式，但是已经借助于例子在图式中示出其特殊性且将进行详细描述。然而，应理解，超出所描述的具体实施例的其它实施例也是可能的。也涵盖落在所附权利要求书的精神和范围内的所有修改、等效物和替代实施例。
具体实施方式
现在描述带宽扩展技术的各种示例实施例，其通过双作用(例如，TX/RX)I/O引脚明显改善例如接收器(RX)和发射器(TX)接口电路等接口电路的返回损耗和带宽，并且满足或超出严格的ESD和浪涌电流保护需求。
图1是接口电路的第一例子100。第一接口电路100包括电感线圈102(例如，T线圈)，其具有第一端104(例如，“a”)、第二端106(例如，“b”)，以及第三端108(例如，“ct”，中心分接头)。
所述第一接口电路100还包括外部接口端口110(例如，I/O端口，双作用端口)、第一通信端口112(例如，发射信号输入端口)、第二通信端口114(例如，所接收信号输出端口)、内部终端115、外部终端116、发射器118(例如，TX)、接收器120(例如，RX)，以及ESD电路122(例如，ESD二极管)。
在接口电路100中，电感线圈102(例如，T线圈)的第一端104(例如，“a”)被耦合到外部接口端口110，第二端(例如，“b”)被耦合到第一通信端口112，而第三端(例如，“ct”)被耦合到第二通信端口114。在这一配置中，如从另一端104、106、108中的至少一个可见，电感线圈102从端104、106、108中的至少一个衰减等效电容(例如，屏蔽实际电容)。
对于其中第一通信端口112是耦合到发射器118(例如，TX)和内部终端115的发射器输入端口且第二通信端口114是耦合到接收器120(例如，RX)的接收器输出端口的示例实施例，外部接口端口110是双作用端口，因为它提供输入/输出(即发射/接收)引脚两者，以用于与其它电路(未示出)通信。
在替代示例实施例中，第一通信端口112可以是接收器输出端口；且第二通信端口114可以是发射器输入端口。
然而，在图1的示例实施例中，发射器118直接驱动第一通信端口112，并且第二通信端口114对接收器120进行馈送。电感线圈102配置来自接收器120、发射器118的电容负载和ESD电路122电容负载，来分配和减小接收器120和发射器118可见的电容负载。这一配置减小发射器118和接收器120的等效电容负载。
通过使用电感线圈102，发射器118和接收器120两者相等地被来自发射器118、接收器120、外部接口端口110和ESD电路122的离散和寄生电容的一部分加载。因此，两者发射器118和接收器120的带宽被扩展(即被加宽)，并且外部接口端口110的返回损耗被改善。
在一个示例实施例中，接口电路100是在外部接口端口110(例如，I/O端口，双作用引脚)处耦合到离散连接电缆的通信接口电路。在本文中，离散连接电缆限定成包括实体地分离/独立的电缆，其被配置成将以下各项中的至少一个耦合在一起：电路板、计算机、路由器、存储媒介、通信装置等。
此种通信接口电路被耦合到以下各项中的至少一个：高速电路、USB电路、显示器端口(Display Port，DP)兼容电路、Thunderbolt兼容电路或PCIe电路。
在这个示例实施例中，ESD电路122在外部接口端口110之前被放置在第一端104(例如，“a”)处，借此保护电感线圈102、发射器118和接收器120免遭ESD事件。在其它示例实施例中，视设计需求而定，ESD电路122可被放置在第二端106(例如，“b”)处，和/或第三端108(例如，“ct”)处。
然而，如果ESD电路122被放置在第三端108(例如，“ct”)处，那么电感线圈102的第三端108(例如，“ct”)电阻可能对于连接到电感线圈102的第二端106(例如，“b”)的电路导致额外应力。举例来说，在8kV HBM测试中的端口b处的电路可能被0.2欧姆第三端108(例如，中心分接头)电阻加压超过1V。
在这个示例实施例中，接收器120被连接到第二通信端口114和第三端108(例如，“ct”，中心分接头)，并且发射器118驱动第一通信端口112和第二端106(例如，“b”)而不是第二通信端口114和第三端108(例如，“ct”，中心分接头)，以便最大带宽扩展(参见下文图2分析)。
在这一配置中，与具有连接到第二端106(例如“b”)或端108(例如“ct”)的接收器120和发射器118两者的设计相比，发射器118具有更宽的带宽，因为在这一配置中，如图1所示，发射器118仅需要驱动第一通信端口112与第二端106(例如“b”)之间的它的自负载电容和内部终端115(例如50欧姆)。
另一方面，接收器120仍然受益于在第三端108(例如，“ct”，中心分接头)处分配而非集总的发射器118电容和ESD电路122电容。
电感线圈102(例如，T线圈)的大小被设定成抵消如从发射器118可见的来自接收器120的电容。在这个示例实施例中，电感线圈102并不需要转移任何ESD或电涌电流。因此，这种电感线圈102(例如，T线圈)设计是弹性的，并且能够以节约面积的方式实现所需的性能。
相比于直接将发射器118和接收器120连接到外部接口端口110的设计，外部接口端口110的返回损耗被明显改善。然而第一接口电路100的返回损耗可能大于接收器120、发射器118和ESD电路122连接在第三端108(例如，“ct”，中心分接头)处的设计。
第一接口电路100相比于接收器120、发射器118和ESD电路122连接在第三端108(例如，“ct”，中心分接头)处的设计更加扩展接收器120和发射器118的带宽。
接收器120、发射器118和ESD电路122连接在第三端108(例如，“ct”，中心分接头)处的设计可具有比单作用接收器或发射器设计更低的带宽，这是因为被来自较大电感线圈102(例如，T线圈)和来自接收器、发射器和ESD电路的较大集总电容的额外寄生电容超过的有限带宽扩展效应。
图2是没有CESD和CTX的第一示例100接口电路的电当量200。作为第一接口电路100的带宽扩展和返回损耗减小原理的另外论述，通过以下等式以数学方式表示第一示例100接口电路的理想化电当量200。
如果：
并且/>
…，那么从第二端106(例如，“b”)到第一端104(例如，“a”)的转移阻抗是：
从第一端104(例如，“a”)或第二端106(例如，“b”)到第三端108(例如，“ct”，中心分接头)的转移阻抗是：
根据上文的等式，在没有自负载电容和ESD电路122负载电容的情况下，发射器118的带宽将是无限的。当呈现这种电容时，发射器118的带宽将被自动负载电容或者ESD电路122电容支配，而不是被两个电容的总和支配。
如Zbct的等式所示出，接收器120带宽具有额外限制因数。然而，第一接口电路100相比于没有电感线圈102的单个接收器作用设计具有更大带宽和更好的返回损耗，这是因为Zbct的等式中的二次因数可能被优化成大于一。
图3是接口电路的第二例子300。第二接口电路300大体类似于第一接口电路100，例外在于第一接收器302被耦合到第一通信端口112，并且第二接收器304被耦合到第二通信端口114。
在这个例子中，因为不同信号(即频率、电压、电流等)可以被第一接收器302或者第二接收器304处理，所以外部接口端口110仍然充当双作用引脚。在一些示例实施例中，第二通信端口114被耦合到具有较低速度需求的接收器302、304。
图4是接口电路的第三例子400。第三接口电路400基本上类似于第一接口电路100，例外在于第一发射器402被耦合到第一通信端口112，并且第二发射器404被耦合到第二通信端口114。
在这个例子中，因为不同信号(即频率、电压、电流等)可以被第一发射器402或者第二发射器404发射，所以外部接口端口110仍然充当双作用引脚。在一些示例实施例中，第二通信端口114被耦合到具有较低速度需求的发射器402、404。
将容易理解，如本文中大体描述且在附图中示出的实施例的组件可以各种各样不同的配置来布置和设计。因此，如图所表示的各种实施例的详细描述并不意图限制本公开的范围，而仅仅是表示各种实施例。虽然在图式中呈现了实施例的各个方面，但是除非特别地指示，否则图式未必按比例绘制。
在不脱离本发明精神或基本特性的情况下，可以其它特定形式实施本发明。所描述实施例应视为在所有方面均仅为说明性而非限制性的。因此，本发明的范围由所附权利要求书而不是由此详细描述来指示。在权利要求书的等效物的含义和范围内的所有变化都涵盖在权利要求书的范围内。
贯穿本说明书对特性、优点或类似语言的提及并不暗示可以使用本发明实现的所有特性和优点应该在或在本发明的任何单一实施例中。实际上，涉及特征和优点的语言应理解成意指结合实施例描述的特定特征、优点或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书对特征和优点的论述以及类似语言可以是但未必是指同一实施例。
此外，本发明的所描述特征、优点和特性可以用任何合适方式在一个或多个实施例中组合。相关领域的技术人员将认识到，鉴于本文中的描述，本发明可在特定实施例的特定特征或优点中的一个或多个特征或优点的情况下实践。在其它情况下，可能在某些实施例中识别出可能不存在于本发明的全部实施例中的另外特征和优点。
贯穿本说明书对“一个实施例”、“实施例”或类似语言的提及意指结合所指示的实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书的短语“在一个实施例中”、“在实施例中”和类似语言可能但未必都是指同一实施例。

Claims (10)

1.一种接口电路，其特征在于，包括：
具有第一端、第二端和第三端的电感线圈；
其中所述第一端耦合到外部接口端口；
其中所述第二端耦合到第一通信端口；
其中所述第三端耦合到第二通信端口；
其中所述第一通信端口是发射器输入端口；
其中所述第二通信端口是接收器输出端口；
其中，所述电路还包括静电放电ESD电路，所述静电放电ESD电路耦合在所述电感线圈的所述第一端和所述外部接口端口之间，并且
其中所述电感线圈被配置为减小所述发射器和所述接收器的等效电容负载；所述电感线圈还被配置成扩展所述端口中的至少一个的带宽并且减小所述端口中的至少一个的返回损耗。
2.根据权利要求1所述的电路：
其特征在于，所述电感线圈被配置成屏蔽所述第二通信端口免受所述外部接口端口处的电容和所述第一通信端口处的电容影响。
3.根据权利要求1所述的电路：
其特征在于，所述电感线圈被配置成屏蔽所述第二通信端口免受所述外部接口端口处的电容和所述第二通信端口处的电容影响。
4.根据权利要求1所述的电路：
其特征在于，所述电感线圈被配置成屏蔽所述外部接口端口免受所述第一和第二通信端口处的电容影响。
5.根据权利要求1所述的电路：
其特征在于，所述第三端是所述电感线圈的中心分接头。
6.根据权利要求1所述的电路：
其特征在于，所述外部接口端口是双作用端口。
7.根据权利要求1所述的电路：
其特征在于，进一步包括耦合在所述电感线圈的所述第一端与所述外部接口端口之间的ESD保护电路。
8.根据权利要求1所述的电路：
其特征在于，进一步包括ESD保护电路；
其中所述ESD保护电路不耦合在所述电感线圈的所述第三端与所述第二通信端口之间。
9.根据权利要求1所述的电路：
其特征在于，进一步包括ESD保护电路；
其中所述ESD保护电路不耦合在所述电感线圈的所述第二端与所述第一通信端口之间。
10.根据权利要求1所述的电路：
其特征在于，进一步包括耦合在所述电感线圈的所述第二端与所述第一通信端口之间，或者耦合在所述电感线圈的所述第三端与所述第二通信端口之间的ESD保护电路。
CN201810874010.6A 2017-08-03 2018-08-03 接口电路 Active CN109391257B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/668,611 US10727892B2 (en) 2017-08-03 2017-08-03 Interface circuit
US15/668,611 2017-08-03

Publications (2)

Publication Number Publication Date
CN109391257A CN109391257A (zh) 2019-02-26
CN109391257B true CN109391257B (zh) 2024-01-30

Family

ID=63077831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810874010.6A Active CN109391257B (zh) 2017-08-03 2018-08-03 接口电路

Country Status (3)

Country Link
US (1) US10727892B2 (zh)
EP (1) EP3438840A1 (zh)
CN (1) CN109391257B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692942B (zh) * 2019-04-30 2020-05-01 創意電子股份有限公司 驅動器裝置
CN111865290B (zh) * 2019-04-30 2023-10-13 创意电子股份有限公司 驱动器装置
US11088719B1 (en) 2020-04-10 2021-08-10 Samsung Electronics Co., Ltd. Serdes with pin sharing
KR102706315B1 (ko) * 2021-11-26 2024-09-12 한양대학교 산학협력단 T-coil 기반의 고주파 통과 필터 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104660244A (zh) * 2013-11-22 2015-05-27 天津市北海通信技术有限公司 一种网络接口及esd保护器件电路
WO2016105617A2 (en) * 2014-12-24 2016-06-30 Intel Corporation Transceiver multiplexing over usb type-c interconnects

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956717A (en) * 1974-08-01 1976-05-11 Wideband Services, Inc. Hybrid diplexing filter
US7005939B2 (en) * 2003-02-07 2006-02-28 Rambus Inc. Input/output circuit with on-chip inductor to reduce parasitic capacitance
US7265433B2 (en) 2005-01-13 2007-09-04 International Business Machines Corporation On-pad broadband matching network
US7474539B2 (en) * 2005-04-11 2009-01-06 Intel Corporation Inductor
US7773689B2 (en) 2007-02-02 2010-08-10 International Business Machines Corporation Multimodal memory controllers
US9502168B1 (en) * 2013-11-15 2016-11-22 Altera Corporation Interleaved T-coil structure and a method of manufacturing the T-coil structure
US9401706B2 (en) 2014-01-27 2016-07-26 Lattice Semiconductor Corporation Apparatus, system and method for providing switching with a T-coil circuit
JP6641388B2 (ja) 2015-05-14 2020-02-05 日本テキサス・インスツルメンツ合同会社 Ｕｓｂコントローラｅｓｄ保護装置及び方法
US10382098B2 (en) * 2017-09-25 2019-08-13 Nxp B.V. Method and system for operating a communications device that communicates via inductive coupling

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104660244A (zh) * 2013-11-22 2015-05-27 天津市北海通信技术有限公司 一种网络接口及esd保护器件电路
WO2016105617A2 (en) * 2014-12-24 2016-06-30 Intel Corporation Transceiver multiplexing over usb type-c interconnects

Also Published As

Publication number Publication date
EP3438840A1 (en) 2019-02-06
US20190044564A1 (en) 2019-02-07
CN109391257A (zh) 2019-02-26
US10727892B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
CN109391257B (zh) 接口电路
EP2569839B1 (en) Dc pass rf protector having a surge suppression module
US7463112B1 (en) Area efficient, differential T-coil impedance-matching circuit for high speed communications applications
US9577852B2 (en) Common-mode suppressor based on differential transmission line
CA2316550A1 (en) Reduced signal loss surge protection circuit
US8179654B2 (en) Surge preventing circuit, local area network connector, and network module
US11296499B2 (en) Discharge protection circuit and method for operating a discharge protection circuit
WO2019155310A1 (en) Electrostatic protection device
EP2773004B1 (en) Connection apparatus circuit and high voltage surge protection method thereof
US8355229B2 (en) Semiconductor device with an inductor
US20220232319A1 (en) Audio circuit and mobile terminal provided with audio circuit
EP2870836A1 (en) Parasitic capacitance compensating transmission line
CN205082056U (zh) 高频线路及普通线路一体型子板
US20050237684A1 (en) Circuit arrangement
JP5410664B2 (ja) 半導体集積回路パッケージ、プリント配線板、半導体装置および電源供給配線構造
US20150357812A1 (en) Electrical system having galvanic isolation
EP3985923A1 (en) Reduction of power-over-data-lines (podl) filter parasitics for multi-gigabit ethernet
US20120176717A1 (en) Category 6a surge protector
EP2680363A1 (en) Reduced size bias tee
EP1950848B1 (en) Connection apparatus
CN107346967B (zh) 瞬态二极管、信号传输电路及电子设备
US9570904B2 (en) Transmission bandwidth extender/category 6 surge protector
US20170270071A1 (en) Network device
WO2019176353A1 (ja) 電子制御装置
US12088090B1 (en) Electrostatic discharge protection apparatus and method for data transceiver

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant