CN109390409A - 一种阈值可调式高压金属氧化物半导体器件及其制备方法 - Google Patents

一种阈值可调式高压金属氧化物半导体器件及其制备方法 Download PDF

Info

Publication number
CN109390409A
CN109390409A CN201811198257.7A CN201811198257A CN109390409A CN 109390409 A CN109390409 A CN 109390409A CN 201811198257 A CN201811198257 A CN 201811198257A CN 109390409 A CN109390409 A CN 109390409A
Authority
CN
China
Prior art keywords
channel
region
field plate
heavy doping
isolation channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811198257.7A
Other languages
English (en)
Other versions
CN109390409B (zh
Inventor
谈嘉慧
彭宇飞
孙昌
钱俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201811198257.7A priority Critical patent/CN109390409B/zh
Publication of CN109390409A publication Critical patent/CN109390409A/zh
Application granted granted Critical
Publication of CN109390409B publication Critical patent/CN109390409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种阈值可调式高压金属氧化物半导体器件，包括一半导体衬底以及一位于所述半导体衬底上表面的沟道，还包括：一栅极；一源区；一漏区；一第一基极；一第二基极；一第一隔离槽；一第二隔离槽；一第三隔离槽；一埋氧层；一第一绝缘板；一第二绝缘板；一第一高压阱区域；一第二高压阱区域。还涉及一种阈值可调式高压金属氧化物半导体器件的制备方法。其优点在于，通过设置第一基极、第二基极、第一绝缘场板和第二绝缘场板，是HVMOS能够对开启电压和击穿电压进行调节且不影响饱和电流；通过SOI和STI结合，实现不同工艺节点的HVMOS。

Description

一种阈值可调式高压金属氧化物半导体器件及其制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种阈值可调式高压金属氧化物 半导体器件及其制备方法。
背景技术
横向双扩散型金双氧化物半导体晶体管(Lateral Double Diffused MetalOxide Semiconductor，LDMOS)是一种使用最早且使用最广泛的横向高压功率金属氧 化物半导体场效应晶体管(Metal Oxide Semiconductor Field-Effect Transistor， MOSFET)或高压金属氧化物半导体晶体管(High Voltage Metal Oxide Semiconductor，HVMOS)，其优点在于，作为一种场控器件，其控制简单，开 关速度块，安全工作区大，无闭锁，热稳定性好，易于与互补型金属氧化物半导 体晶体管(Complementary Metal OxideSemiconductor，CMOS)集成。
在HVMOS中，漏极(Drain)端的漂移(Drift)区和耐压程度相关，因此 为了提高耐压能力，在进行设计时，Drift区占用面积大。然而随着器件特征尺 寸进入纳米级，由于短沟道效应、强电场效应、栅氧化层厚度、源/漏区串联电 阻、载流子迁移率的退化等问题变得突出，导致半导体器件的驱动电流、源/漏 电流的特性变差，进而影响CMOS集成电路的功耗与功率。
对于应用于P波段和L波段的小尺寸LDMOS，由于其Drift区和沟道长度 缩短，其击穿电压也相应的减小，因此需要采取其他措施来提高击穿电压 (Breakdown Voltage，BV)，但会导致器件的导通电阻(on-resistance)增加。
为了解决导通电阻变大的缺陷，现有的方法为使用应变硅技术在半导体器件 中引入应变硅，在提高载流子的迁移率的同时，也降低了半导体器件的导通电阻， 从而在不改变器件尺寸的前提下提高器件的性能。但是应变硅技术存在一定的缺 陷，如传递到沟道中的应力会出现严重的衰减，且多次高温退火工艺会导致应力 发生驰豫，这些缺陷限制了应变硅技术对器件特性的提升。
此外，为了解决击穿电压减小的缺陷，现有的方法为采用浅槽隔离(ShallowTrench Isolation，STI)结构来提高击穿电压，但是STI结构会导致半导体器件的 输出曲线的饱和特性变差，且会使导通电阻增加。
因此，亟需一种能够击穿电压高且输出特性良好的HVMOS，使得HVMOS 与CMOS集成时，不会影响SMOS集成电路的功耗与效率。
发明内容
本发明的目的是针对现有技术中的不足，应用绝缘体上硅(Silicon OnInsulator，SOI)和STI，提供一种阈值可调式高压金属氧化物半导体器件及其制 备方法。
为实现上述目的，本发明采取的技术方案是：
一种阈值可调式高压金属氧化物半导体器件，包括一半导体衬底以及一位于 所述半导体衬底上表面的沟道，所述半导体衬底还包括：
一栅极，所述栅极位于所述沟道上；
一源区，所述源区位于所述沟道旁，所述源区包括一重掺杂源区，从所述重 掺杂源区引出源极；
一漏区，所述漏区位于所述沟道旁，所述漏区包括一重掺杂漏区，从所述重 掺杂漏区引出漏极，所述重掺杂漏区与所述栅极通过一第三隔离槽隔离；
一第一基极，所述第一基极包括一第一重掺杂基极区，所述第一基极与所述 源区通过一第一隔离槽隔离；
一第二基极，所述第二基极包括一第二重掺杂基极区，所述第二基极与所述 漏区通过一第二隔离槽隔离；
一埋氧层，所述埋氧层位于所述源区、所述沟道和所述漏区的下方，所述埋 氧层位于所述第一隔离槽和所述第一隔离槽之间；
一第一绝缘场板，所述第一绝缘场板位于所述埋氧层的下方，所述第一绝缘 场板位于所述第一隔离槽靠近所述第二隔离槽的一侧；
一第二绝缘场板，所述第二绝缘场板位于所述埋氧层的下方，所述第二绝缘 场板位于所述第二隔离槽靠近所述第一隔离槽的一侧，所述第二绝缘场板与所述 第一绝缘场板相邻；
一第一高压阱区域，所述第一高压阱区域位于所述第一基极、所述一隔离槽 和所述第一绝缘场板的下方；
一第二高压阱区域，所述第二高压阱区域位于所述第二基极、所述第二隔离 槽和所述第二绝缘场板的下方。
优选地，所述源区还包括一轻掺杂源区，所述轻掺杂源区紧挨所述沟道，所 述轻掺杂源区将所述重掺杂源区分别与所述沟道和所述埋氧层隔离。
优选地，所述漏区还包括一轻掺杂漏区，所述轻掺杂漏区紧挨所述沟道，所 述轻掺杂漏区将所述重掺杂漏区与所述埋氧层隔离，所述轻掺杂漏区将所述第三 隔离槽分别与所述沟道和所述埋氧层隔离。
优选地，所述第一高压阱区域为高压P阱，所述第二高压阱区域为高压N 阱。
一种阈值可调式高压金属氧化物半导体器件的制备方法，提供一半导体衬 底，包括以下步骤：
步骤S1、形成一第一高压阱区域和一第二高压阱区域，所述第一高压阱区 域和所述第二高压阱区域位于所述半导体衬底的上方；
步骤S2、形成一第一隔离槽和一第二隔离槽，所述第一隔离槽位于所述第 一高压阱区域，所述第二隔离槽位于所述第二高压阱区域；
步骤S3、形成一第一绝缘场板和一第二绝缘场板，所述第一绝缘场板位于 所述第一高压阱区域，所述第二绝缘场板位于所述第二高压阱区域，所述第一绝 缘场板和所述第二绝缘场板位于所述第一隔离槽与所述第二隔离槽之间；
步骤S4、形成一埋氧层，所述埋氧层位于所述第一绝缘场板和所述第二绝 缘场板的上方，且所述埋氧层位于所述第一隔离槽与所述第二隔离槽之间；
步骤S5、形成一沟道，所述沟道位于所述埋氧层的上方，且所述沟道位于 所述所述第一隔离槽与所述第二隔离槽之间；
步骤S6、形成一栅极，所述栅极位于所述沟道的上方；
步骤S7、形成一源区、一漏区、一第一基极和一第二基极，所述源区位于 所述第一高压阱区域且位于所述沟道旁，所述漏区位于所述第二高压阱区域且位 于所述沟道旁，所述第一基极位于所述第一高压阱区域且与所述源区通过所述第 一隔离槽隔离，所述第二基极位于所述第二高压阱区域且与所述漏区通过所述第 二隔离槽隔离；
步骤S8、形成一第三隔离槽，所述第三隔离槽将所述漏区与所述栅极隔离。
优选地，在所述步骤S1中，形成所述第一高压阱区域和所述第二高压阱区 域的方法为离子注入。
优选地，形成所述第一隔离槽、所述第二隔离槽和所述第三隔离槽的方法为 浅槽隔离方法。
优选地，在所述步骤S3中，形成所述第一绝缘场板和所述第二绝缘场板的 方法为离子注入。
优选地，所述步骤S6包括：
步骤S61、形成一栅氧化物层，所述栅氧化物层位于所述沟道的上方；
步骤S62、形成一多晶硅层，所述多晶硅层位于所述栅氧化物层的上方。
优选地，所述步骤S7包括：
步骤S71、形成一轻掺杂源区和一轻掺杂漏区，所述轻掺杂源区紧挨所述沟 道且位于所述埋氧层的上方，所述轻掺杂漏区紧挨所述沟道且位于所述埋氧层的 上方；
步骤S72、形成一重掺杂源区、一重掺杂漏区、一第一重掺杂基极区和一第 二重掺杂基极区，所述重掺杂源区紧挨所述轻掺杂源区，所述重掺杂漏区紧挨所 述轻掺杂漏区，所述第一重掺杂基极区位于所述第一高压阱区域，所述第二重掺 杂基极区位于所述第二高压阱区域；
其中，所述轻掺杂源区和所述重掺杂源区构成所述源区，所述轻掺杂漏区和 所述重掺杂漏区构成所述漏区，所述第一重掺杂基极区构成所述第一基极，所述 第二重掺杂基极区构成所述第二基极；
形成所述轻掺杂源区、所述轻掺杂漏区、所述重掺杂源区、所述重掺杂漏区、 所述第一重掺杂基极区和所述第二重掺杂基极区的方法为离子注入。
本发明采用以上技术方案，与现有技术相比，具有如下技术效果：
本发明的一种阈值可调式金属氧化物半导体器件，通过设置第一基极、第二 基极、第一绝缘场板和第二绝缘场板，是HVMOS能够对开启电压和击穿电压进 行调节且不影响饱和电流；通过SOI和STI结合，实现不同工艺节点的HVMOS。
附图说明
图1是本发明的一种阈值可调式金属氧化物半导体器件的示意性实施例的 结构示意图。
图2是本发明的一种阈值可调式金属氧化物半导体器件的制备方法的示意 性实施例的流程图。
图3是本发明的一种阈值可调式金属氧化物半导体器件的制备方法的步骤 S5的流程图。
图4是本发明的一种阈值可调式金属氧化物半导体器件的制备方法的步骤 S6的流程图。
图5～15是本发明的阈值可调式金属氧化物半导体器件的工艺剖面图。
其中的附图标记为：半导体衬底1；栅极2；第一高压阱区域3；第二高压 阱区域4；源区5；漏区6；第一基极7；第二基极8；第一绝缘场板9；第二绝 缘场板10；埋氧层11；沟道12；第一隔离槽13；第二隔离槽14；第三隔离槽 15；栅氧化物层201；多晶硅层202；重掺杂源区501；轻掺杂源区502；重掺杂 漏区601；轻掺杂漏区602；第一重掺杂基极区701；第二重掺杂基极区801。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清 楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全 部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳 动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可 以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限 定。
实施例1
本实施例为示意性实施例，涉及本发明的阈值可调式高压金属氧化物半导体 器件。
如图1所示，一种阈值可调式高压金属氧化物半导体器件，包括半导体衬底 1，半导体衬底1可以是硅衬底。
在半导体衬底1的上表面有沟道12，在该沟道12的上表面覆盖有栅极2， 栅极2包括从下至上依次设置的栅氧化物层和多晶硅层。
在半导体衬底1的上表面覆盖有源区5，源区5位于沟道12旁且紧挨沟道 12。源区5包括轻掺杂源区和重掺杂源区，轻掺杂源区位于沟道12旁且紧挨沟 道12，轻掺杂源区的剖面呈“┘”形，重掺杂源区紧挨轻掺杂源区设置，从重 掺杂源区引出源极。
在半导体衬底1的上表面覆盖有漏区6，漏区6位于沟道12旁且紧挨沟道 12，漏区6与源区5相对设置。漏区6包括轻掺杂漏区和重掺杂漏区，轻掺杂漏 区位于沟道12旁且紧挨沟道12，轻掺杂漏区的剖面呈“┘”形，重掺杂漏区紧 挨轻掺杂漏区设置，从重掺杂漏区引出漏极。
轻掺杂漏区的作用是用于分散漏区6端的高压。
在半导体衬底1的上表面覆盖有第一基极7，第一基极7位于源区5远离栅 极2的一侧，第一基极7包括第一重掺杂基极区。
在半导体衬底1的上表面覆盖有第二基极8，第二基极8位于漏区6远离栅 极2的一侧，第二基极包括第二重掺杂基极区。
在半导体衬底1的上表面设置有第一隔离槽13，第一隔离槽13用于将源区 5与第一基极7隔离。
在半导体衬底1的上表面设置有第二隔离槽14，第二隔离槽14用于将漏区 6与第二基极8隔离。
在半导体衬底1的上表面设置有第三隔离槽15，具体的，第三隔离槽15位 于漏区6，且第三隔离槽15用于将重掺杂漏区与栅极2隔离。
进一步地，第一隔离槽13、第二隔离槽14和第三隔离槽15均为STI结构。
在源区5、沟道12和漏区6的下表面设置有具有一定厚度的埋氧层11，且 埋氧层11位于第一隔离槽13和第二隔离槽14之间，起绝缘作用。
在埋氧层11的下表面分别设置有第一绝缘场板9和第二绝缘场板10，第一 绝缘场板9和第二绝缘场板10位于第一隔离槽13和第二隔离槽14之间。进一 步地，第一绝缘场板9位于源区5的下方，第二绝缘场板10位于漏区6的下方。
半导体衬底1包括第一高压阱区域3，源区5、第一基极7、第一绝缘场板9 和第一隔离槽13均位于第一高压阱区域3。
半导体衬底1还包括第二高压阱区域4，漏区6、第二基极8、第二剧院场 板10和第二隔离槽14均位于第二高压阱区域4。
在本示意性实施例中，第一高压阱区域3、第二高压阱区域4、源区5、漏 区6、第一基极7、第二基极8、第一绝缘场板9和第二绝缘场板10均是通过离 子注入的方式形成。
在本示意性实施例中，第一高压阱区域3为第一导电类型，第二高压阱区域 4的导电类型为第二导电类型；源区5为第二导电类型，即轻掺杂源区和重掺杂 源区均为第二导电类型；漏区6为第二导电类型，即轻掺杂漏区和重掺杂漏区均 为第二导电类型；第一基极7为第一导电类型，即第一重掺杂基极区为第一导电 类型；第二基极8为第二导电类型，即第二重掺杂基极区为第二导电类型；第一 绝缘场板9为第一导电类型；第二绝缘场板10为第二导电类型。
在本实施例中，优选的，第一导电类型为P型，第二导电类型为N型。
进一步地，第一高压阱区域3为高压P阱(High Voltage P-Well，HVPW)， 第二高压阱区域4为高压N阱(High Voltage N-Well，HVNW)；源区5为N 型，且轻掺杂源区为N型轻掺杂区，重掺杂源区为N型重掺杂区；漏区6为N 型，且轻掺杂漏区为N型轻掺杂区，重掺杂漏区为N型重掺杂区；第一基极7 为P型，且第一重掺杂基极区为P型重掺杂区；第二基极8为N型，且第二重 掺杂基极区为N型重掺杂区；第一绝缘场板9为P型场板，第二绝缘场板10为 N型场板。
进一步地，第一高压阱区域3的长度大于第二高压阱区域4的长度，第一隔 离槽13的高度和第二隔离槽14的高度相等，第三隔离槽15的高度小于第一隔 离槽13的高度。
进一步地，第一隔离槽13的高度大于第一绝缘场板9的下表面至栅极2的 下表面的距离，第三隔离槽13的高度小于重掺杂漏区的高度。
在上述示意性实施例的基础上，通过设置第一基极7和第二基极8，并且利 用第一隔离槽13和第二隔离槽14分别对第一基极7和第二基极8进行隔离，并 且在源区5和漏区6的下方分别设置第一绝缘场板9和第二绝缘场板10，在第 一基极7接地或接负压、第二基极8正向偏置的情况下，实现对阈值电压的调节， 即对开启电压和击穿电压的调节，以适应不同工作场合，满足不同的工作特性。
实施例2
本实施例为本发明的示意性实施例，涉及本发明的阈值可调式高压金属氧化 物半导体器件的制备方法。
如图2所示，一种阈值可调式高压金属氧化物半导体器件的制备方法，包括 以下步骤：
步骤S1、形成第一高压阱区域和第二高压阱区域，第一高压阱区域和第二 高压阱区域位于半导体衬底的上方；
其中，第一高压阱区域和第二高压阱区域覆盖半导体衬底的上表面，且第一 高压阱区域和第二高压阱区域相邻；
且第一高压阱区域和第二高压阱区域均是通过离子注入(ion implantation) 方式形成；
步骤S2、形成第一隔离槽和第二隔离槽，第一隔离槽位于第一高压阱区域， 第二隔离槽位于第二高压阱区域；
其中，第一隔离槽和第二隔离槽均是通过浅槽隔离方法形成，即第一隔离槽 和第二隔离槽均是STI结构；
步骤S3、形成第一绝缘场板和第二绝缘场板，第一绝缘场板位于所述第一 高压阱区域，第二绝缘场板位于所述第二高压阱区域；
第一绝缘场板位于第一隔离槽靠近第二高压阱区域的一侧，第二绝缘场板位 于第二隔离槽靠近第一高压阱区域的一侧，且第一绝缘场板和第二绝缘场板相 邻；
且第一绝缘场板和第二绝缘场板均是通过离子注入方式形成；
步骤S4、形成埋氧层，埋氧层位于第一绝缘场板和第二绝缘场板的上方；
其中，埋氧层覆盖在第一绝缘场板和第二绝缘场板的上表面；
步骤S5、形成沟道，沟道位于埋氧层的上方；
其中，沟道覆盖在埋氧层的上表面，即形成SOI结构；
步骤S6、形成栅极，栅极位于沟道的上方；
其中，栅极覆盖在沟道的上表面；
步骤S7、形成源区、漏区、第一基极和第二基极，源区位于第一高压阱区 域且位于埋氧层的上方，漏区位于第二高压阱区域且位于埋氧层的上方，第一基 极位于第一高压阱区域，第二基极位于第二高压阱区域，源区和第一基极被第一 隔离槽隔离，漏区和第二基极被第二隔离槽隔离；
其中，源区覆盖在埋氧层的部分上表面，漏区覆盖在埋氧层的部分上表面， 且源区和漏区均位于沟道旁且紧挨沟道，源区和漏区相对设置；
源区、漏区、第一基极和第二基极均是通过离子注入方式形成。
进一步地，对于步骤S6，如图3所示，还包括以下步骤：
步骤S61、形成栅氧化物层，栅氧化物层位于沟道的上方；
其中，栅氧化物层覆盖在半导体衬底的上表面；
步骤S62、形成多晶硅层，多晶硅层位于栅氧化物层的上方；
其中多晶硅层覆盖在栅氧化物层的上表面。
进一步地，对于步骤S7，如图4所示，还包括以下步骤：
步骤S71、形成轻掺杂源区和轻掺杂漏区，轻掺杂源区位于第一高压阱区域 且位于埋氧层的上方，轻掺杂漏区位于第二高压阱区域且位于埋氧层的上方；
其中，轻掺杂源区覆盖在埋氧层的上表面，并位于沟道旁且紧挨沟道；轻掺 杂漏区覆盖在埋氧层的部分上表面，并位于沟道旁且紧挨沟道；轻掺杂源区与轻 掺杂漏区不接触；
轻掺杂源区和轻掺杂漏区是通过离子注入方法形成，具体的是通过浅掺杂技 术形成；
步骤S72、形成重掺杂源区、重掺杂漏区、第一重掺杂基极区和第二重掺杂 基极区，重掺杂源区紧挨轻掺杂源区，重掺杂漏区紧挨轻掺杂漏区，第一重掺杂 基极区位于第一高压阱区域，第二重掺杂基极区位于第二高压阱区域；
其中，轻掺杂源区和重掺杂源区构成源区，并且从重掺杂源区引出源极；轻 掺杂漏区和重掺杂漏区构成漏区，并且从重掺杂漏区引出漏极；第一重掺杂漏区 构成第一基极，第二重掺杂漏区构成第二基极；
重掺杂源区、重掺杂漏区、第一重掺杂基极区和第二重掺杂基极区是通过离 子注入方法形成。
进一步地，通过离子注入方法向第一高压阱区域、第一绝缘场板和第一基极 注入P型离子；通过离子注入方法向第二高压阱区域、第二绝缘场板、源极、漏 极和第二基极注入N型离子。
实施例3
进一步地，利用本发明的阈值可调式高压金属半导体器件的主要工艺流程剖 面图对制备方法进行详细说明。
如图5所示，通过离子注入方法，在半导体衬底1的上表面形成第一高压阱 区域3和第二高压阱区域4，第一高压阱区域3和第二高压阱区域4覆盖在半导 体衬底1的上表面，且第一高压阱区域3和第二高压阱区域4相邻，第一高压阱 区域3为HVPW，第二高压阱区域4为HVNW。
如图6所示，在第一高压阱区域3通过STI形成第一隔离槽13，在第二高 压阱区域4通过STI形成第二隔离槽14。
如图7所示，在第一高压阱区域3的上表面形成第一绝缘场板9，第一绝缘 场板9覆盖在第一高压阱区域3的上表面，且第一绝缘场板9位于第一隔离槽 13靠近第二高压阱区域4的一侧；在第二高压阱区域4的上表面形成第二绝缘 场板10，第二绝缘场板10覆盖在第二高压阱区域4的上表面，且第二绝缘场板 10位于第二隔离槽14靠近第一高压阱区域4的一侧；第一绝缘场板9和第二绝 缘场板10相邻，且第一绝缘场板9为P型场板，第二绝缘场板10为N型场板。
如图8所示，在第一绝缘场板9和第二绝缘场板10的上方形成埋氧层11， 埋氧层11覆盖在第一绝缘场板9和第二绝缘场板10的上表面，且埋氧层11位 于第一隔离槽13和第二隔离槽14之间。
如图9所示，在埋氧层11的上方形成沟道12，沟道12覆盖在埋氧层11的 上表面，且沟道12位于第一隔离槽13和第二隔离槽14之间。
如图10所示，在半导体衬底1的上方形成栅氧化物层201，栅氧化物层201 覆盖在沟道12的上表面。
如图11所示，在栅氧化物层201的上方形成多晶硅层202，多晶硅层202 覆盖在栅氧化物层201的上表面。
如图12所示，通过浅掺杂技术，在第一高压阱区域3形成浅掺杂源区502， 浅掺杂源区502覆盖在埋氧层11的上表面，浅掺杂源区502位于沟道12旁且紧 挨沟道12，浅掺杂源区502位于第一隔离槽13靠近第二高压阱区域4的一侧； 在第二高压阱区域4形成浅掺杂漏区602，浅掺杂漏区602覆盖在埋氧层11的 上表面，浅掺杂漏区602位于沟道12旁且紧挨沟道12，浅掺杂漏区602位于第 二隔离槽14靠近第一高压阱区域3的一侧；浅掺杂源区502和浅掺杂漏区602 为N型浅掺杂区。
如图13所示，在漏区6通过STI形成第三隔离槽15，第三隔离槽15位于 栅极2旁且紧挨栅极2。
如图14所示，通过重掺杂技术，在第一高压阱区域3形成重掺杂源区501， 重掺杂源区501紧挨浅掺杂源区502和第一隔离槽13；在第二高压阱区域4形 成重掺杂漏区601，重掺杂漏区601紧挨浅掺杂漏区602和第二隔离槽14；在第 二高压阱区域4形成第二重掺杂基极区801，第二重掺杂基极区801覆盖在第二 高压阱区域的上表面，且第二重掺杂基极区801位于第二隔离槽14远离重掺杂 漏区601的一侧；重掺杂源区501、重掺杂漏区601和第二重掺杂基极区801为 N型重掺杂区。
如图15所示，通过重掺杂技术，在第一高压阱区域3形成第一重掺杂基极 区701，第一重掺杂基极区701覆盖在第一高压阱区域3的上表面，且第一重掺 杂基极区701位于第一隔离槽13远离重掺杂源区501的一侧，第一重掺杂基极 区701为P型重掺杂区。
最后对半导体器件进行后续处理后，即可获得如图1所示的阈值可调式高压 金属氧化物半导体器件。
以上仅是制备本发明的HVMOS的主要工艺流程，其余工艺流程如覆盖掩 膜、刻蚀(包括但不限于干法刻蚀和湿法刻蚀)、去掩膜、研磨(包括但不限于 化学机械研磨)等为常用工艺，在此不再赘述。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护 范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内 容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保 护范围内。

Claims (10)

1.一种阈值可调式高压金属氧化物半导体器件，包括一半导体衬底以及一位于所述半导体衬底上表面的沟道，其特征在于，所述半导体衬底还包括：
一栅极，所述栅极位于所述沟道上；
一源区，所述源区位于所述沟道旁，所述源区包括一重掺杂源区，从所述重掺杂源区引出源极；
一漏区，所述漏区位于所述沟道旁，所述漏区包括一重掺杂漏区，从所述重掺杂漏区引出漏极，所述重掺杂漏区与所述栅极通过一第三隔离槽隔离；
一第一基极，所述第一基极包括一第一重掺杂基极区，所述第一基极与所述源区通过一第一隔离槽隔离；
一第二基极，所述第二基极包括一第二重掺杂基极区，所述第二基极与所述漏区通过一第二隔离槽隔离；
一埋氧层，所述埋氧层位于所述源区、所述沟道和所述漏区的下方，所述埋氧层位于所述第一隔离槽和所述第一隔离槽之间；
一第一绝缘场板，所述第一绝缘场板位于所述埋氧层的下方，所述第一绝缘场板位于所述第一隔离槽靠近所述第二隔离槽的一侧；
一第二绝缘场板，所述第二绝缘场板位于所述埋氧层的下方，所述第二绝缘场板位于所述第二隔离槽靠近所述第一隔离槽的一侧，所述第二绝缘场板与所述第一绝缘场板相邻；
一第一高压阱区域，所述第一高压阱区域位于所述第一基极、所述一隔离槽和所述第一绝缘场板的下方；
一第二高压阱区域，所述第二高压阱区域位于所述第二基极、所述第二隔离槽和所述第二绝缘场板的下方。
2.根据权利要求1所述的阈值可调式高压金属氧化物半导体器件，其特征在于，所述源区还包括一轻掺杂源区，所述轻掺杂源区紧挨所述沟道，所述轻掺杂源区将所述重掺杂源区分别与所述沟道和所述埋氧层隔离。
3.根据权利要求1所述的阈值可调式高压金属氧化物半导体器件，其特征在于，所述漏区还包括一轻掺杂漏区，所述轻掺杂漏区紧挨所述沟道，所述轻掺杂漏区将所述重掺杂漏区与所述埋氧层隔离，所述轻掺杂漏区将所述第三隔离槽分别与所述沟道和所述埋氧层隔离。
4.根据权利要求1所述的阈值可调式高压金属氧化物半导体器件，其特征在于，所述第一高压阱区域为高压P阱，所述第二高压阱区域为高压N阱。
5.一种阈值可调式高压金属氧化物半导体器件的制备方法，其特征在于，提供一半导体衬底，包括以下步骤：
步骤S1、形成一第一高压阱区域和一第二高压阱区域，所述第一高压阱区域和所述第二高压阱区域位于所述半导体衬底的上方；
步骤S2、形成一第一隔离槽和一第二隔离槽，所述第一隔离槽位于所述第一高压阱区域，所述第二隔离槽位于所述第二高压阱区域；
步骤S3、形成一第一绝缘场板和一第二绝缘场板，所述第一绝缘场板位于所述第一高压阱区域，所述第二绝缘场板位于所述第二高压阱区域，所述第一绝缘场板和所述第二绝缘场板位于所述第一隔离槽与所述第二隔离槽之间；
步骤S4、形成一埋氧层，所述埋氧层位于所述第一绝缘场板和所述第二绝缘场板的上方，且所述埋氧层位于所述第一隔离槽与所述第二隔离槽之间；
步骤S5、形成一沟道，所述沟道位于所述埋氧层的上方，且所述沟道位于所述所述第一隔离槽与所述第二隔离槽之间；
步骤S6、形成一栅极，所述栅极位于所述沟道的上方；
步骤S7、形成一源区、一漏区、一第一基极和一第二基极，所述源区位于所述第一高压阱区域且位于所述沟道旁，所述漏区位于所述第二高压阱区域且位于所述沟道旁，所述第一基极位于所述第一高压阱区域且与所述源区通过所述第一隔离槽隔离，所述第二基极位于所述第二高压阱区域且与所述漏区通过所述第二隔离槽隔离；
步骤S8、形成一第三隔离槽，所述第三隔离槽将所述漏区与所述栅极隔离。
6.根据权利要求5所述的阈值可调式高压金属氧化物半导体器件的制备方法，其特征在于，在所述步骤S1中，形成所述第一高压阱区域和所述第二高压阱区域的方法为离子注入。
7.根据权利要求5所述的阈值可调式高压金属氧化物半导体器件的制备方法，其特征在于，形成所述第一隔离槽、所述第二隔离槽和所述第三隔离槽的方法为浅槽隔离方法。
8.根据权利要求5所述的阈值可调式高压金属氧化物半导体器件的制备方法，其特征在于，在所述步骤S3中，形成所述第一绝缘场板和所述第二绝缘场板的方法为离子注入。
9.根据权利要求5所述的阈值可调式高压金属氧化物半导体器件的制备方法，其特征在于，所述步骤S6包括：
步骤S61、形成一栅氧化物层，所述栅氧化物层位于所述沟道的上方；
步骤S62、形成一多晶硅层，所述多晶硅层位于所述栅氧化物层的上方。
10.根据权利要求5所述的阈值可调式高压金属氧化物半导体器件的制备方法，其特征在于，所述步骤S7包括：
步骤S71、形成一轻掺杂源区和一轻掺杂漏区，所述轻掺杂源区紧挨所述沟道且位于所述埋氧层的上方，所述轻掺杂漏区紧挨所述沟道且位于所述埋氧层的上方；
步骤S72、形成一重掺杂源区、一重掺杂漏区、一第一重掺杂基极区和一第二重掺杂基极区，所述重掺杂源区紧挨所述轻掺杂源区，所述重掺杂漏区紧挨所述轻掺杂漏区，所述第一重掺杂基极区位于所述第一高压阱区域，所述第二重掺杂基极区位于所述第二高压阱区域；
其中，所述轻掺杂源区和所述重掺杂源区构成所述源区，所述轻掺杂漏区和所述重掺杂漏区构成所述漏区，所述第一重掺杂基极区构成所述第一基极，所述第二重掺杂基极区构成所述第二基极；
形成所述轻掺杂源区、所述轻掺杂漏区、所述重掺杂源区、所述重掺杂漏区、所述第一重掺杂基极区和所述第二重掺杂基极区的方法为离子注入。
CN201811198257.7A 2018-10-15 2018-10-15 一种阈值可调式高压金属氧化物半导体器件及其制备方法 Active CN109390409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811198257.7A CN109390409B (zh) 2018-10-15 2018-10-15 一种阈值可调式高压金属氧化物半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811198257.7A CN109390409B (zh) 2018-10-15 2018-10-15 一种阈值可调式高压金属氧化物半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN109390409A true CN109390409A (zh) 2019-02-26
CN109390409B CN109390409B (zh) 2021-07-27

Family

ID=65427414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811198257.7A Active CN109390409B (zh) 2018-10-15 2018-10-15 一种阈值可调式高压金属氧化物半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN109390409B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189565B2 (en) 2020-02-19 2021-11-30 Nanya Technology Corporation Semiconductor device with programmable anti-fuse feature and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010008294A1 (en) * 2000-01-17 2001-07-19 Kyung-Oun Jang MOS transistor and fabrication method thereof
CN103531630A (zh) * 2012-06-29 2014-01-22 飞思卡尔半导体公司 高击穿电压ldmos器件
US20150116029A1 (en) * 2013-10-28 2015-04-30 Stmicroelectronics Sa Extended-drain mos transistor in a thin film on insulator
US9793394B1 (en) * 2016-06-14 2017-10-17 Globalfoundries Singapore Pte. Ltd. Integrated circuits including LDMOS transistor structures and methods for fabricating LDMOS transistor structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010008294A1 (en) * 2000-01-17 2001-07-19 Kyung-Oun Jang MOS transistor and fabrication method thereof
CN103531630A (zh) * 2012-06-29 2014-01-22 飞思卡尔半导体公司 高击穿电压ldmos器件
US20150116029A1 (en) * 2013-10-28 2015-04-30 Stmicroelectronics Sa Extended-drain mos transistor in a thin film on insulator
US9793394B1 (en) * 2016-06-14 2017-10-17 Globalfoundries Singapore Pte. Ltd. Integrated circuits including LDMOS transistor structures and methods for fabricating LDMOS transistor structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189565B2 (en) 2020-02-19 2021-11-30 Nanya Technology Corporation Semiconductor device with programmable anti-fuse feature and method for fabricating the same
US11735520B2 (en) 2020-02-19 2023-08-22 Nanya Technology Corporation Method for fabricating semiconductor device with programmable anti-fuse feature

Also Published As

Publication number Publication date
CN109390409B (zh) 2021-07-27

Similar Documents

Publication Publication Date Title
US20120211832A1 (en) Split-gte lateral diffused metal oxide semiconductor devise
JP2007123887A (ja) レトログレード領域を備える横型ｄｍｏｓトランジスタ及びその製造方法
KR100592749B1 (ko) 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법
CN108847423A (zh) 半导体器件及其制造方法
TW201409699A (zh) 帶有累積增益植入物之橫向雙擴散金屬氧化物半導體及其製造方法
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
WO2014094362A1 (zh) 使用高介电常数槽结构的低比导通电阻的横向功率器件及其制备方法
KR101699585B1 (ko) 고전압 반도체 소자 및 그 제조 방법
CN105679820A (zh) Jfet及其制造方法
CN104377244A (zh) 一种降低ldmos导通电阻的器件结构
CN104659090B (zh) Ldmos器件及制造方法
CN103441131A (zh) 部分耗尽绝缘体上硅器件结构
CN105679831B (zh) 横向扩散场效应晶体管及其制造方法
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN104599974B (zh) 半导体结构及其形成方法
CN105140289A (zh) N型ldmos器件及工艺方法
CN101777584B (zh) p沟道横向双扩散金属氧化物半导体器件
CN109390409A (zh) 一种阈值可调式高压金属氧化物半导体器件及其制备方法
CN104576732A (zh) 一种寄生FinFET的横向双扩散半导体器件
CN104538441B (zh) 射频ldmos器件及其制造方法
CN104617139B (zh) Ldmos器件及制造方法
KR20110078861A (ko) 수평형 디모스 트랜지스터
CN103325834B (zh) 晶体管及其沟道长度的形成方法
CN207425863U (zh) 具有三段式埋氧层的半导体场效应晶体管
CN202772140U (zh) 一种基于高k材料的ldmos器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant