CN109375093A - 一种硬件电路安全性检测方法和装置 - Google Patents

一种硬件电路安全性检测方法和装置 Download PDF

Info

Publication number
CN109375093A
CN109375093A CN201811045809.0A CN201811045809A CN109375093A CN 109375093 A CN109375093 A CN 109375093A CN 201811045809 A CN201811045809 A CN 201811045809A CN 109375093 A CN109375093 A CN 109375093A
Authority
CN
China
Prior art keywords
signal
signal value
interface unit
circuit
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811045809.0A
Other languages
English (en)
Other versions
CN109375093B (zh
Inventor
吴欣欣
黄俊英
李易
叶笑春
范东睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Ruixin Integrated Circuit Technology Co ltd
Original Assignee
Beijing Zhongke Rui Core Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke Rui Core Technology Co Ltd filed Critical Beijing Zhongke Rui Core Technology Co Ltd
Priority to CN201811045809.0A priority Critical patent/CN109375093B/zh
Publication of CN109375093A publication Critical patent/CN109375093A/zh
Application granted granted Critical
Publication of CN109375093B publication Critical patent/CN109375093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种硬件电路安全性检测方法和装置，适应不同集成度的电路安全检测。该装置包括七个部件，在时钟部件的驱动下，装置的执行依次经过信号生成部件、存储部件、驱动部件、接口部件、监视窗口、分析部件。本发明的技术方案具有完全自动化、可移植性，灵活配置等特点，适用于不同规模的集成电路。

Description

一种硬件电路安全性检测方法和装置
技术领域
本发明涉及计算机硬件安全检测方法领域，尤其涉及一种计算机硬件电路的安全性检测方法和装置。
背景技术
随着计算机技术的发展，信息技术和安全越来越受到重视，集成电路作为信息系统的基石，其安全隐患问题得到越来越多的研究。针对硬件电路的安全性检测，分为硅前硬件安全检测和硅后硬件安全检测。硅前硬件安全检测主要针对集成电路设计过程中的代码，包括RTL级、网表级和版图级等，发现隐藏其中的恶意代码。硅后硬件安全检测是针对制造后的集成电路，涵盖FPGA、三维集成电路等，发现隐藏于其中的恶意电路。RTL级设计作为集成电路设计的重要部分，对其安全性检测具有重要的意义。
对于RTL层次的硬件电路安全检测，目前使用的方法有：使用逻辑测试进行安全检测、使用等价性检查进行安全性检测。它们都是基于仿真的验证方法，如逻辑测试方法主要是对电路中的冗余电路进行安全性分析，等价性方法使用SAT算法进行等价性转化，然后再进行安全性检测。当电路的集成度越来越高时，电路的状态会变得越来越多，不利于冗余电路的提取和等效状态的转化，使得安全性检测的方法变得失效。
对于现有技术中的上述检测失效问题，急需一种硬件电路安全性检测的方法及其装置，以适应不同集成度的电路安全检测。
发明内容
为解决现有技术中的上述问题，并且适应不同的集成度，尤其对于复杂集成电路的安全检测，本发明提供了以下的技术方案：
一方面，本发明提供了一种计算机硬件电路安全性检测装置，所述装置包括：信号生成部件、存储部件、驱动部件、接口部件、监视窗口部件、接口部件一、接口部件二、分析部件；
所述信号生成部件连接存储部件，所述存储部件连接驱动部件，所述驱动部件连接接口部件一；
所述接口部件二连接监视窗口部件，所述监视窗口部件连接分析部件；
所述接口部件一连接待测试电路模块的输入，所述接口部件二连接所述待测试电路模块的输出。
此处需要指出的是，此处的接口部件一、接口部件二仅作为一种优选的方式之一，以一种便于表达的方式将信号的输入、输出部分进行区分，此处的接口部件一、接口部件二可以是同一个接口部件，只要其能够满足将待测试电路的输入信号、输出信号均能够正常的进行输入和输出即可，不一定必须设置成为两个物理结构上相互独立的接口部件。此处不应以相互物理上单独独立的接口部件的形式作为本发明保护范围的限定来解读。
优选地，所述信号生成部件用于产生检测用的输入信号；所述信号生成部件包括种子信号发生器、模式选择器；
所述种子信号发生器用于生成种子信号；所述模式选择器用于选择生成的信号值。
优选地，所述存储部件用于存储所述信号生成部件产生的信号值；
所述存储部件的存储方式为先进先出。
优选地，在所述时钟驱动器以及所述信号驱动器驱动下，所述驱动部件用于获取所述存储部件中的信号值；
所述驱动部件首先判断所述存储部件中是否有存储的信号值，若有，则获取所述信号值，再传递给所述接口部件一，重复所述判断步骤，直至获取所有的所述信号值；若否，则将预设的一默认值发送给所述接口部件一。
优选地，所述接口部件一用于为所述待测试电路模块提供输入的信号值，所述接口部件二用于接收来自所述待测试电路模块的输出信号。
优选地，所述监视窗口部件用于在电路运行结束后，在时钟驱动下获取所述接口部件二的输出信号，并将所述接口部件二的输出信号与所述信号值进行比对，若满足预设条件，则将所述接口部件二的输出信号与所述信号值进行存储。
优选地，所述分析部件用于获取所述监视窗口部件存储的满足所述预设条件的所述接口部件二的输出信号与所述信号值，并进行数据分析。
优选地，所述种子信号的种子数以递增或者递减或者随机的方式产生。
优选地，所述驱动部件包括第一比较器、信号驱动器；所述第一比较器用于判断所述存储部件中是否存储有所述信号值。
优选地，所述数据分析包括将所述接口部件二的输出信号与所述信号值进行比较、分析、排序等。
优选地，所述装置还包括配置部件，所述配置部件用于为所述装置进行参数配置；所述参数包括时钟周期数、用于生成种子信号的种子个数等。
此外，本发明还提供了一种计算机硬件电路安全性检测方法，所述方法包括：
步骤1、通过信号生成部件产生N组信号值，所述信号值依次为I1、I2、…、IN，其中1≤N；
步骤2、将所述信号值以队列的形式依次存储在存储部件中；
步骤3、在时钟上升沿，通过驱动部件，判断所述存储部件中是否有数据，若有，则从所述存储部件的队列头部获取一信号值；
步骤4、信号值Ik从驱动部件发送至接口部件一，转换为I′k，并发送给待测试电路模块；其中1≤k≤N；
步骤5、所述待测试电路模块运行稳定后，产生输出信号值Ok，以及对应的内部信号值Qk；
步骤6、通过接口电路二将所述输出信号值Ok、内部信号值Qk发送给监视窗口部件；
步骤7、监视窗口部件记录保存所述输出信号值Ok、内部信号值Qk；重复所述步骤2至7，直至N组信号值均被使用；
步骤8、基于监视窗口部件记录保存的所述输出信号值Ok、内部信号值Qk进行安全性分析，并得出结果。
优选地，所述内部信号值Qk，由所述待测试电路内部的组合逻辑电路和/或时序逻辑电路产生。
此处需要说明的是，本领域技术人员应当理解，上述的“第一”、“第二”等表述方式，仅为区分各个部件之间的相对独立性，相应的部件之间并不存在逻辑上或者顺序上的特殊排序要求。
与现有技术相比，本发明的技术方案具有完全自动化、可移植性，灵活配置等特点，适用于不同规模的集成电路。本发明技术方案的输入信号生成具有随机化、自动化、多样化的特点，该装置与电路模块分割开，使本发明的装置具有可移植性、通用性的特点。整个装置具有高可配置、检测结果生成自动化的特点。
附图说明
图1为本发明实施例的硬件电路安全性检测装置内部结构；
图2为本发明实施例的硬件电路安全性检测框图；
图3为本发明实施例的硬件电路安全性检测实例；
图4为本发明实施例的信号生成部件内部执行流程图；
图5为本发明实施例的电路模块运行结果示意图。
具体实施方式
下面将结合本发明实施例中的图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。并且，在此处需要进一步强调的是，以下的具体实施例提供的优选的技术方案，各方案(实施例)之间是可以相互配合或结合使用的。
实施例1
在一个具体的实施例中，结合图1所示，本发明的安全性检测装置可以通过以下的方式来实现：
该装置包括：信号生成部件、存储部件、驱动部件、接口部件、监视窗口部件、接口部件一、接口部件二、分析部件；
所述信号生成部件连接存储部件，所述存储部件连接驱动部件，所述驱动部件连接接口部件一；
所述接口部件二连接监视窗口部件，所述监视窗口部件连接分析部件；
所述接口部件一连接待测试电路模块的输入，所述接口部件二连接所述待测试电路模块的输出。
此处需要指出的是，此处的接口部件一、接口部件二仅作为一种优选的方式之一，以一种便于表达的方式将信号的输入、输出部分进行区分，此处的接口部件一、接口部件二可以是同一个接口部件，只要其能够满足将待测试电路的输入信号、输出信号均能够正常的进行输入和输出即可，不一定必须设置成为两个物理结构上相互独立的接口部件。例如本领域中中众多种类的单一信号传输接口均可以完成信号的输入与输出操作，这些均能够适用于本发明的技术方案之中。
优选地，所述信号生成部件用于产生检测用的输入信号；所述信号生成部件包括种子信号发生器、模式选择器；
所述种子信号发生器用于生成种子信号；所述模式选择器用于选择生成的信号值。
优选地，所述存储部件用于存储所述信号生成部件产生的信号值；
所述存储部件的存储方式为先进先出。
优选地，在所述时钟驱动器以及所述信号驱动器驱动下，所述驱动部件用于获取所述存储部件中的信号值；
所述驱动部件首先判断所述存储部件中是否有存储的信号值，若有，则获取所述信号值，再传递给所述接口部件一，重复所述判断步骤，直至获取所有的所述信号值；若否，则将预设的一默认值发送给所述接口部件一。
优选地，所述接口部件一用于为所述待测试电路模块提供输入的信号值，所述接口部件二用于接收来自所述待测试电路模块的输出信号。
优选地，所述监视窗口部件用于在电路运行结束后，在时钟驱动下获取所述接口部件二的输出信号，并将所述接口部件二的输出信号与所述信号值进行比对，若满足预设条件，则将所述接口部件二的输出信号与所述信号值进行存储。
优选地，所述分析部件用于获取所述监视窗口部件存储的满足所述预设条件的所述接口部件二的输出信号与所述信号值，并进行数据分析。
优选地，所述种子信号的种子数以递增或者递减或者随机的方式产生。
优选地，所述驱动部件包括第一比较器、信号驱动器；所述第一比较器用于判断所述存储部件中是否存储有所述信号值。
优选地，所述数据分析包括将所述接口部件二的输出信号与所述信号值进行比较、分析、排序等。
优选地，所述装置还包括配置部件，所述配置部件用于为所述装置进行参数配置；所述参数包括时钟周期数、用于生成种子信号的种子个数等。
实施例2
本发明针对不同集成度的硬件电路，设计一套硬件电路安全性检测方法和装置。通过获取电路内部信号和输出信号，以此进行分析从而进行安全性检测。将电路与发明的装置连接和运行后，统计装置产生的输出获取电路的安全性结果。在一个具体的实施例中，本发明提供的装置可以如图1所示的方式实现：
整个装置包括七个部件，在时钟的驱动下，装置的执行依次经过信号生成部件、存储部件、驱动部件、接口部件、监视窗口、检测部件。其中：
信号生成部件主要由种子信号发生器、模式选择器组成。模式选择器选择生成信号值的方式，包括递增、递减以及随机模式，之后通过信号发生器生成所需的信号值。
存储部件主要由第一存储器组成。在时钟驱动器的驱动下，信号值依次被存储在第一存储器中。
驱动部件主要由时钟驱动器、第一比较器、信号驱动器组成。在配置部件中的时钟驱动器以及信号驱动器下，获取存储的信号值，并通过第一比较器进行有无信号值的判断。重复进行此操作，直至获取所有的信号值。
接口部件主要由连接器组成。通过连接器，信号值与电路的输入输出端口信号进行连接。同时在配置部件中的时钟驱动下，信号值赋予输入输出端口信号。
监视窗口主要由第二存储器、第二比较器组成。在电路运行结束后，基于时钟驱动下获取输出端口的值，并通过第二比较器判断是否为所需要的值，再将需要的值记录在第二存储器中。
分析部件主要由第三比较器、选择器和运算部件组成。对第二存储器中的值通过第三比较器与选择器进行比较与选择，最后再通过运算部件进行排序等操作获取最终的分析结果。
配置部件的结构如图所示，主要由第四存储器组成。在配置部件中的时钟驱动下，获取第四存储器中最初存储的参数的值，赋值给各个部件以供使用。
更具体而言，各个部件的功能和配合方式可以以如下的实施方式实现：
信号生成部件：要使电路产生内部信号和输出值，必须对电路施加输入，仅产生一组输入是容易的，但是只用一组输入值产生一组内部信号和输出值是不足够进行电路安全性检测，所以需要设计一种方法可以自动的产生多种输入，于是设计了信号生成部件。信号生成部件主要用于生成电路模块的输入信号，并且可以设定产生的输入信号组数。在部件内部，通过产生多种种子数生成输入信号值，每一个种子对应生成一组输入信号值，种子不同，产生的输入信号值也就不同，种子数可以以递增、递减或者随机的方式产生，由此自动产生多种多样的输入数据，保证输入数据的多样性、自动化生成。
存储部件：信号生成部件产生的多种数据需要在时钟的驱动下依次进入电路模块，即每个时钟周期下，只能有一组输入信号作用于电路，所以必须将数据进行保存以等待不同时钟的到来，存储部件就是用来存储信号生成部件生成的输入信号的，即存储输入信号的信号值，存储的形式类似于队列的结构，具有先进先出的特性，即先产生的输入信号先进行存储，也最先进行读取。这样可以保障输入信号的顺序性。存储部件内部的输入信号什么时候被读取也是时钟驱动的，在设定的特定的时刻，将会从存储部件中进行输入信号的读取。
驱动部件：存储部件对输入信号存储后，方便后续部件从中进行信号的获取，驱动部件具有获取存储部件中的输入信号的能力，在每个时钟周期的上升沿，它将首先判断存储部件中是否有数据，如果有数据，则获取被存储的信号值，然后再传递给接口部件，在下一个时钟到来时，重复上述操作，直到将存储部件中的信号值读完。如果存储部件中数据为空，其可赋设定的默认值给接口部件。
接口部件：为使装置具备可移植性，电路模块与发明的装置之间不能有太紧的耦合性，也就是说两者之间需要有一个连接的桥梁，以隔离电路模块与发明装置，这样发明装置对电路才具有通用特性。于是设计接口部件以满足所需要求。电路的输入端口通过与接口部件连接，可以获取不同的输入信号值，电路运行结束后，产生电路内部信号以及输出信号，内部信号和输出端口通过与接口的连接，可以获取电路运行后信号的值，以便后续对这些值的存储与操作。电路内部信号是由电路运行结束后产生的，属于电路内部的一些信号值，本领域技术人员明了，该些信号值可以直接通过接口部件连接即可获得，方式也可以采用本领域中通用的一些电路及方法。
监视窗口：当接口部件获取电路内部信号和输出端口的值后，设计监视部件以监视这些信号值的变化，在特定的时刻，监视部件将对当前的信号值(即待测电路的输出信号)与之前保存的信号值进行统计比对，该些比对方法，例如可以设置为——如果输出信号值与内部信号值相等，则满足所设置的条件，此时将会对一些内部信号和输出的值进行记录保存，为后续设计的分析部件对数据的分析提供数据依据。当然，上述的比对方法，还可以根据具体的需要进行调整。
分析部件:监视窗口监视到所需的所有数据后，设计分析部件以对这些数据进行分析，以获得电路安全性检测结果。在分析部件内部，其主要是对电路内部信号值和输出信号值进行比较、分析、排序等计算，最终生成检测报告以获得电路安全性检测结果。
配置部件：设计配置部件的目的在于可以为各个部件进行参数的配置，如时钟周期数、种子个数、存储器的大小、输入输出信号数等。以适应于各种不同的电路，使得装置具有灵活配置的特性。
实施例3
以下，通过一个具体的实施例来对本发明的检测方法进行详细阐述。首先说明本发明中选用的电路可以是任意的RTL级电路，安全性检测的总框图如图2所示，输入作用与检测装置和电路模块，经过特定时间产生安全性检测结果。具体过程如下描述，过程如图3所示：
步骤1：如图4所示，假设信号生成部件只产生7组信号值，即设置生成组数为7，种子模式使用递增形式，第一次产生的信号值为I1，第二次产生的信号值为I2，直到第7次产生的信号值为I7；
步骤2，步骤1产生的信号值I1～I7以队列的形式依次在存储部件中存放，保障输入信号的顺序性，以等待后续部件进行信号值的读取，
步骤3，在时钟上升沿，驱动部件判断到存储部件中有数据，就从存储部件中的队列头部获取I1；
步骤4，接口隔离了电路模块与发明装置，I1通过接口后，变成I‘1，被传递给电路模块的输入部分；
步骤5，如图5所示，电路的输入信号以及时钟周期等所需的条件满足后，开始运行，运行稳定后产生输出信号值用O1～On表示，内部信号值用Q1～Qn表示；
步骤6，通过接口将电路产生的输出信号的值O1～On和内部信号的值Q1～Qn传递给监视窗口；
步骤7，监视窗口记录保存输出信号的值O1～On和内部信号的值Q1～Qn；
重复步骤2～7，直到产生的信号值都被使用；
步骤8，分析部件对保存的数据进行安全性分析，得出结果。本领域技术人员可以采用本领域中常规的数据安全性分析方法进行评估，本发明的技术方案中，不对该安全性分析方法进行限定。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。

Claims (13)

1.一种计算机硬件电路安全性检测装置，其特征在于，所述装置包括：信号生成部件、存储部件、驱动部件、接口部件、监视窗口部件、接口部件一、接口部件二、分析部件；
所述信号生成部件连接存储部件，所述存储部件连接驱动部件，所述驱动部件连接接口部件一；
所述接口部件二连接监视窗口部件，所述监视窗口部件连接分析部件；
所述接口部件一连接待测试电路模块的输入，所述接口部件二连接所述待测试电路模块的输出。
2.根据权利要求1所述的装置，其特征在于，所述信号生成部件用于产生检测用的输入信号；所述信号生成部件包括种子信号发生器、模式选择器；
所述种子信号发生器用于生成种子信号；所述模式选择器用于选择生成的信号值。
3.根据权利要求1所述的装置，其特征在于，所述存储部件用于存储所述信号生成部件产生的信号值；
所述存储部件的存储方式为先进先出。
4.根据权利要求1所述的装置，其特征在于，在所述时钟驱动器以及所述信号驱动器驱动下，所述驱动部件用于获取所述存储部件中的信号值；
所述驱动部件首先判断所述存储部件中是否有存储的信号值，若有，则获取所述信号值，再传递给所述接口部件一，重复所述判断步骤，直至获取所有的所述信号值；若否，则将预设的一默认值发送给所述接口部件一。
5.根据权利要求1所述的装置，其特征在于，所述接口部件一用于为所述待测试电路模块提供输入的信号值，所述接口部件二用于接收来自所述待测试电路模块的输出信号。
6.根据权利要求1所述的装置，其特征在于，所述监视窗口部件用于在电路运行结束后，在时钟驱动下获取所述接口部件二的输出信号，并将所述接口部件二的输出信号与所述信号值进行比对，若满足预设条件，则将所述接口部件二的输出信号与所述信号值进行存储。
7.根据权利要求1所述的装置，其特征在于，所述分析部件用于获取所述监视窗口部件存储的满足所述预设条件的所述接口部件二的输出信号与所述信号值，并进行数据分析。
8.根据权利要求2所述的装置，其特征在于，所述种子信号的种子数以递增或者递减或者随机的方式产生。
9.根据权利要求4所述的装置，其特征在于，所述驱动部件包括第一比较器、信号驱动器；所述第一比较器用于判断所述存储部件中是否存储有所述信号值。
10.根据权利要求7所述的装置，其特征在于，所述数据分析包括将所述接口部件二的输出信号与所述信号值进行比较、分析、排序。
11.根据权利要求1所述的装置，其特征在于，所述装置还包括配置部件，所述配置部件用于为所述装置进行参数配置；所述参数包括时钟周期数、用于生成种子信号的种子个数。
12.一种计算机硬件电路安全性检测方法，其特征在于，所述方法包括：
步骤1、通过信号生成部件产生N组信号值，所述信号值依次为I1、I2、…、IN，其中1≤N；
步骤2、将所述信号值以队列的形式依次存储在存储部件中；
步骤3、在时钟上升沿，通过驱动部件，判断所述存储部件中是否有数据，若有，则从所述存储部件的队列头部获取一信号值；
步骤4、信号值Ik从驱动部件发送至接口部件一，转换为I′k，并发送给待测试电路模块；其中1≤k≤N；
步骤5、所述待测试电路模块运行稳定后，产生输出信号值Ok，以及对应的内部信号值Qk；
步骤6、通过接口电路二将所述输出信号值Ok、内部信号值Qk发送给监视窗口部件；
步骤7、监视窗口部件记录保存所述输出信号值Ok、内部信号值Qk；重复所述步骤2至7，直至N组信号值均被使用；
步骤8、基于监视窗口部件记录保存的所述输出信号值Ok、内部信号值Qk进行安全性分析，并得出结果。
13.根据权利要求12所述的方法，其特征在于，所述内部信号值Qk，由所述待测试电路内部的组合逻辑电路和/或时序逻辑电路产生。
CN201811045809.0A 2018-09-07 2018-09-07 一种硬件电路安全性检测方法和装置 Active CN109375093B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811045809.0A CN109375093B (zh) 2018-09-07 2018-09-07 一种硬件电路安全性检测方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811045809.0A CN109375093B (zh) 2018-09-07 2018-09-07 一种硬件电路安全性检测方法和装置

Publications (2)

Publication Number Publication Date
CN109375093A true CN109375093A (zh) 2019-02-22
CN109375093B CN109375093B (zh) 2021-04-30

Family

ID=65405323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811045809.0A Active CN109375093B (zh) 2018-09-07 2018-09-07 一种硬件电路安全性检测方法和装置

Country Status (1)

Country Link
CN (1) CN109375093B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801870A (en) * 1985-06-24 1989-01-31 International Business Machines Corporation Weighted random pattern testing apparatus and method
CN1181683A (zh) * 1996-10-31 1998-05-13 三星电子株式会社 用于测试数字视频设备成品状态下dspic的测试装置及方法
CN1454320A (zh) * 2000-04-24 2003-11-05 陆放 集成电路实时检测的系统结构及其测试方法
CN101131409A (zh) * 2006-08-22 2008-02-27 京元电子股份有限公司 集成电路测试系统及方法
CN101163977A (zh) * 2005-03-18 2008-04-16 英沛科技公司 集成电路测试模块
CN101796630A (zh) * 2007-09-10 2010-08-04 富士通株式会社 集成电路以及噪声测量方法
CN105116317A (zh) * 2015-07-14 2015-12-02 工业和信息化部电子第五研究所 集成电路测试系统与方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801870A (en) * 1985-06-24 1989-01-31 International Business Machines Corporation Weighted random pattern testing apparatus and method
CN1181683A (zh) * 1996-10-31 1998-05-13 三星电子株式会社 用于测试数字视频设备成品状态下dspic的测试装置及方法
CN1454320A (zh) * 2000-04-24 2003-11-05 陆放 集成电路实时检测的系统结构及其测试方法
CN101163977A (zh) * 2005-03-18 2008-04-16 英沛科技公司 集成电路测试模块
CN101131409A (zh) * 2006-08-22 2008-02-27 京元电子股份有限公司 集成电路测试系统及方法
CN101796630A (zh) * 2007-09-10 2010-08-04 富士通株式会社 集成电路以及噪声测量方法
CN105116317A (zh) * 2015-07-14 2015-12-02 工业和信息化部电子第五研究所 集成电路测试系统与方法

Also Published As

Publication number Publication date
CN109375093B (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
US7058869B2 (en) Method and apparatus for debug, diagnosis, and yield improvement of scan-based integrated circuits
CN102169846B (zh) 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
CN101996687A (zh) 基于扫描测试的多个sram的内建自测试方法
US8086925B2 (en) Method and system for LBIST testing of an electronic circuit
WO2007013306A1 (ja) 半導体論理回路装置のテストベクトル生成方法及びテストベクトル生成プログラム
US7571367B2 (en) Built-in self diagnosis device for a random access memory and method of diagnosing a random access
CN102541707A (zh) 复用jtag接口的fpga片内逻辑分析仪系统和方法
US5968194A (en) Method for application of weighted random patterns to partial scan designs
US8365133B2 (en) Testing apparatus, testing method, and program
CN105975726A (zh) 一种基于SystemVerilog语言的验证方法及平台
CN106556793A (zh) 芯片测试系统及测试方法
CN101071155A (zh) 一种可实现边界扫描多链路测试的装置及方法
US6557132B2 (en) Method and system for determining common failure modes for integrated circuits
CN108062267A (zh) 一种可配置寄存器文件自测试方法及生成装置
CN109298317A (zh) 一种中低频电路的智能化测试装置及其测试方法
CN101196553A (zh) 提高soc芯片测试效率的方法
CN114325333A (zh) 一种高效率规范化的soc系统级验证方法及装置
CN105138440A (zh) 一种自带对比功能的标准单元库功能测试方法
CN105740087B (zh) 利用查找表移位寄存器进行sram型fpga刷新效果验证的方法
US20070016833A1 (en) Method For Performing Built-In And At-Speed Test In System-On-Chip
CN107340467B (zh) 测试系统
CN101988950A (zh) 可编程逻辑器件中逻辑程序下载状态的检测方法及装置
CN109375093A (zh) 一种硬件电路安全性检测方法和装置
CN103165405A (zh) 一种通过gpib接口实时生成多维变量密码方法
US7882454B2 (en) Apparatus and method for improved test controllability and observability of random resistant logic

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100095 room 135, 1st floor, building 15, Chuangke Town, Wenquan Town, Haidian District, Beijing

Applicant after: Beijing Zhongke Ruixin Technology Group Co.,Ltd.

Address before: 1 wensong Road, Zhongguancun environmental protection park, Beiqing Road, Haidian District, Beijing 100095

Applicant before: SMARTCORE (BEIJING) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A hardware circuit safety detection method and device

Effective date of registration: 20210811

Granted publication date: 20210430

Pledgee: Zhongxin Suzhou Industrial Park Venture Capital Co.,Ltd.

Pledgor: Beijing Zhongke Ruixin Technology Group Co.,Ltd.

Registration number: Y2021990000709

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20220517

Granted publication date: 20210430

Pledgee: Zhongxin Suzhou Industrial Park Venture Capital Co.,Ltd.

Pledgor: Beijing Zhongke Ruixin Technology Group Co.,Ltd.

Registration number: Y2021990000709

PC01 Cancellation of the registration of the contract for pledge of patent right
TR01 Transfer of patent right

Effective date of registration: 20230717

Address after: 215125 11-303, creative industrial park, No. 328, Xinghu street, Suzhou Industrial Park, Suzhou City, Jiangsu Province

Patentee after: Suzhou Ruixin integrated circuit technology Co.,Ltd.

Address before: 100095 room 135, 1st floor, building 15, Chuangke Town, Wenquan Town, Haidian District, Beijing

Patentee before: Beijing Zhongke Ruixin Technology Group Co.,Ltd.

TR01 Transfer of patent right