CN109359486B - 一种加密与解密系统及其操作方法 - Google Patents

一种加密与解密系统及其操作方法 Download PDF

Info

Publication number
CN109359486B
CN109359486B CN201811242297.7A CN201811242297A CN109359486B CN 109359486 B CN109359486 B CN 109359486B CN 201811242297 A CN201811242297 A CN 201811242297A CN 109359486 B CN109359486 B CN 109359486B
Authority
CN
China
Prior art keywords
chip
key
ciphertext
data
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811242297.7A
Other languages
English (en)
Other versions
CN109359486A (zh
Inventor
李祎
程龙
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201811242297.7A priority Critical patent/CN109359486B/zh
Publication of CN109359486A publication Critical patent/CN109359486A/zh
Priority to PCT/CN2019/095682 priority patent/WO2020082820A1/zh
Application granted granted Critical
Publication of CN109359486B publication Critical patent/CN109359486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits

Abstract

本发明公开了一种加密与解密系统及其操作方法；包括密钥芯片、密文芯片、随机数产生器和外围电路，其中外围电路由控制器、读写电路、信号放大器和地址编码电路组成。加密前，随机数产生器产生随机信号写入密钥芯片中。加密时，先把明文数据写入密文芯片中，然后将明文数据与密钥芯片中作为密钥的部分单元地址关联，将密钥信号施加在明文数据单元上进行加密计算，即完成数据加密。解密时，读取密钥芯片中密钥，与密文芯片中密文进行解密计算，即完成数据解密。整个过程中，密钥芯片始终保持离线状态。本发明以电阻状态作为密钥，在硬件的基础上对明文数据加密，并覆盖原始数据，离线存储密钥，提高了信息保存的安全性并节约了功耗和延时。

Description

一种加密与解密系统及其操作方法
技术领域
本发明属于信息安全领域，更具体的，涉及一种加密与解密系统及其操作方法。
背景技术
数据的加密与解密在信息化时代有着重要的应用。加密过程是指将明文数据通过编码手段进行编码，编码过程中使用的方法即为密钥，编码后的数据即为密文数据。解密过程是加密过程的逆运算，通过密钥对密文进行解码操作，输出即为明文。加密和解密的过程中，密钥必须是唯一而且可以被重复的，否则密文很容易被破解，或者根本无法破解，从而得不到原始数据。密钥是整个加密和解密过程的关键，因此，它的安全性决定了密文被破解的难易程度。
传统加密方法如中国发明专利《基于SM3算法和随机挑战码的登录验证方法及系统》(申请号：CN108347335A)中提出的设计，对目前广泛使用的MD5等国际算法进行了优化，增加了摘要信息位数和登录挑战码。这种设计是基于数据算法、在软件层面进行的加密过程，虽然在已有技术上进行了改进，但是本质上还是基于算法，易被监听，进而被破解；而且，复杂的操作步骤虽然增加了安全性，但同时也使得整个系统消耗大量的功耗、操作时间和存储空间；另外，对存储原始数据的存储器进行暴力破解，也可以直接避开加密解密算法而获得其中的数据。因此，基于数据算法的加密过程依然存在安全性不高、能效低的问题。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种加密与解密系统及其操作方法，旨在提高基于数据算法的加密方法中存在的低安全性、低能效的问题。
本发明提供了一种加密与解密系统，包括：密钥芯片、密文芯片、随机数产生器和外围电路；所述随机数产生器用于根据指令随机产生一系列二进制码；所述外围电路与所述密钥芯片和所述密文芯片均连接，用于读取所述密钥芯片中的密钥数据，并对所述密文芯片中的明文数据进行逻辑运算生成密文，即实现数据加密。
更进一步地，所述密钥芯片和所述密文芯片结构相同，均包括：由N个阻变单元和N个晶体管构成的阻变交叉杆阵列，以及与阵列对应的地址选择电路，阵列中的每个阻变单元都与一个晶体管串联；晶体管栅极与选择线(SL)相连，晶体管源极与字线(WL)相连，晶体管漏极与阻变单元正极相连，阻变单元负极与位线(BL)相连。
其中，所有阻变单元、晶体管的材料、参数均一致。
其中，当给阻变单元正负极两端施加超过第一阈值的正向电压脉冲时，阻变单元变为低阻态；当给阻变单元正负极两端施加超过第二阈值的负向电压脉冲时，阻变单元变为高阻态；阻变单元的低阻态记为逻辑值1，阻变单元的高阻态记为逻辑值0。
更进一步地，外围电路包括：控制器、密钥读写电路、密文读写电路、信号放大器和地址编码电路；所述密钥读写电路的第一输入端连接至所述随机数产生器的输出端，所述密钥读写电路的第二输入端连接至所述控制器的第一输出端，所述密钥读写电路的输出端连接至所述密钥芯片的第一输入端；所述密文读写电路的第一输入端连接至所述信号放大器的第一输出端，所述密文读写电路的第二输入端连接至所述控制器的第二输出端，所述密文读写电路的输出端连接至所述密文芯片的第一输入端；所述信号放大器的第一输入端连接至所述密钥芯片的输出端，所述信号放大器的第一输入端连接至所述控制器的第三输出端；所述地址编码电路的输入端连接至所述信号放大器的第二输出端，所述地址编码电路的第一输出端连接至所述密钥芯片的第二输入端，所述地址编码电路的第二输出端连接至所述密文芯片的第二输入端；所述控制器用于为所述密钥读写电路、所述密文读写电路、所述信号放大器和所述地址编码电路提供各种操作电压；所述密钥读写电路用于读取或写入密钥芯片中的数据；所述密文读写电路用于读取或写入密文芯片中的数据；所述信号放大器用于将密钥芯片中读取的电流信号转化为符合需要的电压信号；所述地址编码电路用于将密钥芯片和密文芯片中单元的地址关联并编码。
本发明还提供了一种基于上述的加密与解密系统的操作方法，可执行数据加密功能，包括下述步骤：
S11：通过所述随机数产生器产生随机脉冲序列，由所述控制器控制所述密钥读写电路对所述密钥芯片进行随机数据写入；
S12：通过所述控制器控制所述密文读写电路将明文数据写入所述密文芯片中；
S13：通过所述地址编码电路将所述密文芯片中明文数据的地址与所述密钥芯片中部分数据的地址关联，这部分数据即为密钥；
S14：读取所述密钥芯片中的密钥数据，并通过所述信号放大器及所述密文读写电路对所述密文芯片中的明文数据进行逻辑运算生成密文，即实现数据加密。
其中，逻辑运算为XOR逻辑。
本发明还提供了一种基于上述的加密与解密系统的操作方法，可执行数据解密功能，包括下述步骤：
S21：通过所述地址编码电路选取与所述密文芯片中密文数据地址对应的所述密钥芯片中的密钥；
S22：读取所述密钥芯片中的密钥数据，并通过所述信号放大器及所述密文读写电路对所述密文芯片中的密文进行逻辑运算生成明文数据，即实现数据解密。
其中，密钥芯片中的部分数据的位数由用户自定义。
其中，址编码电路中的缓存区用于存储关联所述密钥芯片中密钥地址和所述密文芯片中密文地址的信息。
通过本发明所构思的以上技术方案，与现有技术相比，由于使用器件的电阻状态作为密钥，密钥能够长久保存；随机产生以及离线存储密钥的特点，增强了密钥存储的安全性；在硬件的基础上，通过存储与逻辑运算一体化的加密解密方式，节约了功耗和延时，保障了密文不被暴力破解，提高了信息存储的安全性。
附图说明
图1为阻变器件的伏安特性曲线示意图；
图2为加密与解密系统的结构示意图；
图3为阻变单元芯片结构示意图；
图4为数据加密流程示意图；
图5为数据解密流程示意图；
图6为信号放大器电路示意图；
图7为XOR逻辑操作示意图；
图8为XOR逻辑真值图；
图9为本发明实施例一：数据的加密操作示意图；
图10为本发明实施例二：数据的解密操作示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在介绍本发明的技术方案之前，首先介绍阻变器件的一些特性，图1为双极性阻变器件的伏安特性曲线示意图。由图可知，当加在阻变器件两端的正向电压大于或等于第一阈值时，例如VSet，器件从高阻态变为低阻态；当加在阻变器件的负向电压小于或等于第二阈值时，例如VReset，器件从低阻态变为高阻态。
基于上述阻变器件的特性，本发明中通过控制阻变器件两端的电压，达到控制器件阻态的目的，通过阻变器件阻态的变化来写入二进制数据“0”和“1”。例如当阻变器件为低阻时，即写入数据1；当阻变器件为高阻时，即写入数据0。当然，也可以在阻变器件为低阻时，写入数据0；当阻变器件为高阻时，写入数据1。在本发明中，记阻变器件的高阻态为逻辑0，低阻态为逻辑1。
图1还标出了读取电压VRead的大小，VRead电压幅值远小于第一阈值和第二阈值，不会对阻变器件的阻态产生较大影响。
图2为本发明加密与解密系统示意图，具体包括：密钥芯片和密文芯片、随机数产生器和外围电路，其中外围电路由控制器、密钥读写电路、密文读写电路、信号放大器和地址编码电路组成。随机数产生器的输出端与密钥读写电路的输入端相连，密钥读写电路的输出端与密钥芯片相连，密钥芯片与信号放大器的输入端相连，信号放大器的输出端与密文读写电路的输入端相连，密文读写电路的输出端与密文芯片相连。控制器的输出端与密钥读写电路、密文读写电路和地址编码电路的输入端相连，地址编码电路的输出端与密钥芯片和密文芯片相连。
随机数产生器能根据指令随机产生一系列二进制码；
控制器为读写电路、信号放大器和地址编码电路提供各种操作电压；
密钥读写电路用于读取或写入密钥芯片中的数据；
密文读写电路用于读取或写入密文芯片中的数据；
信号放大器连接密钥芯片及密文读写电路，其功能为将密钥芯片中读取的电流信号转化为符合需要的电压信号；
地址编码电路将密钥芯片和密文芯片中单元的地址关联并编码。
图3为阻变单元芯片结构示意图，具体包括一块阻变交叉杆阵列，以及对应的芯片内地址选择电路。在阻变交叉杆阵列中，每个阻变单元与一个晶体管串联，晶体管栅极与选择线(SL)相连，晶体管源极与字线(WL)相连，晶体管漏极与阻变单元正极相连，阻变单元负极与位线(BL)相连。所有阻变单元、晶体管的材料、参数均一致。
当给阻变单元正负极两端施加超过第一阈值的正向电压脉冲时，阻变单元会变为低阻态；当给阻变单元正负极两端施加超过第二阈值的负向电压脉冲时，阻变单元会变为高阻态。将阻变单元的低阻态记为逻辑值1，将阻变单元的高阻态记为逻辑值0。其中，第一阈值和第二阈值是阻变单元的固有参数，不同的阻变单元所对应的阈值不同，当阻变单元确定后，本领域普通技术人员可以根据现有技术中提供的方法测出上述阈值。图4为基于该系统结构的加密操作流程示意图，具体包括下述操作步骤：
S101：随机数产生器产生二进制码；
S102：将二进制码数据写入密钥芯片中；
S103：将明文数据写入密文芯片中；
S104：将密文芯片中明文数据的地址与密钥芯片中用户自定义的数据的地址相关联；用户自定义的这部分数据即为密钥数据；
S105：将密钥芯片中密钥数据与密文芯片中的明文数据进行XOR逻辑运算；
S106：所有数据计算完毕，数据加密完成。
图5为基于该系统结构的解密操作流程示意图，具体包括下述操作步骤：
S201：读取密钥芯片中的密钥数据；
S202：将密钥数据与密文芯片中的密文数据进行XOR逻辑运算；
S203：所有数据计算完毕，数据解密完成。
图6为一种信号放大器示意图。从密钥芯片中读取部分数据的结果以电流IIN的形式输入进来，根据电路知识可得VOUT＝IIN·R，R的阻值远大于阻变器件的低阻态，具体阻值可根据实际情况确定。
当密钥芯片中单元存储的数据为1时，该单元为低阻态，读取的电流较大，因此VOUT为高电平，高电平记为逻辑1；当密钥芯片中单元存储的数据为0时，该单元为高阻态，读取的电流较小，因此VOUT为低电平，低电平记为逻辑0；综上，信号放大器将电流输入转换成了对应的电压输出；
图7为XOR逻辑操作示意图。为方便描述，令密钥芯片中密钥数据为p，密文芯片中明文数据/密文数据为q。对于阻变单元，p和q变量以阻态的形式表示；对于晶体管栅极、源极和阻变单元负极的端口，p和q变量以电压的形式表示。
当密文芯片中数据为0时，即q＝0，若p＝0，栅极电压小于晶体管开启电压，晶体管夹断，阻变单元的阻态不会发生变化，计算结果为0；若p＝1，栅极电压大于晶体管开启电压，晶体管导通，此时阻变单元正极为高电平，负极为低电平，使得阻变单元变为低阻态，计算结果为1。当芯片B中数据为1时，即q＝1，若p＝0，栅极电压小于晶体管开启电压，晶体管夹断，阻变单元的阻态不会发生变化，计算结果为1；若p＝1，栅极电压大于晶体管开启电压，晶体管导通，此时阻变单元正极为低电平，负极为高电平，使得阻变单元变为高阻态，计算结果为0；
图8为XOR逻辑真值图；
图9为本发明实施例一：数据的加密操作示意图。随机数产生器产生“10101001”的二进制码，并且已经写入密钥芯片中。密文芯片中已写入明文“01011010”。用户选取密钥芯片中前4位数据作为密钥，将密文芯片中的8位数据的地址与密钥芯片中的密钥数据地址相关联，即密钥芯片中的密钥数据为“1010”。
加密时，首先是密钥“1010”与密文芯片中前4位数据“0101”进行XOR逻辑运算，计算结果为“1111”，覆盖明文数据并直接存储在密文芯片中；然后密钥“1010”与密文芯片中后4位数据“1010”进行XOR逻辑运算，计算结果为“0000”，覆盖明文数据并直接存储在密文芯片中。“11110000”即为密文，加密过程完成；
图10为本发明实施例二：数据的解密操作示意图。由地址编码电路先确定与密文芯片中密文“11110000”对应的密钥地址，获取密钥“1010”。
解密时，首先是密钥“1010”与密文芯片中前4位数据“1111”进行XOR逻辑运算，计算结果为“0101”，覆盖密文数据并直接存储在密文芯片中；然后密钥“1010”与密文芯片中后4位数据“0000”进行XOR逻辑运算，计算结果为“1010”，覆盖密文数据并直接存储在密文芯片中。“01011010”即为明文，解密过程完成。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种加密与解密系统，其特征在于，包括：密钥芯片、密文芯片、随机数产生器和外围电路；
所述随机数产生器用于根据指令随机产生一系列二进制码，所述二进制码被写入密钥芯片；
所述密钥芯片和所述密文芯片结构相同，均包括：由N个阻变单元和N个晶体管构成的阻变交叉杆阵列，以及与阵列对应的地址选择电路，阵列中的每个阻变单元都与一个晶体管串联；晶体管栅极与选择线相连，晶体管源极与字线相连，晶体管漏极与阻变单元正极相连，阻变单元负极与位线相连；
所述外围电路与所述密钥芯片和所述密文芯片均连接，用于读取所述密钥芯片中的密钥数据p，并在读取密钥数据p之后，将密钥数据p转换为对应电压，施加在密文芯片的晶体管栅极；读取密文芯片中密文/明文数据q，并在读取密文/明文数据q之后，将密文/明文数据q转换为对应的电压，施加在密文芯片的阻变单元负极，将
Figure FDA0002963288650000011
转换为对应的电压，施加在密文芯片晶体管的源极；
所述外围电路包括信号放大器，所述信号放大器用于将密钥芯片中读取的电流信号转化为符合需要的电压信号。
2.如权利要求1所述的加密与解密系统，其特征在于，所有阻变单元、晶体管的材料、参数均一致。
3.如权利要求1所述的加密与解密系统，其特征在于，当给阻变单元正负极两端施加超过第一阈值的正向电压脉冲时，阻变单元变为低阻态；当给阻变单元正负极两端施加超过第二阈值的负向电压脉冲时，阻变单元变为高阻态；阻变单元的低阻态记为逻辑值1，阻变单元的高阻态记为逻辑值0。
4.如权利要求1-3任一项所述的加密与解密系统，其特征在于，所述外围电路还包括：控制器、密钥读写电路、密文读写电路和地址编码电路；
所述密钥读写电路的第一输入端连接至所述随机数产生器的输出端，所述密钥读写电路的第二输入端连接至所述控制器的第一输出端，所述密钥读写电路的输出端连接至所述密钥芯片的第一输入端；
所述密文读写电路的第一输入端连接至所述信号放大器的第一输出端，所述密文读写电路的第二输入端连接至所述控制器的第二输出端，所述密文读写电路的输出端连接至所述密文芯片的第一输入端；
所述信号放大器的第一输入端连接至所述密钥芯片的输出端，所述信号放大器的第一输入端连接至所述控制器的第三输出端；
所述地址编码电路的输入端连接至所述信号放大器的第二输出端，所述地址编码电路的第一输出端连接至所述密钥芯片的第二输入端，所述地址编码电路的第二输出端连接至所述密文芯片的第二输入端；
所述控制器用于为所述密钥读写电路、所述密文读写电路、所述信号放大器和所述地址编码电路提供各种操作电压；
所述密钥读写电路用于读取或写入密钥芯片中的数据；
所述密文读写电路用于读取或写入密文芯片中的数据；
所述地址编码电路用于将密钥芯片和密文芯片中单元的地址关联并编码。
5.一种如权利要求4所述的加密与解密系统的操作方法，其特征在于，可执行数据加密功能，包括下述步骤：
S11：通过所述随机数产生器产生随机脉冲序列，由所述控制器控制所述密钥读写电路对所述密钥芯片进行随机数据写入；
S12：通过所述控制器控制所述密文读写电路将明文数据写入所述密文芯片中；
S13：通过所述地址编码电路将所述密文芯片中明文数据的地址与所述密钥芯片中部分数据的地址关联，这部分数据即为密钥；
S14：读取所述密钥芯片中的密钥数据p，并通过所述信号放大器及所述密文读写电路对所述密文芯片中的明文数据进行XOR逻辑运算生成密文，即实现数据加密。
6.一种如权利要求4所述的加密与解密系统的操作方法，其特征在于，可执行数据解密功能，包括下述步骤：
S21：通过所述地址编码电路选取与所述密文芯片中密文数据地址对应的所述密钥芯片中的密钥；
S22：读取所述密钥芯片中的密钥数据p，并通过所述信号放大器及所述密文读写电路对所述密文芯片中的密文进行XOR逻辑运算生成明文数据，即实现数据解密。
7.如权利要求5或6所述的操作方法，其特征在于，所述密钥芯片中的部分数据的位数由用户自定义。
8.如权利要求7所述的操作方法，其特征在于，所述地址编码电路中的缓存区用于存储关联所述密钥芯片中密钥地址和所述密文芯片中密文地址的信息。
CN201811242297.7A 2018-10-24 2018-10-24 一种加密与解密系统及其操作方法 Active CN109359486B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811242297.7A CN109359486B (zh) 2018-10-24 2018-10-24 一种加密与解密系统及其操作方法
PCT/CN2019/095682 WO2020082820A1 (zh) 2018-10-24 2019-07-12 一种加密与解密系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811242297.7A CN109359486B (zh) 2018-10-24 2018-10-24 一种加密与解密系统及其操作方法

Publications (2)

Publication Number Publication Date
CN109359486A CN109359486A (zh) 2019-02-19
CN109359486B true CN109359486B (zh) 2021-07-27

Family

ID=65346489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811242297.7A Active CN109359486B (zh) 2018-10-24 2018-10-24 一种加密与解密系统及其操作方法

Country Status (2)

Country Link
CN (1) CN109359486B (zh)
WO (1) WO2020082820A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109359486B (zh) * 2018-10-24 2021-07-27 华中科技大学 一种加密与解密系统及其操作方法
CN110298181A (zh) * 2019-05-14 2019-10-01 北京航空航天大学 数据加密存储方法、数据解密方法以及加密存储器芯片
CN110989972B (zh) * 2019-12-05 2021-11-30 清华大学 随机数的生成方法及随机数生成器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104516834A (zh) * 2013-09-26 2015-04-15 英特尔公司 在永久存储器中的数据存储
CN105518786A (zh) * 2013-09-09 2016-04-20 高通股份有限公司 基于磁阻式随机存取存储器磁性隧道结的电阻率的物理不可克隆函数
EP3319265A1 (en) * 2016-11-08 2018-05-09 Honeywell International Inc. Configuration based cryptographic key generation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101369748B1 (ko) * 2006-12-04 2014-03-06 삼성전자주식회사 데이터 암호화 방법 및 그 장치
CN101001142A (zh) * 2007-01-17 2007-07-18 张建华 一种基于迭代随机数产生器的加解密方法
CN106656475B (zh) * 2017-01-09 2020-01-21 李朋林 一种用于高速加密的新型对称型密钥加密方法
CN109359486B (zh) * 2018-10-24 2021-07-27 华中科技大学 一种加密与解密系统及其操作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105518786A (zh) * 2013-09-09 2016-04-20 高通股份有限公司 基于磁阻式随机存取存储器磁性隧道结的电阻率的物理不可克隆函数
CN104516834A (zh) * 2013-09-26 2015-04-15 英特尔公司 在永久存储器中的数据存储
EP3319265A1 (en) * 2016-11-08 2018-05-09 Honeywell International Inc. Configuration based cryptographic key generation

Also Published As

Publication number Publication date
CN109359486A (zh) 2019-02-19
WO2020082820A1 (zh) 2020-04-30

Similar Documents

Publication Publication Date Title
US9529570B2 (en) Random number generation using pulsed programming parameters
CN109359486B (zh) 一种加密与解密系统及其操作方法
US9921975B2 (en) Cryptographic processing device having a non-volatile memory including memory cells in an initial or a variable state
CN108228475B (zh) 用于存储器损耗均衡的方法和装置
CN109994139A (zh) 一种基于单极性忆阻器的完备非易失逻辑实现方法及其应用
CN111581675A (zh) 一种基于阻变存储器的物理不可克隆函数电路结构
US11171650B2 (en) Reversible logic circuit and operation method thereof
CN107368755B (zh) 电路及其安全架构设计方法、装置、设备及存储介质
JP2020523722A (ja) 不揮発性メモリに基づくデータ自己破壊方法、及びシステム
US10992483B2 (en) Physically unclonable function device for use in user authentication system and operation method thereof
Xie et al. AIM: Fast and energy-efficient AES in-memory implementation for emerging non-volatile main memory
CN115858235B (zh) 循环冗余检验处理方法及装置、电路、电子设备和介质
CN108985077A (zh) 数据储存装置的控制器以及进阶数据抹除的方法
Liu et al. Categorization of multilevel-cell storage-class memory: an RRAM example
Kannan et al. Secure memristor-based main memory
Korenda et al. An error correction approach to memristors PUF-based key encapsulation
EP2899639B1 (en) Nonvolatile memory and electronic device
Majumder et al. Sneak path enabled authentication for memristive crossbar memories
WO2015140365A1 (es) Método y dispostivo para generar identificadores y números verdaderamente aleatorios
Nisar et al. Energy-efficient advanced data encryption system using spin-based computing-in-memory architecture
KR102246513B1 (ko) 물리적 복제 방지 기능을 가진 난수 발생 장치
US20200401534A1 (en) Storage class memory with in-memory one-time pad security
Zhang et al. Leakage-resilient memory-based physical unclonable function using phase change material
CN113535123A (zh) 具有通过位线预充电的物理不可克隆函数
Zhang et al. Pin tumbler lock: A shift based encryption mechanism for racetrack memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant