CN109359010A - 获取存储模块内部传输延时的方法及系统 - Google Patents

Abstract

本发明公开了获取存储模块内部传输延时的方法及系统，属于通信技术领域。获取存储模块内部传输延时的方法为：对所述通信接口进行延时处理，获取所述通信接口接收信号的第一延迟时间；获取所述存储单元的延时信息；根据所述采样时钟的时间周期、所述延时信息及所述第一延迟时间，计算所述控制单元的传输延时时间。本发明通过对通信接口进行延时处理，获取通信接口接收信号的第一延迟时间，根据采样时钟的时间周期、存储单元的延时信息及第一延迟时间，计算控制单元的传输延时时间(即：存储模块内部传输延时时间)，以实现准确获取存储模块内部传输延时时间的目的。

Description

获取存储模块内部传输延时的方法及系统

技术领域

本发明涉及通信技术领域，尤其涉及一种获取存储模块内部传输延时的方法及系统。

背景技术

在SDIO(Secure Digital Input and Output，安全数字输入输出)接口使用中，随着频率的增加，SDIO稳定性的问题也慢慢暴露出来。在SDIO接口(包含eMMC(全称：EmbeddedMulti Media Card))使用中，SDIO接口内部的控制单元传输延时，会对寄存器的设置有一定的参考意义，但由于控制单元传输延时是芯片内部设置，因此无法准确获得延时时间。

发明内容

针对无法获取控制单元传输延时的问题，现提供一种旨在实现可获取存储模块内部传输延时的方法及系统。

本发明提供了一种获取存储模块内部传输延时的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的上升沿对所述控制单元的通信接口进行采样；所述方法包括下述步骤：

对所述通信接口进行延时处理，获取所述通信接口接收信号的第一延迟时间；

获取所述存储单元的延时信息；

根据所述采样时钟的时间周期、所述延时信息及所述第一延迟时间，计算所述控制单元的传输延时时间。

优选的，所述对所述通信接口进行延时处理，获取所述通信接口的第一延迟时间，包括：

对所述通信接口进行延时处理，获取所述通信接口的边界；

根据所述通信接口的边界，获取所述通信接口的第一延迟时间。

优选的，所述延时信息包括：

所述存储单元的输出信号的第二延迟时间和所述存储单元与所述控制单元之间的传输时间。

优选的，根据所述采样时钟的时间周期、所述延时信息及所述第一延迟时间，计算所述控制单元的传输延时时间t1，包括：

t1＝(t0-t4-t3-2×t2)/2；

其中，t0表示采样时钟的时间周期，t2表示所述存储单元与所述控制单元之间的传输时间，t3表示所述存储单元的输出信号的第二延迟时间，t4表示所述通信接口的第一延迟时间。

本发明还提供了一种获取存储模块内部传输延时的系统，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的上升沿对所述控制单元的通信接口进行采样；所述系统包括：

处理单元，用于对所述通信接口进行延时处理，获取所述通信接口接收信号的第一延迟时间；

获取单元，用于获取所述存储单元的延时信息；

计算单元，用于根据所述采样时钟的时间周期、所述延时信息及所述第一延迟时间，计算所述控制单元的传输延时时间。

优选的，所述处理单元包括：

延时模块，用于对所述通信接口进行延时处理，获取所述通信接口的边界；

获取模块，用于根据所述通信接口的边界，获取所述通信接口的第一延迟时间。

优选的，所述延时信息包括：

所述存储单元的输出信号的第二延迟时间和所述存储单元与所述控制单元之间的传输时间。

优选的，所述计算单元用于根据所述采样时钟的时间周期、所述延时信息及所述第一延迟时间，计算所述控制单元的传输延时时间t1，包括：

t1＝(t0-t4-t3-2×t2)/2；

其中，t0表示采样时钟的时间周期，t2表示所述存储单元与所述控制单元之间的传输时间，t3表示所述存储单元的输出信号的第二延迟时间，t4表示所述通信接口的第一延迟时间。

上述技术方案的有益效果：

本技术方案中，通过对通信接口进行延时处理，获取通信接口接收信号的第一延迟时间，根据采样时钟的时间周期、存储单元的延时信息及第一延迟时间，计算控制单元的传输延时时间(即：存储模块内部传输延时时间)，以实现准确获取存储模块内部传输延时时间的目的。

附图说明

图1为本发明所述的获取存储模块内部传输延时的方法的一种实施例的流程图；

图2为本发明通信接口的有效窗口的一种实施例的示意图；

图3为本发明所述的获取存储模块内部传输延时的方法的一种实施例的时序图；

图4为本发明所述的获取存储模块内部传输延时的系统的一种实施例的模块图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

如图1所示，本发明提供了一种获取存储模块内部传输延时的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的上升沿对所述控制单元的通信接口进行采样；

需要说明的是，存储单元可采用SDIO单元；控制单元可采用SOC芯片。

所述方法包括下述步骤：

S1.对所述通信接口进行延时处理，获取所述通信接口接收信号的第一延迟时间；

进一步地，所述步骤S1可包括：

S11.对所述通信接口进行延时处理，获取所述通信接口的边界；

S12.根据所述通信接口的边界，获取所述通信接口的第一延迟时间。

其中，通信接口可以采用数据接口，也可以采用控制接口。

作为举例而非限定，如图2所示，通过SOC芯片内部寄存器的延时处理，来测得通信接口的边界，并通过根据每个阶梯的的延时，来计算第一延迟时间。图2中为41个延时阶梯(0x29为16进制，转换为10进制为41)，每个step(延时阶梯)为70皮秒(ps)，因此，第一延迟时间＝41×70＝2870ps＝2.87nS。

需要说明的是，SOC芯片读信号的寄存器有63个delay(延时)设置，每个延时阶梯为70皮秒(ps)。S2.获取所述存储单元的延时信息；

进一步地，所述延时信息包括：

所述存储单元的输出信号的第二延迟时间和所述存储单元与所述控制单元之间的传输时间。

S3.根据所述采样时钟的时间周期、所述延时信息及所述第一延迟时间，计算所述控制单元的传输延时时间，具体如下：

t1＝(t0-t4-t3-2×t2)/2；

其中，t0表示采样时钟的时间周期，t2表示所述存储单元与所述控制单元之间的传输时间，t3表示所述存储单元的输出信号的第二延迟时间，t4表示所述通信接口的第一延迟时间。

如图3所示，SOC芯片内部的采样时钟(Sample_CLOCK)和SOC芯片内部的输出时钟(CLOCK_OUT_1)为相同的相位，CLOCK_OUT_1经过内部延时t1后达到SOC芯片的管脚上的时钟CLOCK_OUT_2，再经过PCB上的走线延时t2达到SDIO单元端(即：测试点)，t3为SDIO单元端的数据线DATA_IN_1的输出延时，SDIO单元端的输出信号经过PCB上走线的延时t2后达到SOC芯片，再经过SOC芯片内部延时t1达到SOC芯片内部，通过延时处理可获取SOC芯片端接收到的信号与采样时钟延迟时间t4，采样时钟的时间周期为t0，可得到：

t0-t4＝t1+t2+t3+t2+t1，

进而可得到：t1＝(t0-t4-t3-2×t2)/2；

其中，t0表示采样时钟的时间周期(可采用示波器测量得到)，t1表示SOC芯片输出时钟在SOC芯片内部的时间延时时间，t2为经PCB上的走线的传输时间(可采用示波器测量得到)，t3为SDIO单元输出信号的延时时间(可采用示波器测量得到)，t4为通信接口接收信号的第一延迟时间(可通过调整SOC芯片内部寄存器得到)；

图3中CLOCK_OUT_1表示SOC芯片内部的输出时钟；CLOCK_OUT_2表示CLOCK_OUT1时钟经过SOC芯片内部延时后，到达SOC芯片管脚上的时钟；CLOCK_OUT_3表示CLOCK_OUT_2时钟经过PCB板上传输延时，达到SDIO单元端的时钟；DATA_IN_1表示SDIO单元的输出信号；DATA_IN_2表示DATA_IN_1经过PCB板上传输延时后，达到SOC芯片的管脚时的信号；DATA_IN_3表示DATA_IN_2经过SOC芯片内部，进入到SOC后延时的信号。

如图4所示，本发明还提供了一种获取存储模块内部传输延时的系统，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的上升沿对所述控制单元的通信接口进行采样；所述系统包括：处理单元1、获取单元2和计算单元3，其中：

处理单元1，用于对所述通信接口进行延时处理，获取所述通信接口接收信号的第一延迟时间；

获取单元2，用于获取所述存储单元的延时信息；

计算单元3，用于根据所述采样时钟的时间周期、所述延时信息及所述第一延迟时间，计算所述控制单元的传输延时时间。

需要说明的是，存储单元可采用SDIO单元；控制单元可采用SOC芯片。

进一步地，所述延时信息可包括：

所述存储单元的输出信号的第二延迟时间和所述存储单元与所述控制单元之间的传输时间。

在本实施例中，通过对通信接口进行延时处理，获取通信接口接收信号的第一延迟时间，根据采样时钟的时间周期、存储单元的延时信息及第一延迟时间，计算控制单元的传输延时时间(即：存储模块内部传输延时时间)，以实现准确获取存储模块内部传输延时时间的目的。

在优选的实施例中，所述处理单元1可包括：

延时模块，用于对所述通信接口进行延时处理，获取所述通信接口的边界；

获取模块，用于根据所述通信接口的边界，获取所述通信接口的第一延迟时间。

在优选的实施例中，所述计算单元3用于根据所述采样时钟的时间周期、所述延时信息及所述第一延迟时间，计算所述控制单元的传输延时时间t1，包括：

t1＝(t0-t4-t3-2×t2)/2；

其中，t0表示采样时钟的时间周期，t2表示所述存储单元与所述控制单元之间的传输时间，t3表示所述存储单元的输出信号的第二延迟时间，t4表示所述通信接口的第一延迟时间。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (8)

1.一种获取存储模块内部传输延时的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的上升沿对所述控制单元的通信接口进行采样；其特征在于，所述方法包括下述步骤：

对所述通信接口进行延时处理，获取所述通信接口接收信号的第一延迟时间；

获取所述存储单元的延时信息；

根据所述采样时钟的时间周期、所述延时信息及所述第一延迟时间，计算所述控制单元的传输延时时间。

2.根据权利要求1所述的取存储模块内部传输延时的方法，其特征在于，所述对所述通信接口进行延时处理，获取所述通信接口的第一延迟时间，包括：

对所述通信接口进行延时处理，获取所述通信接口的边界；

根据所述通信接口的边界，获取所述通信接口的第一延迟时间。

3.根据权利要求1所述的取存储模块内部传输延时的方法，其特征在于，所述延时信息包括：

所述存储单元的输出信号的第二延迟时间和所述存储单元与所述控制单元之间的传输时间。

4.根据权利要求3所述的取存储模块内部传输延时的方法，其特征在于，根据所述采样时钟的时间周期、所述延时信息及所述第一延迟时间，计算所述控制单元的传输延时时间t1，包括：

t1＝(t0-t4-t3-2×t2)/2；

其中，t0表示采样时钟的时间周期，t2表示所述存储单元与所述控制单元之间的传输时间，t3表示所述存储单元的输出信号的第二延迟时间，t4表示所述通信接口的第一延迟时间。

5.一种获取存储模块内部传输延时的系统，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的上升沿对所述控制单元的通信接口进行采样；其特征在于，所述系统包括：

处理单元，用于对所述通信接口进行延时处理，获取所述通信接口接收信号的第一延迟时间；

获取单元，用于获取所述存储单元的延时信息；

计算单元，用于根据所述采样时钟的时间周期、所述延时信息及所述第一延迟时间，计算所述控制单元的传输延时时间。

6.根据权利要求5所述的取存储模块内部传输延时的系统，其特征在于，所述处理单元包括：

延时模块，用于对所述通信接口进行延时处理，获取所述通信接口的边界；

获取模块，用于根据所述通信接口的边界，获取所述通信接口的第一延迟时间。

7.根据权利要求6所述的取存储模块内部传输延时的系统，其特征在于，所述延时信息包括：

所述存储单元的输出信号的第二延迟时间和所述存储单元与所述控制单元之间的传输时间。

8.根据权利要求7所述的取存储模块内部传输延时的系统，其特征在于，所述计算单元用于根据所述采样时钟的时间周期、所述延时信息及所述第一延迟时间，计算所述控制单元的传输延时时间t1，包括：

t1＝(t0-t4-t3-2×t2)/2；

其中，t0表示采样时钟的时间周期，t2表示所述存储单元与所述控制单元之间的传输时间，t3表示所述存储单元的输出信号的第二延迟时间，t4表示所述通信接口的第一延迟时间。