CN109346561A - 一种GaN基发光二极管外延片的制备方法 - Google Patents

一种GaN基发光二极管外延片的制备方法 Download PDF

Info

Publication number
CN109346561A
CN109346561A CN201810988857.7A CN201810988857A CN109346561A CN 109346561 A CN109346561 A CN 109346561A CN 201810988857 A CN201810988857 A CN 201810988857A CN 109346561 A CN109346561 A CN 109346561A
Authority
CN
China
Prior art keywords
pulse period
layer
source
pulse
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810988857.7A
Other languages
English (en)
Other versions
CN109346561B (zh
Inventor
丁杰
秦双娇
胡任浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201810988857.7A priority Critical patent/CN109346561B/zh
Publication of CN109346561A publication Critical patent/CN109346561A/zh
Application granted granted Critical
Publication of CN109346561B publication Critical patent/CN109346561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种GaN基发光二极管外延片的制备方法，属于发光二极管技术领域。方法：将衬底放置到生长反应室；顺次在衬底上生长低温GaN缓冲层、GaN成核层、n型GaN层和发光层；生成脉冲信号，并在第一脉冲周期的高电平，输入Ga源至生长反应室；在第二脉冲周期的高电平，输入Al源至生长反应室；在第三脉冲周期的高电平，输入In源至生长反应室；在第一脉冲周期的低电平、第二脉冲周期的低电平、以及第三脉冲周期的低电平，分别输入NH3至生长反应室；脉冲信号的第一个脉冲周期为第一、第二或第三脉冲周期，紧邻第一脉冲周期之后的脉冲周期是第二脉冲周期，紧邻第二脉冲周期之后的脉冲周期是第三脉冲周期，紧邻第三脉冲周期之后的脉冲周期是第一脉冲周期。

Description

一种GaN基发光二极管外延片的制备方法
技术领域
本发明涉及发光二极管技术领域，特别涉及一种GaN基发光二极管外延片的制备方法。
背景技术
GaN(氮化镓)是第三代宽禁带半导体材料的典型代表，具有优异的高热导率、耐高温、耐酸碱、高硬度等特型，被广泛应用于制作蓝、绿、以及紫外发光二极管。GaN基发光二极管通常包括外延片和设于外延片上的电极。
现有的一种GaN基发光二极管的外延片，其包括衬底、以及依次生长在衬底上的成核层、N型层、多量子阱层、EBL(Electron Blocking Layer，电子阻挡层)和P型层。其中，EBL为AlInGaN层，其通过抑制电子溢流出多量子阱层，提高载流子的注入效率。EBL的生长方法为，同时向生长反应室通入Al源(TMAl)、In源(TMIn)、Ga源(TEGa)以及N源(NH3)，在多量子阱层的表面生成AlInGaN层。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
TMAl、TMIn、TEGa与NH3同时输入时，TMAl与NH3、TMIn与NH3、以及TEGa与NH3会发生预反应，即TMAl与NH3、TMIn与NH3、以及TEGa与NH3碰撞时，在气相中形成少量纳米尺寸的粒子，粒子落到反应表面成为有害的成核中心，导致表面晶体质量较差，晶格失配和极化效应增强，降低了EBL中Al和In组分的掺杂效率，进而导致EBL有效势垒高度降低，电子溢流的可能性增加，从而降低了发光二极管的发光效率。
发明内容
本发明实施例提供了一种GaN基发光二极管外延片的制备方法，能够提高发光二极管的发光效率。所述技术方案如下：
本发明提供了一种GaN基发光二极管外延片的制备方法，所述方法包括：
将衬底放置到生长反应室；
顺次在所述衬底上生长低温GaN缓冲层、GaN成核层、n型GaN层和发光层；
生成脉冲信号，并在第一脉冲周期的高电平，输入Ga源至所述生长反应室；在第二脉冲周期的高电平，输入Al源至所述生长反应室；在第三脉冲周期的高电平，输入In源至所述生长反应室；在所述第一脉冲周期的低电平、所述第二脉冲周期的低电平、以及所述第三脉冲周期的低电平，分别输入NH3至所述生长反应室，以在所述发光层上形成AlInGaN电子阻挡层；所述脉冲信号的第一个脉冲周期为所述第一脉冲周期、所述第二脉冲周期或者所述第三脉冲周期，紧邻所述第一脉冲周期之后的脉冲周期是所述第二脉冲周期，紧邻所述第二脉冲周期之后的脉冲周期是所述第三脉冲周期，紧邻所述第三脉冲周期之后的脉冲周期是所述第一脉冲周期。
可选地，各个所述脉冲周期为2～80秒，所述脉冲周期的数量为50～200。
可选地，所述AlInGaN电子阻挡层的厚度为70～140nm。
可选地，所述Ga源为TMGa或者TEGa，当所述Ga源为所述TMGa时，所述TMGa的输入流量为30～50sccm；当所述Ga源为所述TEGa时，所述TEGa的输入流量为1000～1700sccm；
所述Al源为TMAl，所述TMAl的输入流量为100～200sccm；
所述In源为TMIn，所述TMIn的输入流量为200～400sccm。
可选地，所述NH3的流量为60～140L/min。
可选地，在所述第一脉冲周期的低电平输入的NH3的流量为90～110L/min，
在所述第二脉冲周期的低电平输入的NH3的流量为60～80L/min，
在所述第三脉冲周期的低电平输入的NH3的流量为120～140L/min。
可选地，所述AlInGaN电子阻挡层的生长温度为900～100℃，生长压力为50～150torr。
可选地，所述顺次在所述衬底上生长低温GaN缓冲层、GaN成核层、n型GaN层和发光层，包括：
顺次在所述衬底上生长低温GaN缓冲层、GaN成核层和n型GaN层；
以100～300torr为生长压力，在所述n型GaN层生长多量子阱结构，以形成所述发光层；所述多量子阱结构中阱层的生长温度为750～830℃，各个阱层的厚度为20～40nm；所述多量子阱结构中垒层的生长温度为830～900℃，各个垒层的厚度为60～100nm。
可选地，所述方法还包括：
在所述AlInGaN电子阻挡层上生长p型GaN层。
本发明实施例提供的技术方案带来的有益效果是：通过在脉冲周期的高电平输入Ga源、Al源和In源，在脉冲周期的低电平输入NH3，实现了NH3、Ga源、Al源和In源的分时运输，这样，减少了与NH3进行直接碰撞的Ga源、Al源和In源的数量，减小了预反应现象，提高了晶体质量，进而提高了Al和In组分的掺杂效率，Al和In含量的增加，可以增加EBL层的有效势垒高度，提高电子阻挡能力，从而提高发光二极管的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种GaN基发光二极管外延片的制备方法的流程图；
图2是本发明实施例提供的一种GaN基发光二极管外延片的制备方法的流程图；
图3是本发明实施例提供的脉冲信号示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1示出了本发明实施例提供的一种GaN基发光二极管外延片的制备方法，参见图1，该方法流程包括如下步骤。
步骤101、将衬底放置到生长反应室。
步骤102、顺次在衬底上生长低温GaN缓冲层、GaN成核层、n型GaN层和发光层。
步骤103、生成脉冲信号，并在第一脉冲周期的高电平，输入Ga源至生长反应室；在第二脉冲周期的高电平，输入Al源至生长反应室；在第三脉冲周期的高电平，输入In源至生长反应室；在第一脉冲周期的低电平、第二脉冲周期的低电平、以及第三脉冲周期的低电平，分别输入NH3至生长反应室，以在发光层上形成AlInGaN电子阻挡层。
其中，脉冲信号的第一个脉冲周期为第一脉冲周期、第二脉冲周期或者第三脉冲周期。紧邻第一脉冲周期之后的脉冲周期是第二脉冲周期，紧邻第二脉冲周期之后的脉冲周期是第三脉冲周期，紧邻第三脉冲周期之后的脉冲周期是第一脉冲周期。
本发明实施例通过在脉冲周期的高电平输入Ga源、Al源和In源，在脉冲周期的低电平输入NH3，实现了NH3、Ga源、Al源和In源的分时运输，这样，减少了与NH3进行直接碰撞的Ga源、Al源和In源的数量，减小了预反应现象，提高了晶体质量，进而提高了Al和In组分的掺杂效率，Al和In含量的增加，可以增加EBL层的有效势垒高度，提高电子阻挡能力，从而提高发光二极管的发光效率。
图2示出了本发明实施例提供的一种GaN基发光二极管外延片的制备方法。该制备方法可以采用Veeco K465i or C4MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)设备实现。在该制备方法中，以高纯H2(氢气)、以及N2(氮气)作为载气，以TMGa(三甲基稼)或者TEGa(三乙基稼)作为Ga源，以TMAl(三甲基铝)作为Al源，以TMIn(三甲基铟)作为In源，以NH3(氨气)作为N源，用SiH4(硅烷)作为n型掺杂剂，用CP2Mg(二茂镁)作为p型掺杂剂。参见图2，该方法流程包括如下步骤。
步骤201、将衬底放置到生长反应室。
其中，衬底可以是蓝宝石衬底。
步骤202、对衬底进行处理。
示例性地，衬底的处理方式包括：首先，对衬底进行退火处理；退火温度可以为1050℃，退火气氛为纯氢气气氛。其次，对衬底进行氮化处理。
步骤203、顺次在衬底上生长低温GaN缓冲层、GaN成核层和n型GaN层。
低温GaN缓冲层的生长方式包括：对衬底进行氮化处理后，将反应室的温度下降到540℃，在衬底上生长低温GaN缓冲层。低温GaN缓冲层的厚度可以是25nm。
GaN成核层(又称高温不掺杂氮化镓层)的生长方式包括：首先，在低温GaN缓冲层生长结束后，将反应室的温度升高至1040℃，对低温GaN缓冲层进行退火处理，退火时间为8分钟。其次，完成退火之后，在低温GaN缓冲层上生长GaN成核层。GaN成核层的厚度可以为1μm。
n型GaN层(又称n型GaN导电层)的生长方式包括：在GaN成核层生长结束后，在GaN成核层上生长n型GaN层，n型GaN层的厚度可以为2μm。
步骤204、在n型GaN层上生长发光层(又称多量子阱层)。
该发光层为多量子阱结构，多量子阱结构可以包括10个周期的多量子阱垒，阱层为InGaN阱层，垒层为GaN垒层。本实施例提供如下两种方式生长发光层。
在第一种实施方式中，可以直接在n型GaN层上生长发光层。步骤204可以包括：以100～300torr为生长压力，在n型GaN层生长多量子阱结构。其中，多量子阱结构中InGaN阱层的生长温度可以为750～830℃，各个InGaN阱层的厚度可以为20～40nm；多量子阱结构中GaN垒层的生长温度可以为830～900℃，各个GaN垒层的厚度可以为60～100nm。
在第二种实施方式中，可以先在n型GaN层上生长应力释放层，再在应力释放层上生长发光层。应力释放层可以包括6个周期的多量子阱垒，阱层为InGaN阱层，垒层为GaN垒层。InGaN阱层厚度可以为2nm，GaN垒层厚度可以为30nm，生长压力可以为300torr。发光层的生长方式可以与第一种实施方式中发光层的生长方式相同，在此不再赘述。
发光层是InGaN和GaN交替生长的超晶格结构，其对载流子起限制作用：当电流通过发光二极管时，n型层中的电子和p型层中的空穴被限制在量子阱层中发光。
步骤205、生成脉冲信号，并在第一脉冲周期的高电平，输入Ga源至生长反应室；在第二脉冲周期的高电平，输入Al源至生长反应室；在第三脉冲周期的高电平，输入In源至生长反应室；在第一脉冲周期的低电平、第二脉冲周期的低电平、以及第三脉冲周期的低电平，分别输入NH3至生长反应室，以在发光层上形成AlInGaN电子阻挡层。
其中，脉冲信号的第一个脉冲周期为第一脉冲周期、第二脉冲周期或者第三脉冲周期。紧邻第一脉冲周期之后的脉冲周期是第二脉冲周期，紧邻第二脉冲周期之后的脉冲周期是第三脉冲周期，紧邻第三脉冲周期之后的脉冲周期是第一脉冲周期。
示例性地，脉冲信号的第一个脉冲周期为第一脉冲周期。这样，先输入Ga源，接着再依次输入Al源和In源。因为Al和In是掺杂元素，先输入Ga源生长GaN作为基础，后面掺入Al和In源，整体的晶体质量比先通入Al和In源要好。
示例性地，脉冲信号的各个脉冲周期可以为2～80s(秒)，脉冲周期的数量可以为50～200。第一脉冲周期、第二脉冲周期、以及第三脉冲周期均可以是2～80s。这样，EBL的整体厚度比较适宜，并且，各个脉冲周期中NH3和金属有机源材料间隔时间比较合适，能够避免各个脉冲周期中NH3和金属有机源材料分开太短，达不到应有的效果，或者NH3和金属有机源材料间隔太长，浪费源效，影响整体的生长速率和厚度。
示例性地，AlInGaN电子阻挡层的厚度可以为70～140nm。
示例性地，当Ga源为TEGa时，TEGa的输入流量可以为1000～1700sccm。当Ga源为TMGa时，TMGa的输入流量可以为30～50sccm。作为Al源的TMAl的输入流量可以为100～200sccm。作为In源的TMIn的输入流量可以为200～400sccm。
第一脉冲周期、第二脉冲周期、以及第三脉冲周期中，NH3的输入流量可以相同，也可以不同。当NH3的输入流量相同时，NH3的流量可以为60～140L/min。当NH3的输入流量不同时，在第一脉冲周期的低电平输入的NH3的流量可以为90～110L/min，在第二脉冲周期的低电平输入的NH3的流量可以为60～80L/min，在第三脉冲周期的低电平输入的NH3的流量可以为120～140L/min。示例性地，在第一脉冲周期的低电平输入的NH3的流量可以为100L/min，在第二脉冲周期的低电平输入的NH3的流量可以为70L/min，在第三脉冲周期的低电平输入的NH3的流量可以为130L/min。Ga源、Al源和In源均为Ⅲ族金属有机源材料。在每种Ⅲ族金属有机源材料停止后通入NH3的流量不同时，可以保证不同Ⅲ族金属有机源材料所需的最佳V/Ⅲ比，例如第一脉冲周期内，TEGa的输入流量可以为1000～1700sccm，NH3的流量可以为90～110L/min，能够有效提高晶体质量。
示例性地，AlInGaN电子阻挡层的生长温度可以为900～100℃，生长压力可以为50～150torr。
示例性地，在AlInGaN电子阻挡层的生长期间，脉冲周期为8s，脉冲周期的数量为60，AlInGaN电子阻挡层的厚度为100nm。NH3、TEGa、TMAl、TMIn气流可以按照图3所示的通入顺序通入生长反应室。参见图3，第一个脉冲周期为第一脉冲周期A，第一脉冲周期A的高电平输入TEGa；第二个脉冲周期为第二脉冲周期B，第二脉冲周期B的高电平输入TMAl；第三个脉冲周期为第三脉冲周期C，第三脉冲周期C的高电平输入TMIn；第四个脉冲周期为第一脉冲周期A，第五个脉冲周期为第二脉冲周期B，第六个脉冲周期为第三脉冲周期C，以此类推。
步骤206、在AlInGaN电子阻挡层上生长p型GaN层。
在AlInGaN电子阻挡层生长结束后，生长p型GaN层(又称p型氮化镓导电层)，p型GaN层的厚度可以为0.2μm。
步骤207、在p型GaN层上生长p型接触层。
在p型GaN层生长结束后，生长P型接触层，P型接触层的厚度可以为15nm。
所有外延工艺生长结束后，将生长反应室的温度降至800℃，在纯氮气氛围对外延片进行退火处理，退火时间可以是10min，然后降至室温，结束外延工艺生长。外延片可以经过清洗、沉积、光刻和刻蚀等半导体加工工艺制程后，分割成发光二极管。
本发明实施例通过在脉冲周期的高电平输入Ga源、Al源和In源，在脉冲周期的低电平输入NH3，实现了NH3、Ga源、Al源和In源的分时运输，这样，减少了与NH3进行直接碰撞的Ga源、Al源和In源的数量，减小了预反应现象，提高了晶体质量，进而提高了Al和In组分的掺杂效率，Al和In含量的增加，可以增加EBL层的有效势垒高度，提高电子阻挡能力，从而提高发光二极管的发光效率。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种GaN基发光二极管外延片的制备方法，其特征在于，所述方法包括：
将衬底放置到生长反应室；
顺次在所述衬底上生长低温GaN缓冲层、GaN成核层、n型GaN层和发光层；
生成脉冲信号，并在第一脉冲周期的高电平，输入Ga源至所述生长反应室；在第二脉冲周期的高电平，输入Al源至所述生长反应室；在第三脉冲周期的高电平，输入In源至所述生长反应室；在所述第一脉冲周期的低电平、所述第二脉冲周期的低电平、以及所述第三脉冲周期的低电平，分别输入NH3至所述生长反应室，以在所述发光层上形成AlInGaN电子阻挡层；所述脉冲信号的第一个脉冲周期为所述第一脉冲周期、所述第二脉冲周期或者所述第三脉冲周期，紧邻所述第一脉冲周期之后的脉冲周期是所述第二脉冲周期，紧邻所述第二脉冲周期之后的脉冲周期是所述第三脉冲周期，紧邻所述第三脉冲周期之后的脉冲周期是所述第一脉冲周期。
2.根据权利要求1所述的方法，其特征在于，各个所述脉冲周期为2～80秒，所述脉冲周期的数量为50～200。
3.根据权利要求2所述的方法，其特征在于，所述AlInGaN电子阻挡层的厚度为70～140nm。
4.根据权利要求1所述的方法，其特征在于，
所述Ga源为TMGa或者TEGa，当所述Ga源为所述TMGa时，所述TMGa的输入流量为30～50sccm；当所述Ga源为所述TEGa时，所述TEGa的输入流量为1000～1700sccm；
所述Al源为TMAl，所述TMAl的输入流量为100～200sccm；
所述In源为TMIn，所述TMIn的输入流量为200～400sccm。
5.根据权利要求4所述的方法，其特征在于，所述NH3的流量为60～140L/min。
6.根据权利要求4所述的方法，其特征在于，
在所述第一脉冲周期的低电平输入的NH3的流量为90～110L/min，
在所述第二脉冲周期的低电平输入的NH3的流量为60～80L/min，
在所述第三脉冲周期的低电平输入的NH3的流量为120～140L/min。
7.根据权利要求1所述的方法，其特征在于，
所述AlInGaN电子阻挡层的生长温度为900～100℃，生长压力为50～150torr。
8.根据权利要求1所述的方法，其特征在于，所述顺次在所述衬底上生长低温GaN缓冲层、GaN成核层、n型GaN层和发光层，包括：
顺次在所述衬底上生长低温GaN缓冲层、GaN成核层和n型GaN层；
以100～300torr为生长压力，在所述n型GaN层生长多量子阱结构；所述多量子阱结构中阱层的生长温度为750～830℃，各个所述阱层的厚度为20～40nm；所述多量子阱结构中垒层的生长温度为830～900℃，各个所述垒层的厚度为60～100nm。
9.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述AlInGaN电子阻挡层上生长p型GaN层。
CN201810988857.7A 2018-08-28 2018-08-28 一种GaN基发光二极管外延片的制备方法 Active CN109346561B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810988857.7A CN109346561B (zh) 2018-08-28 2018-08-28 一种GaN基发光二极管外延片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810988857.7A CN109346561B (zh) 2018-08-28 2018-08-28 一种GaN基发光二极管外延片的制备方法

Publications (2)

Publication Number Publication Date
CN109346561A true CN109346561A (zh) 2019-02-15
CN109346561B CN109346561B (zh) 2020-04-14

Family

ID=65291925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810988857.7A Active CN109346561B (zh) 2018-08-28 2018-08-28 一种GaN基发光二极管外延片的制备方法

Country Status (1)

Country Link
CN (1) CN109346561B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242463A (zh) * 2020-09-29 2021-01-19 苏州紫灿科技有限公司 一种脉冲掺杂电子阻挡层的深紫外led及其制备方法
CN112768570A (zh) * 2020-12-31 2021-05-07 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057688A1 (en) * 2007-08-27 2009-03-05 Riken Optical semiconductor device and manufacturing method therefor
CN102157657A (zh) * 2011-01-26 2011-08-17 中山大学 一种GaN基发光二极管以及制作方法
CN105990106A (zh) * 2015-02-13 2016-10-05 中国科学院苏州纳米技术与纳米仿生研究所 半导体异质结构、其制备方法及应用

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057688A1 (en) * 2007-08-27 2009-03-05 Riken Optical semiconductor device and manufacturing method therefor
CN102157657A (zh) * 2011-01-26 2011-08-17 中山大学 一种GaN基发光二极管以及制作方法
CN105990106A (zh) * 2015-02-13 2016-10-05 中国科学院苏州纳米技术与纳米仿生研究所 半导体异质结构、其制备方法及应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242463A (zh) * 2020-09-29 2021-01-19 苏州紫灿科技有限公司 一种脉冲掺杂电子阻挡层的深紫外led及其制备方法
CN112768570A (zh) * 2020-12-31 2021-05-07 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片的制造方法

Also Published As

Publication number Publication date
CN109346561B (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
CN106784210B (zh) 一种发光二极管的外延片及其制作方法
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN109119515B (zh) 一种发光二极管外延片及其制造方法
US8716046B2 (en) Light emitting device and method for manufacturing the same
CN107452843B (zh) 一种发光二极管外延片及其制备方法
CN106159048B (zh) 一种发光二极管外延片及其生长方法
CN108649109A (zh) 一种发光二极管外延片及其制造方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN109103303B (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
KR20210007797A (ko) 자외선 led 및 그 제조 방법
CN110518099A (zh) 一种高效发光二极管及制作方法
CN109360873A (zh) 一种GaN基发光二极管外延片及其制备方法
CN109904066B (zh) GaN基发光二极管外延片的制备方法
CN109346561A (zh) 一种GaN基发光二极管外延片的制备方法
CN112687773B (zh) 紫外发光二极管的外延片及其制备方法
CN109994580A (zh) 发光二极管的外延片及其制作方法
CN109802022B (zh) 一种GaN基发光二极管外延片及其制备方法
CN110459652A (zh) AlGaN基紫外LED器件及其制备方法与应用
CN109786522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN105679898B (zh) 具有翘曲调节结构层的led外延结构及其生长方法
CN109346580B (zh) 一种发光二极管外延片的制造方法
CN114464709B (zh) 一种led外延片、外延生长方法及led芯片
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN114373840A (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant