CN109314095A - 笼式屏蔽中介层电感 - Google Patents

笼式屏蔽中介层电感 Download PDF

Info

Publication number
CN109314095A
CN109314095A CN201780006531.3A CN201780006531A CN109314095A CN 109314095 A CN109314095 A CN 109314095A CN 201780006531 A CN201780006531 A CN 201780006531A CN 109314095 A CN109314095 A CN 109314095A
Authority
CN
China
Prior art keywords
cage
substrate
inductor
conductive
intermediary layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780006531.3A
Other languages
English (en)
Other versions
CN109314095B (zh
Inventor
刘西柯
戴逸飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merheng Technology Group Co Ltd
Original Assignee
Merheng Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Merheng Technology Group Co Ltd filed Critical Merheng Technology Group Co Ltd
Publication of CN109314095A publication Critical patent/CN109314095A/zh
Application granted granted Critical
Publication of CN109314095B publication Critical patent/CN109314095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开的微电子组件使用集成中介层笼以减少对(和来自)高频部件的电磁干扰。一个说明性实施例包括：至少一个IC管芯，具有用于多个振荡器的驱动核，所述IC管芯以倒装芯片配置附接到(中介层)衬底，所述衬底具有：与所述驱动核电耦合的多个电感器，每个电感器被包围在集成到所述衬底中的对应导电笼内，以减少所述电感器之间的相互耦合和通过衬底耦合的噪声。示例性中介层实施例包括：布置成与至少一个IC管芯上的微凸块电连接的上触点；形成多个电感器的金属化和介电层，每个电感器均被导电笼的条围绕；布置成与封装衬底上的凸块电连接的下触点；以及具有电耦合到所述下触点的多个TSV(穿透硅通孔)的衬底。每个所述条包括：至少一个所述TSV、穿过所述金属化和介电层的至少一个通孔、和至少一个上触点。

Description

笼式屏蔽中介层电感
背景技术
数字通信通过具有一个或多个指定通信信道(例如，载波波长或频带)的中间通信介质(例如，光纤电缆或绝缘铜线)在发送设备与接收设备之间发生。每个发送设备通常以固定的码元速率传输码元，而每个接收设备检测(可能损坏的)码元序列并且试图重构被传输的数据。
“码元”是被称为“码元间隔”的持续了固定时间段的信道的状态或有效状态。码元可以是例如电压或电流电平、光学功率水平、相位值或者特定频率或波长。从一个信道状态到另一个信道状态的变化被称为码元转变。每个码元可以表示(即，编码)一个或多个二进制数据位。可替代地，数据可以用码元转变或用两个或更多个码元的序列来表示。最简单的数字通信链路每个符号只使用一个比特；二进制“0”由一个码元(例如，第一范围内的电压或电流信号)来表示，而二进制“1”由另一码元(例如，第二范围内的电压或电流信号)来表示。信道非理想性产生分散，所述分散可以使每个码元扰乱其邻近码元，造成码间干扰(ISI)。随着码元速率增大，ISI可能使得接收设备难以判定在每个间隔(尤其是在这种ISI与加性噪声组合时)发送哪些码元。
作为用于从降级的模拟信号中恢复数字数据的过程的一部分，接收器获得所述信号的离散样本。采样定时通常是所述过程的关键部分，因为其直接影响由离散样本处理的信噪比。用于检测和追踪最佳样本时间的策略在简单性与性能之间存在变化的折衷程度。在多信道环境中，在确定简单性与性能之间的最佳平衡时必须将附加性能考虑因素考虑在内。这种性能考虑因素包括可归因于对时钟恢复模块中的电感器的电磁场干扰的定时抖动。在高数据速率下(例如，超过25Gb/s)，定时抖动可能是一个关键性能因素。
可变频率振荡器中定时抖动的一个潜在原因是来自其他附近振荡器的噪声或干扰，特别是多信道收发器中集成振荡器的电感器之间的电磁干扰。以前为最小化这种干扰的尝试采用宽间距(这浪费了管芯空间)以及电感器环路布置，这种电感器环路布置以明显增加的导体长度(以及因此增加的电感器电阻)为代价来减少辐射场，同时继续要求集成电路模块上的不希望的面积量。
发明内容
因此，本文公开了使用集成中介层笼的微电子组件和方法，以减少与诸如电感器的高频部件的电磁干扰(和来自诸如电感器的高频部件的电磁干扰)。一个示例性微电子组件实施例包括：具有用于多个振荡器的驱动核的至少一个IC(集成电路)管芯；以及以倒装芯片配置电连接到至少一个IC管芯的(内插器)衬底，衬底具有：多个电感器，所述多个电感器中的每一个电耦合到所述驱动核中的对应的一个；以及集成到衬底中的多个导电笼，所述驱动核中的每一个与导电笼中的相应导电笼相关联，该相应导电笼减少与耦合到该驱动核的所述多个电感器中的一个或多个的电磁干扰。
示例性中介层实施例包括：布置成与至少一个IC(集成电路)管芯上的微凸块电连接的上触点；形成多个电感器的金属化和介电层，每个电感器均被导电笼的条围绕；布置成与封装衬底上的凸块电连接的下触点；以及具有电耦合到下触点的多个TSV(穿透硅通孔)的中介层衬底。每个条包括：所述TSV中的至少一个，穿过金属化和介电层的至少一个通孔，和至少一个上触点。
用于减少微电子组件中的多个振荡器之间的电磁干扰的说明性方法实施例，包括：以倒装芯片配置将至少一个IC(集成电路)管芯耦合到衬底，至少一个IC管芯具有用于振荡器的驱动核。作为这种耦合的一部分，该方法包括：将每个驱动核电连接到衬底上的电感器；以及通过将至少一个IC管芯的导电表面或网格层电连接到所述衬底上的导电笼条而在所述电感器中的至少一个周围提供导电笼的上边界。
前述实施例中的每一个可以单独或组合地使用，并且可以以任何合适的组合来用以下可选特征中的任何一个或多个来进一步实现：
-至少一个IC管芯包括形成多个导电笼中的至少一个笼的上边界的导电网格或表面层。
-导电网格或表面层通过微凸块或其他导电互连而电连接到所述至少一个笼。
-多个导电笼中的每一个包括围绕耦合到给定驱动核的所述多个电感器中的一个或多个的电连接通孔的布置。
-衬底可以是封装衬底或中介层。
-多个导电笼中的每一个包括围绕耦合到给定驱动核的所述多个电感器中的一个或多个的电连接TSV(穿透硅通孔)的布置。
-多个电感器形成在中介层的上金属层上。
-中介层可以包括具有导电表面或网格层的下表面，该导电表面或网格层形成多个导电笼中的至少一个笼的下边界。
-微电子组件还包括经由焊料凸块阵列电连接到中介层的封装衬底。
-封装衬底可以包括形成多个导电笼中的至少一个笼的下边界的导电表面层。
-表面层经由所述阵列中的焊料凸块电连接到所述至少一个笼。
-多个振荡器是可调频率振荡器。
-至少一个IC管芯包括采用多个振荡器中的一个振荡器用于时钟恢复的至少一个接收器，并且还包括采用多个振荡器中的另一个的另一接收器或发射器。
-中介层可以包括电连接条的导电环。
-中介层包括在中介层衬底的下侧上电连接条的导电表面或网格。
-衬底是其上触点连接到至少一个IC管芯上的触点的中介层。
-该方法还包括：将中介层的下触点焊接到封装衬底的内部触点，其中所述焊接包括通过将封装衬底的导电表面或网格层电连接到导电条而提供导电笼的下边界。
-衬底包括用于为每个电感器提供相应导电笼的笼条。
-每个笼条包括通向至少一个IC管芯表面层的接触路径，通向封装衬底的接触路径。
附图说明
在附图中：
图1示出了说明性计算机网络。
图2是说明性收发器的功能框图。
图3是带有潜在独立时钟恢复模块的集成多信道接收器的功能框图。
图4是说明性压控振荡器的电路图。
图5是说明性环路电感器配置的布局示意图。
图6A是说明性微电子组件的局部横截面。
图6B是图6A横截面的特写图。
图6C是集成中介层笼的剖视等距视图。
图7是说明性干扰减少方法的流程图。
然而，应理解，附图和详细说明中所给出的特定实施例不限制本公开。相反，它们为普通技术人员提供用于辨别包含在所附权利要求书的范围内的替代形式、等效物和修改的基础。
术语
集成电路(“IC”)管芯是IC晶片的切块单元。(在这里，“管芯(dice)”将被用作管芯(die)的复数形式。)具有节点、引脚、接线柱、焊盘、端子、引线、凸块、球或其它电触点(本文统称为“触点”)的准备用于焊接或其他电连接并入较大的电路或系统的封装形式的单一IC管芯可被称为IC芯片。当多个IC芯片被封装在一起时，例如，作为多芯片模块或封装内系统，封装单元在此被称为“微电子组件”。多个IC管芯可以直接附接到封装衬底，其可以采取层压电路板或陶瓷、玻璃或半导体衬底的形式，并且通常在IC管芯上具有比迹线大得多(数量级)的印刷或蚀刻迹线。由于这种尺寸差异会对IC管芯之间的通信性能产生不利影响，因此至少一些微电子组件采用所谓的2.5D或3D技术。在3D技术中，IC管芯堆叠在一起以提供相邻管芯之间的直接电连接。然而，这种堆叠会使封装难以提供足够的散热。在2.5D技术中，IC管芯中的至少一些被附连到“中介层(interposer)”，而中介层进而可以附连到封装衬底。中介层可以是使用穿透硅通孔(TSV)在其上表面(用于IC管芯)和其下表面(用于封装衬底)两者上提供触点的硅衬底。中介层上的迹线可以更接近地匹配IC管芯上的迹线的尺寸以改进管芯之间的通信性能，并且可以并入有意的电感和电容元件以提供与封装衬底上的触点和迹线更好的阻抗匹配。只要它们的密度和功耗受到限制，就可以将有限数量的有源器件(例如晶体管)结合到中介层中，而不面对3D技术的散热困难。
当未经限定时，术语“衬底”可以指封装衬底、中介层、IC管芯或提供用于将管芯的集成电路元件电连接到微电子组件的其他元件或外部触点的任何其他形式的平台。
具体实施方式
所公开的设备和方法参考说明性上下文得到最好的理解。因此，图1示出了说明性通信网络100，所述说明性通信网络具有将在终端节点110至122(所述终端节点表示移动设备、便携式计算机、工作站、服务器、网络附接存储系统以及其他这种通信源和目的地)之间引导和中继通信信号的节点102、104、106(表示交换机、路由器、基站、网关以及其他形式的通信设备)互连的通信链路108。通信网络100可以是或者包括例如互联网、广域网或局域网。
通信链路108可以是有线或无线通信信道。在一个示例中，通信链路可以是具有各自承载相应信道上的多个已调制光信号的光纤束的光纤电缆。许多光纤电缆具有多个光纤束，其中，每个光纤承载多个信道。在信息信号的这种密集封包(其也可以在其他形式的无线或有线通信链路中找到)的情况下，高度集成的通信收发器对于与通信设备的高效对接是有利的。期望将用于多个发射器模块和多个接收器模块的集成电路组合成单个封装单元，诸如微电子组件。这种环境呈现了多个发射器或接收器模块之间可能的干扰问题。
图2示出了耦合至终端节点203中的说明性收发器202的一个这种光纤200。(束中的每个光纤可以耦合至终端节点中的不同收发器。)光连接器204将光纤200耦合至光环行器206。环行器206将输入光信号转发至将不同信道分开并为每个检测器210提供一个信道的信道分路器208。多个检测器210各自将光信号中的一个光信号转换成电气接收信号。集成的多信道接收器212对电气接收信号进行操作以提取相应的数字数据流。接口模块214缓冲数字数据流，并根据标准I/O总线协议，将数字数据流转换为对于终端节点的内部总线216的通信合适的格式。在一些实施例中，由接口模块执行的转换包括误差校正和有效载荷提取。
接口模块214还从接口总线216处接受数字数据以用于传输。在至少一些实施例中，接口模块214用适当的报头和帧结束标记来将数据包封化(packetize)，可选地添加误差校正编码层和/或校验和。多信道发射器222从接口模块214接受传输数据流并且将数字信号转换成用于发射极220的模拟电气驱动信号，使所述发射极生成耦合至信道耦合器218的光学信号。信道耦合器218将所述光学信号作为组合的光学信号提供给环行器206，所述环行器将其作为输出信号转发给光纤200。尽管所示实施例将多信道接收机212和多信道发射机222表示为分离的4信道设备，但所设想的实施例包括具有用于多达16个信道的发射和接收能力的微电子组件(即收发机)。这个预期的实施例是说明性的而非限制性的
可以以非常高的码元速率执行光信号调制，从而使得接收器必须在不牺牲维持足够的信噪比所需要的精度的情况下以相应高采样的速率数字化电接收信号。
图3示出了由说明性集成多信道接收器212实现的一种“时钟和数据恢复”技术。接收器212包括用于电气接收信号302中的每一个的单独的接收模块300。在每个接收模块300内，模数转换器304在与时钟信号的转变相对应的采样时间处对模拟接收信号302进行采样，从而为解调器306提供数字接收信号。解调器306使用例如匹配的滤波器、决策反馈均衡器、最大可能序列估算器或任何其他合适的解调技术来应用均衡化和码元检测。可以将所产生的已解调码元308流提供给接口模块214。
为了导出用于采样的适当时钟信号，接收模块300采用时钟恢复模块，其包括压控振荡器(VCO)310、相位内插器314、相位控制滤波器316、定时误差估计器318、频率控制滤波器320和数模转换器(DAC)322。VCO 310接收来自DAC 322的控制信号并响应地产生具有与控制信号的电压相对应的频率的振荡信号(可以从中导出时钟信号)。由于反馈，振荡信号频率非常接近接收信号302的标称码元频率。然而，预期采样相位和频率的至少一些漂移。
相位内插器314将时钟信号转换为对于模拟-数字转换器304合适的采样信号，校正相位偏移。相位控制滤波器316为内插器314提供适当的相位校正信号。为了确定适当的相位校正，相位控制滤波器316对从定时误差估算器318接收的定时误差估算序列进行操作。
定时误差估算器318可以使用公开文献中所公开的任何合适的定时误差估算技术来进行操作。这种技术可以先确定每个样本的幅值误差，例如，通过将所述样本与理想幅值(也许是未损坏码元的幅值)进行比较，或者通过确定所述样本与最近决策阈值之差并从码元余量(symbol margin)中减去所述差。在一些实施例中，幅值误差然后与信号斜率相关以用于获得定时误差。在其他实施例中，幅值误差与之前的码元值或极性相关以用于估算定时误差。又其他的实施例采用过采样并且将幅值误差与邻近样本或这种邻近样本之间的差相关以用于估算定时误差。
无论其是如何获得的，误差估算优选地是对定时误差的无偏估算，但是可替代地可以是指示早期(在理想采样时间之前)或晚期(在理想采样时间之后)获取样本的二进制序列。根据定时误差信号，相位控制滤波器316估计时钟信号的相位误差，以在任何给定时刻确定相位内插器314应该应用于补偿的相位调整。
与相位控制滤波器316分开，频率控制滤波器316对定时误差估算进行操作以产生频率控制信号。DAC 322将频率控制信号从数字形式转换成将其值表示为电压的模拟频率控制信号。在一些实施例中，数模转换器提供10位分辨率。在其他实施例中，数模转换器之后是在将模拟频率控制信号应用到VCO之前对其进行滤波的低通模拟滤波器。
VCO 310产生其频率与模拟频率控制信号的值相对应的振荡信号。该振荡信号被转换成提供给相位内插器314的数字时钟信号。频率控制滤波器320操作用于使时钟信号与数字接收信号之间的任何频率偏移最小化，这间接地使采样信号与数字接收信号之间的任何频率偏移最小化。
在至少一些实施例中，频率控制滤波器320是具有递归部件的滤波器。相位控制滤波器316可以是移动平均滤波器或者其也可以包括递归部件。在至少一些设想的实施例中，频率控制滤波器的时间常数比相位控制滤波器的时间常数大八倍。
图4中示出说明性的VCO电路示意图以说明由振荡器驱动核402潜在地使用环路电感器。在公开文献中可以使用许多其他合适的VCO电路，并且可以选择地使用。当首次施加功率时，晶体管M1、M2都截止，并且电流开始流经电感器L的半部分，以相对于控制信号电压(VIN)对电容器(变抗器)C1、C2充电，从而提高节点X，Y处的电压。其中一个节点，比如节点Y，充电稍快，导致晶体管M1导通，而晶体管M2仍然截止。电流源ISS降低节点X处的电压，瞬间地将晶体管“闩锁”在它们的状态。由于电感器电流，节点Y电压继续增加对电容器电压C2的充电，使电容器电压超过电源电压VDD，直到电感器电流被抑制并开始沿相反方向流动，将节点Y的电压拉低到导致晶体管M1截止的电平并且，因为电感器电流流动超过ISS，升高节点X处的电压，导致晶体管M2导通。之后，电感器电流和电容器电荷以由电感器的电感和变抗器的电容确定的频率振荡。
晶体管M1、M2使电流源Iss能在正确的时刻“提升”电感器电流，以维持振荡。如果来自节点X、Y的电压被提供到差分放大器，则以共振频率产生数字时钟信号。电容器C1、C2可以是压控电容器(变抗器)，从而使得谐振频率能够由电容器上的偏置电压Vin来控制。
图3的集成多通道接收器设计在单个IC管芯上采用多个振荡器。集成收发器设计(在同一个IC管芯上或在同一个微电子组件中具有发射器和接收器)也可以需要使用多个振荡器。如参考图4所描述的，预期的VCO每个包括作为谐振电路的一部分的中心抽头电感线圈。图5中示出了一个说明性的电感器布局，其具有两个端部抽头A、B和一个中心抽头C。所示的环形电感器具有带有三个绕组的单个环路。
值得注意的是，所示的电感器起到磁偶极子的作用，潜在地引起与附近的其他集成电路元件的显著的电磁干扰。在高频时，多个振荡器的电感可以电磁耦合，导致时钟抖动和/或振荡器频率“拉动(pull)”。如果有足够的管芯面积可用，则可以通过电感器彼此之间以及从其他敏感部件保持足够距离来潜在地解决干扰问题。但是，为保持距离办法分配足够的面积可能并不可行。以下讨论提出了一种用于屏蔽这种电感器的“中介层笼”技术，以减少它们可能原本经历或导致的电磁干扰。可以实现这种干扰减小，同时还可以提供显著减小原本对于电感器所需的管芯面积。
图6A是具有多个IC管芯602A、602B的说明性微电子组件的局部剖视图，其中集成电路604处于倒装芯片配置(即，管芯衬底翻转以将图案化区域和触点定位成邻近安装表面)通过微凸块608附接到中介层606的上触点。中介层606的下触点通过C4(“受控塌陷芯片连接”)凸块612附接到封装衬底610的内部(上)触点。当微电子组件被并入到较大的系统中时，封装衬底610的外部(下部)触点614通过焊料凸块620附接到电路板618(或其它系统衬底)上的焊接触点616。电路板618上的印刷电路迹线622以及封装衬底610的上表面和下表面上的通孔628和印刷电路迹线624,626将C4凸块612电连接到电路板618上的其他部件。
尽管这些图不是按比例绘制的，但典型的微凸块直径将是大约30微米。IC管芯602A、602B和中介层606的厚度可以在低至约0.2mm或稍微更低的范围，尽管更典型的值将大约是该最小厚度的两倍。当然，中介层606具有足以容纳所有期望IC管芯的长度和宽度尺寸，并且封装衬底具有足够的尺寸以进而容纳中介层。典型的C4凸块直径约为100微米，间距约为160微米。
图6B是图6A中的区域630的特写图以进一步示出细节。根据已建立的半导体器件制造技术，集成电路604由在扩散的掺杂剂区域605上沉积并图案化的介电层、多晶硅层和/或金属形成。预期的集成电路604包括用于多个振荡器的驱动核402，但是优选地不包括电感器。相反，为了使电磁干扰最小化，电感器优选地实现为中介层606的图案化的上层632中的迹线(例如迹线670)，并且通过选定的微凸块608、选定的上接触件634和选定的通孔635连接到驱动核。类似地采用电路604中的触点603、通孔和迹线来完成连接。
上层632中的所选其他触点634(即中介层606的上触点)通过通孔636连接到穿透中介层衬底的TSV(穿透硅通孔)638，以实现图案化上层632和图案化下层640之间的电连接。图案化的下层640包括中介层的下触点642。C4凸块612将中介层的下触点642电连接到封装衬底的内部(上)触点644。
用于以高频率驱动的每个电感器的迹线670优选地被包围在法拉第笼内，以最小化去往或来自电感器迹线670的电磁能量的辐射。优选地，每个电感器具有其自己的笼，但是在可以接受有限量的相互干扰的一些预期的实施例中，给定的笼可以包围多个电感器。
笼条由TSV 638形成，每个具有将TSV连接到至少一个上触点634的一个或多个通孔636，上触点634具有连接到集成电路604中的触点的对应微凸块608。笼还包括在集成电路604的图案化层内形成上边界的导电表面或网格671，并且还可以包括形成下边界的导电表面或网格672或674。表面672设置在中介层606的下图案化层640内，而表面674设置在封装衬底610的上图案化层内。单独任一表面672,674都可能足以为法拉第笼提供较低的边界，并且一些中介层设计可以缺乏可为下边界提供导电表面或网格的图案化层。
图6C是集成中介层笼的剖视等距视图。为了说明的目的，仅示出了导电元件。孔678设置在表面671中，用于IC管芯触点603(通过微凸块608和上触点634)连接到电感器端子。用于笼条的IC管芯触点603与表面671电连接。表面672与形成笼条的TSV 638电连接。虽然在该实施例中没有示出，但是笼条通孔636可以通过上图案化层632内的迹线在环中电连接。期望笼条之间的开口是工艺所允许的最小距离，并且在任何情况下，都比施加在电感器上的信号的波长小得多。
TSV 638通常可以具有约8微米的直径和约30微米的间距。通孔636通常可以是大约1×1平方微米，并且可能高1至2微米，间距仅为2微米。中介层的微凸块和上图案化层厚度可以组合以在电感器迹线670和笼边界表面671之间提供50微米或更大的间隔。在预期的频率(10-25GHz)下，预期的电感器设计占据大约100×100微米的面积，并且笼条可以优选地与电感器的周边隔开至少40，优选地为50或更多微米(即，至少直径的40％，但优选直径的50％或更多)。中介层606可以为给定的IC管芯提供具有对应的集成法拉第笼的多个电感器，从而提供显著的面积节省以及电感器之间的大大降低的干扰。
图7是采用上述原理的说明性干扰减少方法的流程图。在框702中，制造商获得具有用于VCO的驱动核的IC管芯以及可用作中介层上的法拉第笼的上边界的接地层或其他导电表面或网格。上边界表面可以包括具有用于连接到电感器端子的触点的孔。在一些预期的实施例中，用于电感器端子的触点可以位于笼外部，并且迹线可以在笼条之间布线以将电感器端子连接到这些触点。
在框704中，制造商将IC管芯附接到提供包围在法拉第笼条内的电感器的中介层。作为附接过程的一部分，提供微凸块以将驱动核电连接到电感器，并将边界表面连接到笼条。
在框706中，制造商使用例如C4凸块将中介层连接到封装衬底，以在中介层的下触点与封装衬底的内部触点之间提供电连接。
在框708中，制造商完成微电子组件的包装，使其准备好并入到更大的电子系统中。
为了解释的目的，已经在特定的上下文中讨论了上述原理。但是，读者会认识到它们适用于更广泛的上下文。例如，图示的VCO用于时钟恢复，但VCO通常也用于例如倍频、无线载波产生和时钟发生器的锁相环(PLL)。图示的电感器是特别成问题的电磁干扰源和目标，但它们不是唯一可以对这种干扰敏感的电子部件。这样的部件，或者甚至具有这种发射或灵敏度的整个电路模块可以从IC管芯重新定位到集成笼内，以从其他源或干扰目标屏蔽。
对本领域技术人员来说，一旦完全了解以上公开内容，则众多其替代形式、等效物和修改方案将变得显而易见。例如，前面的描述集中于具有位于中介层的上部图案化层中的电感器或其他高频部件的实施方式，但是如果电感器或高频部件位于中介层的下部图案化层中，则所公开的原理也将适用。作为另一个示例，中介层可以从微电子组件中省略，并且封装衬底可以以类似于具有集成法拉第笼的中介层的方式由硅形成。旨在将权利要求书解释为涵盖包含在所附权利要求书的范围内的所有这些替代形式、等效物和修改方案。

Claims (19)

1.一种微电子组件，包括：
至少一个IC(集成电路)管芯，具有用于多个振荡器的驱动核；以及
衬底，以倒装芯片配置电连接至所述至少一个IC管芯，所述基板包括：
多个电感器，所述多个电感器中的每一个电耦合到所述驱动核中的对应的一个；以及
集成到所述衬底中的多个导电笼，所述驱动核中的每一个与所述导电笼中的相应导电笼相关联，所述相应导电笼减少与耦合到该驱动核的所述多个电感器中的一个或多个的电磁干扰。
2.如权利要求1所述的微电子组件，其中，所述至少一个IC管芯包括导电网格或表面层，该导电网格或表面层形成所述多个导电笼中的至少一个笼的上边界，并且其中，所述导电网格或表面层经由焊料凸块电连接到所述至少一个笼。
3.如权利要求1所述的微电子组件，其中，所述多个导电笼中的每一个包括围绕耦合到给定驱动核的所述多个电感器中的所述一个或多个的电连接通孔的布置。
4.如权利要求1所述的微电子组件，其中，所述衬底包括中介层，并且其中，所述多个导电笼中的每一个包括围绕耦合到给定驱动核的所述多个电感器中的所述一个或多个的电连接TSV(穿透硅通孔)的布置。
5.如权利要求4所述的微电子组件，其中，所述多个电感器形成在所述中介层的上金属层上，并且其中，所述中介层包括下金属层，所述下金属层具有形成所述多个导电笼中的至少一个笼的下边界的导电表面或网格。
6.如权利要求4所述的微电子组件，进一步包括经由焊料凸块的阵列电连接至所述中介层的封装衬底，其中，所述封装衬底包括形成所述多个导电笼中的至少一个笼的下边界的导电表面或网格层，并且其中，所述导电网格或表面层电经由所述阵列中的焊料凸块电连接至所述至少一个笼。
7.如权利要求1所述的微电子组件，其中，所述多个振荡器是可调频振荡器。
8.如权利要求1所述的微电子组件，其中，所述至少一个IC管芯包括至少一个接收器，所述至少一个接收器采用所述多个振荡器中的一个振荡器以用于时钟恢复，并且还包括另一接收器或发射器，所述另一接收器或发射器采用所述多个振荡器中的另一个。
9.一种中介层，包括：
上触点，被布置为与至少一个IC(集成电路)管芯上的微凸块电连接；
金属化和介电层，形成多个电感器，每个电感器由导电笼的条围绕；
下触点，被布置为与封装衬底上的凸块电连接；以及
中介层衬底，具有电耦合到所述下触点的多个TSV(穿透硅通孔)，
其中，所述条中的每一个包括：所述TSV中的至少一个、穿过所述金属化和介电层的至少一个通孔、和至少一个上触点。
10.如权利要求9所述的中介层，其中，所述电感器中的至少一个是具有外径的环形电感器，并且其中每个所述条与所述至少一个电感器的距离至少为所述外径的40％。
11.如权利要求10所述的中介层，其中，所述条围绕所述笼的周边均匀间隔开并且彼此分开不超过所述外径的20％。
12.如权利要求9所述的中介层，进一步包括在所述中介层衬底的下侧上电连接所述条的导电表面或网格。
13.一种减少微电子组件中多个振荡器之间的电磁干扰的方法，所述方法包括：
以倒装芯片配置将至少一个IC(集成电路)管芯耦合到衬底，所述至少一个IC管芯具有用于所述振荡器的驱动核，并且作为所述耦合的部分：
将每个驱动核电连接到所述衬底上的电感器；并且
通过将所述至少一个IC管芯的导电表面或网格层电连接到所述衬底上的导电笼条而在所述电感器中的至少一个周围提供导电笼的上边界。
14.如权利要求13所述的方法，其中，所述衬底包括形成所述导电笼的下边界的导电表面或网格层。
15.如权利要求13所述的方法，其中，所述电感器中的至少一个是具有外径的环形电感器，并且其中每个所述条与所述至少一个电感器的距离至少为所述外径的40％。
16.如权利要求15所述的方法，其中，所述条围绕所述笼的周边均匀间隔开并且彼此分开不超过所述外径的20％。
17.如权利要求13所述的方法，其中，所述衬底是其上触点焊接到所述至少一个IC管芯上的触点的中介层，并且其中，所述方法还包括：
将所述中介层的下触点焊接到封装衬底的内部触点，其中，所述焊接包括通过将所述封装衬底的导电表面或网格层电连接到所述导电条而提供所述导电笼的下边界。
18.如权利要求13所述的方法，其中，所述衬底包括用于为每个电感器提供相应导电笼的笼条。
19.如权利要求18所述的方法，其中，每个笼条包括所述至少一个IC管芯上的触点、所述衬底上的触点、通过所述耦合在所述触点之间形成的焊料凸块以及所述衬底中的TSV(穿透硅通孔)。
CN201780006531.3A 2017-04-10 2017-04-10 笼式屏蔽中介层电感 Active CN109314095B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/079880 WO2018187899A1 (en) 2017-04-10 2017-04-10 Cage‐shielded interposer inductances

Publications (2)

Publication Number Publication Date
CN109314095A true CN109314095A (zh) 2019-02-05
CN109314095B CN109314095B (zh) 2023-07-21

Family

ID=63793089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780006531.3A Active CN109314095B (zh) 2017-04-10 2017-04-10 笼式屏蔽中介层电感

Country Status (3)

Country Link
US (1) US10818608B2 (zh)
CN (1) CN109314095B (zh)
WO (1) WO2018187899A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727786B2 (en) 2017-02-02 2020-07-28 Credo Technology Group Limited Multiport inductors for enhanced signal distribution
US10818608B2 (en) 2017-04-10 2020-10-27 Credo Technology Group Limited Cage-shielded interposer inductances

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973057B2 (en) 2020-12-15 2024-04-30 Analog Devices, Inc. Through-silicon transmission lines and other structures enabled by same
US20220344250A1 (en) * 2021-04-22 2022-10-27 Qualcomm Incorporated Integrated circuit (ic) packages employing a capacitor-embedded, redistribution layer (rdl) substrate for interfacing an ic chip(s) to a package substrate, and related methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020044311A (ko) * 2000-12-05 2002-06-15 오길록 박막 인덕터 및 그의 제작방법
US20060170071A1 (en) * 2005-01-31 2006-08-03 Toshikazu Imaoka Circuit substrate structure and circuit apparatus
US20070246805A1 (en) * 2006-04-25 2007-10-25 Ligang Zhang Multi-die inductor
US20130056847A1 (en) * 2011-09-06 2013-03-07 Analog Devices, Inc. Small size and fully integrated power converter with magnetics on chip
CN103268873A (zh) * 2013-05-07 2013-08-28 天津大学 电感器
US20160141244A1 (en) * 2014-11-17 2016-05-19 Qualcomm Incorporated Integrated device package comprising an electromagnetic (em) passive device in an encapsulation layer, and an em shield

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2173659B (en) 1985-02-06 1988-06-08 Plessey Co Plc Frequency synthesisers
US5768268A (en) 1995-07-19 1998-06-16 Watkins Johnson Company Wideband base station architecture for digital cellular communications system
US6678842B1 (en) 1998-12-14 2004-01-13 Agere Systems Inc. Communications system and associated deskewing methods
US6509773B2 (en) 2000-04-28 2003-01-21 Broadcom Corporation Phase interpolator device and method
US7151430B2 (en) 2004-03-03 2006-12-19 Telefonaktiebolaget Lm Ericsson (Publ) Method of and inductor layout for reduced VCO coupling
JP4999277B2 (ja) 2005-02-10 2012-08-15 株式会社リコー 光学素子の固定接合方法、固定接合装置、光走査装置及び画像形成装置
KR100715119B1 (ko) 2006-02-08 2007-05-10 연세대학교 산학협력단 차동신호를 얻기 위한 푸쉬-푸쉬 전압조정발진기
DE102006023353A1 (de) 2006-05-17 2007-11-22 Atmel Duisburg Gmbh Integrierter Schwingkreis
WO2009125324A1 (en) 2008-04-10 2009-10-15 Nxp B.V. 8-shaped inductor
GB2462885B (en) 2008-08-29 2013-03-27 Cambridge Silicon Radio Ltd Inductor structure
US7948064B2 (en) 2008-09-30 2011-05-24 Infineon Technologies Ag System on a chip with on-chip RF shield
US8749032B2 (en) * 2008-12-05 2014-06-10 Sige Semiconductor, Inc. Integrated circuit with improved transmission line structure and electromagnetic shielding between radio frequency circuit paths
EP2293309A1 (fr) 2009-09-08 2011-03-09 STmicroelectronics SA Dispositif inductif intégré.
EP2421011A1 (en) 2010-08-19 2012-02-22 Nxp B.V. Symmetrical inductor
US9196409B2 (en) 2010-12-06 2015-11-24 Nxp, B. V. Integrated circuit inductors
US8823133B2 (en) 2011-03-29 2014-09-02 Xilinx, Inc. Interposer having an inductor
JP5827511B2 (ja) 2011-07-25 2015-12-02 新日鉄住金エンジニアリング株式会社 石炭ガスの製造方法およびメタンの製造方法
US8718550B2 (en) 2011-09-28 2014-05-06 Broadcom Corporation Interposer package structure for wireless communication element, thermal enhancement, and EMI shielding
US8611852B2 (en) 2011-12-12 2013-12-17 Oracle International Corporation Advice of promotion for usage based subscribers
HUE025783T2 (en) 2012-04-03 2016-05-30 ERICSSON TELEFON AB L M (publ) Coil arrangement and voltage controlled oscillator (VCO) system
US20130322029A1 (en) * 2012-05-30 2013-12-05 Dror Hurwitz Multilayer electronic structure with integral faraday shielding
US20140225706A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated In substrate coupled inductor structure
US9264270B2 (en) 2013-06-27 2016-02-16 Intel Corporation Transition time measurement of PAM4 transmitters
US9177709B2 (en) 2013-09-05 2015-11-03 Globalfoundries Inc. Structure and method for high performance multi-port inductor
US9385859B2 (en) 2013-12-27 2016-07-05 Realtek Semiconductor Corp. Multi-lane serial data link receiver and method thereof
US10432337B2 (en) 2015-05-15 2019-10-01 Avago Technologies International Sales Pte. Limited Apparatus and method for timestamping of data packets
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
WO2018018441A1 (en) 2016-07-27 2018-02-01 Credo Technology Group Ltd. Enhanced inductors suitable for integrated multi-channel receivers
US10483910B2 (en) 2017-02-02 2019-11-19 Credo Technology Group Limited Multiport inductors for enhanced signal distribution
CN109314095B (zh) 2017-04-10 2023-07-21 默升科技集团有限公司 笼式屏蔽中介层电感
US10313105B2 (en) 2017-09-12 2019-06-04 Credo Technology Group Limited Fractional-N PLL based clock recovery for SerDes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020044311A (ko) * 2000-12-05 2002-06-15 오길록 박막 인덕터 및 그의 제작방법
US20060170071A1 (en) * 2005-01-31 2006-08-03 Toshikazu Imaoka Circuit substrate structure and circuit apparatus
US20070246805A1 (en) * 2006-04-25 2007-10-25 Ligang Zhang Multi-die inductor
US20130056847A1 (en) * 2011-09-06 2013-03-07 Analog Devices, Inc. Small size and fully integrated power converter with magnetics on chip
CN103268873A (zh) * 2013-05-07 2013-08-28 天津大学 电感器
US20160141244A1 (en) * 2014-11-17 2016-05-19 Qualcomm Incorporated Integrated device package comprising an electromagnetic (em) passive device in an encapsulation layer, and an em shield

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727786B2 (en) 2017-02-02 2020-07-28 Credo Technology Group Limited Multiport inductors for enhanced signal distribution
US10818608B2 (en) 2017-04-10 2020-10-27 Credo Technology Group Limited Cage-shielded interposer inductances

Also Published As

Publication number Publication date
US20200273809A1 (en) 2020-08-27
WO2018187899A1 (en) 2018-10-18
CN109314095B (zh) 2023-07-21
US10818608B2 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
CN109314095A (zh) 笼式屏蔽中介层电感
US10594162B2 (en) Galvanic isolator
EP2689492B1 (en) Integrated circuit with electromagnetic communication
TWI606778B (zh) 具有電氣隔離且具有介電傳輸媒介的ｅｈｆ通訊
US6800936B2 (en) High-frequency module device
CN107370545B (zh) 多信道接收器和时钟恢复方法
CN102270588B (zh) 在半导体管芯周围形成emi屏蔽层的半导体器件和方法
CN109935579A (zh) 多频天线封装结构及其制造方法以及使用其的通讯装置
US10964777B2 (en) Enhanced inductors suitable for integrated multi-channel receivers
US10727786B2 (en) Multiport inductors for enhanced signal distribution
CN110062956A (zh) 用于高频通信的利用三维堆叠超薄封装模块设计的微电子器件
US20080003963A1 (en) Self-powered radio integrated circuit with embedded antenna
JP5667396B2 (ja) 積層型デバイス構成のための近傍界結合を使用した高速ワイヤレス直列通信リンク
CN108431951B (zh) 具有第一级管芯凸起接地带状物结构的微处理器封装
US9960792B2 (en) Extremely high frequency communication chip
TW201304438A (zh) 經三角調變的低功率ｅｈｆ通信鏈路
US11443994B2 (en) Electronic package, electronic packaging module having the electronic package, and method for fabricating the electronic package
CN110010510A (zh) 多管芯阵列装置
Sawaby et al. A fully integrated 32 gbps 2x2 los mimo wireless link with uwb analog processing for point-to-point backhaul applications
JP2009130457A (ja) 半導体集積回路及び電子回路
EP3945633A1 (en) Antenna apparatus and fabrication method
US6624643B2 (en) Apparatus and method to read output information from a backside of a silicon device
US11244912B2 (en) Semiconductor package having a coaxial first layer interconnect
WO2024151446A1 (en) Cavity-embedded tunable filter
Lee et al. A 900 Mbps single-channel capacitive I/O link for wireless wafer-level testing of integrated circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant