CN109309344B - 一种集中电流注入的vcsel芯片及其制备方法 - Google Patents
一种集中电流注入的vcsel芯片及其制备方法 Download PDFInfo
- Publication number
- CN109309344B CN109309344B CN201811086322.7A CN201811086322A CN109309344B CN 109309344 B CN109309344 B CN 109309344B CN 201811086322 A CN201811086322 A CN 201811086322A CN 109309344 B CN109309344 B CN 109309344B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- current
- conductive structure
- orthographic projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002347 injection Methods 0.000 title claims abstract description 32
- 239000007924 injection Substances 0.000 title claims abstract description 32
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 229910005540 GaP Inorganic materials 0.000 claims description 26
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical group [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 26
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical group [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical group [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 3
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
- H01S5/18322—Position of the structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
本申请公开了一种集中电流注入的VCSEL芯片及其制备方法，其中，所述集中电流注入的VCSEL芯片在外延结构上还设置有电流集中层，该电流集中层配合位于电流集中层两侧的绝缘层以及电连接层，构成了一条从电极结构—电极集中层—导电结构—量子阱层的电流通路，并且由于电流集中层在衬底上的正投影，位于导电结构在衬底上的正投影中，使得形成的该电流通路均匀的分布在导电结构中，避免了电流集中在氧化结构边缘的情况出现，提高了VCSEL芯片内部的电流均匀性，使得所述集中电流注入的VCSEL芯片能够实现单模光的出射。
Description
技术领域
本申请涉及激光芯片技术领域，更具体地说，涉及一种集中电流注入的VCSEL芯片及其制备方法。
背景技术
垂直腔面发射激光器（Vertical Cavity Surface Emitting Laser）芯片，又称VCSEL芯片，是以以砷化镓半导体材料为基础的激光发射芯片，具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉、易集成为大面积阵列等优点，广泛应用与光通信、光互连、光存储等领域。
现有技术中的VCSEL芯片的剖面结构参考图1，主要包括砷化镓衬底10和位于砷化镓衬底10上依次层叠的N型DBR20（Distributed Bragg Reflection，分布式布拉格反射镜）、量子阱层30、限制层40、P型DBR50、砷化镓接触层60和电极结构70，其中，限制层40包括导电结构41和位于导电结构41两侧的氧化结构42，以起到汇聚电流，从而形成大电流注入量子阱层30中激发激光的目的；电极结构70包括第一电极71和第二电极72，第一电极71和第二电极72分别位于砷化镓接触层60的两端，第一电极71和第二电极72之间的区域是VCSEL芯片的出光区域。
在这种VCSEL芯片中，参考图2，由于电流通常走电阻最小的路径，因此在传统的VCSEL芯片中，容易造成电流集中在氧化结构边缘的情况，从而导致VCSEL芯片产生多模光，难以实现出射单模光的目的。
发明内容
为解决上述技术问题，本申请提供了一种集中电流注入的VCSEL芯片及其制备方法，以实现避免在VCSEL芯片内部出现电流集中的目的，提高VCSEL芯片内部的电流均匀性，实现VCSEL芯片出射单模光的目的。
为实现上述技术目的，本申请实施例提供了如下技术方案：
一种集中电流注入的VCSEL芯片，包括：
衬底；
位于所述衬底上的外延结构，所述外延结构包括位于所述衬底表面依次层叠设置的量子阱层、限制层和电极接触层；所述限制层包括导电结构和位于所述导电结构两侧的氧化结构
位于所述电极接触层背离所述衬底一侧，部分覆盖所述电极接触层的电流集中层，所述电流集中层在所述衬底上的正投影，位于所述导电结构在所述衬底上的正投影中；
位于所述电流集中层两侧，覆盖所述电极接触层的裸露表面以及部分所述电流集中层侧壁的绝缘层；
覆盖所述绝缘层、所述电流集中层顶表面和部分侧壁的电连接层；
位于所述电连接层背离所述衬底一侧，且部分覆盖所述电连接层的电极结构，所述电连接层未被所述电极结构覆盖的区域在所述衬底上的正投影覆盖所述电流集中层在所述衬底上的正投影。
可选的，所述电流集中层为磷化镓层。
可选的，所述外延结构还包括：
位于所述衬底与所述量子阱层之间的第一型反射层；
位于所述限制层和电极接触层之间的第二型反射层。
可选的，所述第一型反射层为N型分布式布拉格反射镜DBR层；
所述第二型反射层为P型DBR层。
可选的，所述电极接触层为砷化镓层；
所述导电结构为砷化铝结构；
所述绝缘层为氮化硅层或氧化硅层；
所述电连接层为氧化铟锡层；
所述衬底为砷化镓衬底。
一种集中电流注入的VCSEL芯片的制备方法，包括：
提供衬底；
在所述衬底上依次形成量子阱层、导电结构和电极接触层，所述导电结构覆盖所述量子阱层；
对所述导电结构进行氧化处理，以将导电结构的两端氧化形成氧化结构，所述氧化结构和剩余的所述导电结构构成限制层，所述量子阱层、限制层和电极接触层构成外延结构；
在所述外延结构背离所述衬底一侧形成电流集中层，所述电流集中层部分覆盖所述电极接触层，所述电流集中层在所述衬底上的正投影，位于所述导电结构在所述衬底上的正投影中；
形成位于所述电流集中层两侧，覆盖所述电极接触层的裸露表面以及部分所述电流集中层侧壁的绝缘层；
形成覆盖所述绝缘层、所述电流集中层顶表面和部分侧壁的电连接层；
形成位于所述电连接层背离所述衬底一侧，且部分覆盖所述电连接层的电极结构，所述电连接层未被所述电极结构覆盖的区域在所述衬底上的正投影覆盖所述电流集中层在所述衬底上的正投影。
可选的，所述对所述导电结构进行氧化处理包括：
对所述导电结构进行湿法氧化处理。
可选的，所述在所述外延结构背离所述衬底一侧形成电流集中层包括：
测量所述导电结构的正投影在所述衬底上的覆盖区域；
形成覆盖所述电极接触层的电流集中层，并对所述电流集中层进行刻蚀，以使保留下来的电流集中层在所述衬底上的正投影，位于所述导电结构在所述衬底上的正投影中。
可选的，所述形成覆盖所述电极接触层的电流集中层，并对所述电流集中层进行刻蚀，以使保留下来的电流集中层在所述衬底上的正投影，位于所述导电结构在所述衬底上的正投影中包括：
形成覆盖所述电极接触层的磷化镓层；
对所述磷化镓层进行刻蚀，以使保留下来的磷化镓层在所述衬底上的正投影，位于所述导电结构在所述衬底上的正投影中。
从上述技术方案可以看出，本申请实施例提供了一种集中电流注入的VCSEL芯片及其制备方法，其中，所述集中电流注入的VCSEL芯片在外延结构上还设置有电流集中层，该电流集中层配合位于电流集中层两侧的绝缘层以及电连接层，构成了一条从电极结构—电极集中层—导电结构—量子阱层的电流通路，并且由于电流集中层在衬底上的正投影，位于导电结构在衬底上的正投影中，使得形成的该电流通路均匀的分布在导电结构中，避免了电流集中在氧化结构边缘的情况出现，提高了VCSEL芯片内部的电流均匀性，使得所述集中电流注入的VCSEL芯片能够实现单模光的出射。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中的VCSEL芯片的剖面结构示意图；
图2为现有技术中的VCSEL芯片中的电流路径示意图；
图3为本申请的一个实施例提供的一种集中电流注入的VCSEL芯片的剖面结构示意图；
图4为图3所示的集中电流注入的VCSEL芯片中的电流路径示意图；
图5为本申请的一个实施例提供的一种集中电流注入的VCSEL芯片的制备方法的流程示意图；
图6-图11为本申请的一个实施例提供的一种集中电流注入的VCSEL芯片的制备流程示意图；
图12为本申请的另一个实施例提供的一种集中电流注入的VCSEL芯片的制备方法的流程示意图。
实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种集中电流注入的VCSEL芯片，如图3所示，包括：
衬底100；
位于所述衬底100上的外延结构，所述外延结构包括位于所述衬底100表面依次层叠设置的量子阱层300、限制层400和电极接触层600；所述限制层400包括导电结构410和位于所述导电结构410两侧的氧化结构420
位于所述电极接触层600背离所述衬底100一侧，部分覆盖所述电极接触层600的电流集中层710，所述电流集中层710在所述衬底100上的正投影，位于所述导电结构410在所述衬底100上的正投影中；
位于所述电流集中层710两侧，覆盖所述电极接触层600的裸露表面以及部分所述电流集中层710侧壁的绝缘层；
覆盖所述绝缘层、所述电流集中层710顶表面和部分侧壁的电连接层800；
位于所述电连接层800背离所述衬底100一侧，且部分覆盖所述电连接层800的电极结构900，所述电连接层800未被所述电极结构900覆盖的区域在所述衬底100上的正投影覆盖所述电流集中层710在所述衬底100上的正投影。
在图3中，所述电极结构900包括第一电极910和第二电极920。
参考图4，本申请实施例提供的VCSEL芯片在外延结构上设置的电流集中层710，配合绝缘层以及电连接层800，构成了一条从电极结构900到电极集中层，再到导电结构410，再到量子阱层300的电流通路，并且由于电流集中层710在衬底100上的正投影，位于导电结构410在衬底100上的正投影中，使得形成的该电流通路均匀的分布在导电结构410中，避免了电流集中在氧化结构420边缘的情况出现，提高了VCSEL芯片内部的电流均匀性，从而使得所述集中电流注入的VCSEL芯片能够实现单模光的出射。
可选的，所述电流集中层710为磷化镓层；
所述电极接触层600为砷化镓层；
所述导电结构410为砷化铝结构；
所述绝缘层为氮化硅层或氧化硅层；
所述电连接层800为氧化铟锡层；
所述衬底100为砷化镓衬底。
电流集中层710采用磷化镓制备的原因包括：1、磷化镓能够在作为电极接触层600的砷化镓层上生长，且成膜质量良好；2、磷化镓能够与氧化铟锡（Indium tin oxide，ITO）形成良好的欧姆接触；3、磷化镓具有光学透明特性，能够使量子阱层300激发产生的光线通过，降低对光线的吸收，提升VCSEL芯片的光利用率。
仍然参考图3，为了进一步提升VCSEL芯片的出光效率，所述外延结构还包括：
位于所述衬底100与所述量子阱层300之间的第一型反射层200；
位于所述限制层400和电极接触层600之间的第二型反射层500。
其中，所述第一型反射层200为N型分布式布拉格反射镜DBR层；
所述第二型反射层500为P型DBR层。
在本申请的一个具体实施例中，N型DBR层包括32个层叠排列的反射单元，P型DBR层包括20个层叠排列的反射单元，所述反射单元包括一层砷化铝层和一层砷化镓铝层，每个反射单元的厚度与VCSEL芯片出射的光线的波长的关系为：反射单元的厚度=VCSEL芯片出射的光线的波长的四分之一。所述量子阱层300包括三个层叠的量子阱单元，以保持高集中的电流注入。砷化镓层和磷化镓层的厚度的取值范围为10nm-20nm，以实现砷化镓层和磷化镓层更好的欧姆接触。
相应的，本申请实施例还提供了一种集中电流注入的VCSEL芯片的制备方法，如图5所示，包括：
S101：提供衬底；
S102：在所述衬底上依次形成量子阱层、导电结构和电极接触层，所述导电结构覆盖所述量子阱层；经过步骤S102后的衬底及其表面结构的剖面示意图参考图6，图6中的标号100表示衬底，300表示量子阱层，410表示导电结构，600表示电极接触层，在图6中还示出了位于所述衬底与所述量子阱层之间的第一型反射层200；
位于导电结构和电极接触层之间的第二型反射层500。
其中，所述第一型反射层为N型分布式布拉格反射镜DBR层；
所述第二型反射层为P型DBR层。
第一型反射层和第二型反射层可以进一步提升VCSEL芯片的出光效率。
S103：对所述导电结构进行氧化处理，以将导电结构的两端氧化形成氧化结构，所述氧化结构和剩余的所述导电结构构成限制层，所述量子阱层、限制层和电极接触层构成外延结构；经过步骤S103后的衬底及其表面结构的剖面结构示意图参考图7；图7中标号420表示所述氧化结构，400表示所述限制层。
S104：在所述外延结构背离所述衬底一侧形成电流集中层，所述电流集中层部分覆盖所述电极接触层，所述电流集中层在所述衬底上的正投影，位于所述导电结构在所述衬底上的正投影中；步骤S104的具体执行步骤参考图8和图9；图8和图9中的标号710表示所述电流集中层。
S105：形成位于所述电流集中层两侧，覆盖所述电极接触层的裸露表面以及部分所述电流集中层侧壁的绝缘层；经过步骤S105后的衬底及其表面结构的剖面结构示意图参考图10；图10中，标号700表示所述绝缘层。
S106：形成覆盖所述绝缘层、所述电流集中层顶表面和部分侧壁的电连接层；经过步骤S106后的衬底及其表面结构的剖面结构示意图参考图11；图11中，标号800表示所述电连接层。
S107：形成位于所述电连接层背离所述衬底一侧，且部分覆盖所述电连接层的电极结构，所述电连接层未被所述电极结构覆盖的区域在所述衬底上的正投影覆盖所述电流集中层在所述衬底上的正投影。经过步骤S106后的衬底及其表面结构的剖面结构示意图参考图3，图3中标号900表示所述电极结构，该电极结构包括第一电极910和第二电极920。
本申请实施例提供的VCSEL芯片的制备方法制备获得的VCSEL芯片的剖面结构参考图4，所述集中电流注入的VCSEL芯片在外延结构上设置的电流集中层，配合绝缘层以及电连接层，构成了一条从电极结构到电极集中层，再到导电结构，再到量子阱层的电流通路，并且由于电流集中层在衬底上的正投影，位于导电结构在衬底上的正投影中，使得形成的该电流通路均匀的分布在导电结构中，避免了电流集中在氧化结构边缘的情况出现，提高了VCSEL芯片内部的电流均匀性，从而使得所述集中电流注入的VCSEL芯片能够实现单模光的出射。
可选的，所述电流集中层为磷化镓层；
所述电极接触层为砷化镓层；
所述导电结构为砷化铝结构；
所述绝缘层为氮化硅层或氧化硅层；
所述电连接层为氧化铟锡层；
所述衬底为砷化镓衬底。
电流集中层采用磷化镓制备的原因包括：1、磷化镓能够在作为电极接触层的砷化镓层上生长，且成膜质量良好；2、磷化镓能够与氧化铟锡（Indium tin oxide，ITO）形成良好的欧姆接触；3、磷化镓具有光学透明特性，能够使量子阱层激发产生的光线通过，降低对光线的吸收，提升VCSEL芯片的光利用率。
在本申请的一个具体实施例中，N型DBR层包括32个层叠排列的反射单元，P型DBR层包括20个层叠排列的反射单元，所述反射单元包括一层砷化铝层和一层砷化镓铝层，每个反射单元的厚度与VCSEL芯片出射的光线的波长的关系为：反射单元的厚度=VCSEL芯片出射的光线的波长的四分之一。所述量子阱层包括三个层叠的量子阱单元，以保持高集中的电流注入。砷化镓层和磷化镓层的厚度的取值范围为10nm-20nm，以实现砷化镓层和磷化镓层更好的欧姆接触。
在上述实施例的基础上，在本申请的一个可选实施例中，如图12所示，所述集中电流注入的VCSEL芯片的制备方法包括：
S201：提供衬底；
S202：在所述衬底上依次形成量子阱层、导电结构和电极接触层，所述导电结构覆盖所述量子阱层；
S203：对所述导电结构进行湿法氧化处理，以将导电结构的两端氧化形成氧化结构，所述氧化结构和剩余的所述导电结构构成限制层，所述量子阱层、限制层和电极接触层构成外延结构；
S204：测量所述导电结构的正投影在所述衬底上的覆盖区域；
S205：形成覆盖所述电极接触层的电流集中层，并对所述电流集中层进行刻蚀，以使保留下来的电流集中层在所述衬底上的正投影，位于所述导电结构在所述衬底上的正投影中，步骤S205的执行过程参考图8和图9；
S206：形成位于所述电流集中层两侧，覆盖所述电极接触层的裸露表面以及部分所述电流集中层侧壁的绝缘层；
S207：形成覆盖所述绝缘层、所述电流集中层顶表面和部分侧壁的电连接层；
S208：形成位于所述电连接层背离所述衬底一侧，且部分覆盖所述电连接层的电极结构，所述电连接层未被所述电极结构覆盖的区域在所述衬底上的正投影覆盖所述电流集中层在所述衬底上的正投影。
其中，步骤S205具体包括：
形成覆盖所述电极接触层的磷化镓层；
对所述磷化镓层进行刻蚀，以使保留下来的磷化镓层在所述衬底上的正投影，位于所述导电结构在所述衬底上的正投影中。
综上所述，本申请实施例提供了一种集中电流注入的VCSEL芯片及其制备方法，其中，所述集中电流注入的VCSEL芯片在外延结构上还设置有电流集中层，该电流集中层配合位于电流集中层两侧的绝缘层以及电连接层，构成了一条从电极结构—电极集中层—导电结构—量子阱层的电流通路，并且由于电流集中层在衬底上的正投影，位于导电结构在衬底上的正投影中，使得形成的该电流通路均匀的分布在导电结构中，避免了电流集中在氧化结构边缘的情况出现，提高了VCSEL芯片内部的电流均匀性，使得所述集中电流注入的VCSEL芯片能够实现单模光的出射。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种集中电流注入的VCSEL芯片，其特征在于，包括：
衬底；
位于所述衬底上的外延结构，所述外延结构包括位于所述衬底表面依次层叠设置的量子阱层、限制层和电极接触层；所述限制层包括导电结构和位于所述导电结构两侧的氧化结构；
位于所述电极接触层背离所述衬底一侧，覆盖部分所述电极接触层的电流集中层，所述电流集中层在所述衬底上的正投影，位于所述导电结构在所述衬底上的正投影内，所述电流集中层为磷化镓层；
位于所述电流集中层两侧，覆盖所述电极接触层的裸露表面以及部分所述电流集中层侧壁的绝缘层，所述绝缘层为氮化硅层或氧化硅层；
覆盖所述绝缘层、所述电流集中层顶表面和部分侧壁的电连接层，所述电连接层为氧化铟锡层；
位于所述电连接层背离所述衬底一侧，且覆盖部分所述电连接层的电极结构，所述电连接层未被所述电极结构覆盖的区域在所述衬底上的正投影覆盖所述电流集中层在所述衬底上的正投影。
2.根据权利要求1所述的集中电流注入的VCSEL芯片，其特征在于，所述外延结构还包括：
位于所述衬底与所述量子阱层之间的第一型反射层；
位于所述限制层和电极接触层之间的第二型反射层。
3.根据权利要求2所述的集中电流注入的VCSEL芯片，其特征在于，所述第一型反射层为N型分布式布拉格反射镜DBR层；
所述第二型反射层为P型DBR层。
4.根据权利要求1所述的集中电流注入的VCSEL芯片，其特征在于，所述电极接触层为砷化镓层；
所述导电结构为砷化铝结构；
所述衬底为砷化镓衬底。
5.一种集中电流注入的VCSEL芯片的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上依次形成量子阱层、导电结构和电极接触层，所述导电结构覆盖所述量子阱层；
对所述导电结构进行氧化处理，以将导电结构的两端氧化形成氧化结构，所述氧化结构和剩余的所述导电结构构成限制层，所述量子阱层、限制层和电极接触层构成外延结构；
在所述外延结构背离所述衬底一侧形成电流集中层，所述电流集中层覆盖部分所述电极接触层，所述电流集中层在所述衬底上的正投影，位于所述导电结构在所述衬底上的正投影内，所述电流集中层为磷化镓层；
形成位于所述电流集中层两侧，覆盖所述电极接触层的裸露表面以及部分所述电流集中层侧壁的绝缘层，所述绝缘层为氮化硅层或氧化硅层；
形成覆盖所述绝缘层、所述电流集中层顶表面和部分侧壁的电连接层，所述电连接层为氧化铟锡层；
形成位于所述电连接层背离所述衬底一侧，且覆盖部分所述电连接层的电极结构，所述电连接层未被所述电极结构覆盖的区域在所述衬底上的正投影覆盖所述电流集中层在所述衬底上的正投影。
6.根据权利要求5所述的方法，其特征在于，所述对所述导电结构进行氧化处理包括：
对所述导电结构进行湿法氧化处理。
7.根据权利要求5所述的方法，其特征在于，所述在所述外延结构背离所述衬底一侧形成电流集中层包括：
测量所述导电结构的正投影在所述衬底上的覆盖区域；
形成覆盖所述电极接触层的电流集中层，并对所述电流集中层进行刻蚀，以使保留下来的电流集中层在所述衬底上的正投影，位于所述导电结构在所述衬底上的正投影内。
8.根据权利要求7所述的方法，其特征在于，所述形成覆盖所述电极接触层的电流集中层，并对所述电流集中层进行刻蚀，以使保留下来的电流集中层在所述衬底上的正投影，位于所述导电结构在所述衬底上的正投影内包括：
形成覆盖所述电极接触层的磷化镓层；
对所述磷化镓层进行刻蚀，以使保留下来的磷化镓层在所述衬底上的正投影，位于所述导电结构在所述衬底上的正投影内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811086322.7A CN109309344B (zh) | 2018-09-18 | 2018-09-18 | 一种集中电流注入的vcsel芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811086322.7A CN109309344B (zh) | 2018-09-18 | 2018-09-18 | 一种集中电流注入的vcsel芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109309344A CN109309344A (zh) | 2019-02-05 |
| CN109309344B true CN109309344B (zh) | 2023-11-28 |
Family
ID=65224563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811086322.7A Active CN109309344B (zh) | 2018-09-18 | 2018-09-18 | 一种集中电流注入的vcsel芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109309344B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1614836A (zh) * | 2003-11-06 | 2005-05-11 | 株式会社东芝 | 表面发光型半导体元件及其制造方法 |
| CN208571230U (zh) * | 2018-09-18 | 2019-03-01 | 厦门乾照半导体科技有限公司 | 一种集中电流注入的vcsel芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173304A (ja) * | 2005-12-19 | 2007-07-05 | Sony Corp | 面発光型半導体レーザ |
-
2018
- 2018-09-18 CN CN201811086322.7A patent/CN109309344B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1614836A (zh) * | 2003-11-06 | 2005-05-11 | 株式会社东芝 | 表面发光型半导体元件及其制造方法 |
| CN208571230U (zh) * | 2018-09-18 | 2019-03-01 | 厦门乾照半导体科技有限公司 | 一种集中电流注入的vcsel芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109309344A (zh) | 2019-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109980501B (zh) | 一种垂直面射型的激光结构及制作方法 | |
| CN110197992B (zh) | 一种高效vcsel芯片及其制造方法 | |
| TWI714146B (zh) | 具有光提取強化之利用內部色彩轉換之發光二極體 | |
| JP7107849B2 (ja) | 半導体素子の製造方法 | |
| CN211929898U (zh) | 垂直腔面发射激光器件 | |
| TW201515351A (zh) | 垂直諧振面發光雷射陣列及其製造方法 | |
| CN106531864B (zh) | 发光装置 | |
| CN111448724B (zh) | 垂直腔面发射激光器 | |
| CN111082316A (zh) | 一种绿光垂直腔面发射半导体激光器 | |
| JP2010147321A (ja) | 発光装置 | |
| CN108879326B (zh) | 一种水平结构vcsel芯片及其制作方法和激光装置 | |
| CN108879325B (zh) | 一种vcsel阵列芯片及制作方法 | |
| CN211789982U (zh) | 一种紧凑型多波长垂直腔面发射半导体激光器 | |
| JP2009267119A (ja) | 発光装置 | |
| CN109309344B (zh) | 一种集中电流注入的vcsel芯片及其制备方法 | |
| CN111864018A (zh) | 一种正极性led芯片及其制作方法 | |
| CN111064073A (zh) | 一种激光器及其制备方法及其应用 | |
| CN108923254B (zh) | 一种单腔体结构vcsel芯片及其制作方法和激光装置 | |
| KR100404043B1 (ko) | 수직으로 집적화된 고출력 면발광 반도체 레이저 장치 및그 제조 방법 | |
| CN108879328A (zh) | 一种提升激光增益的vcsel芯片及其制备方法 | |
| JP2009238843A (ja) | 発光装置 | |
| CN211556423U (zh) | 一种绿光垂直腔面发射半导体激光器 | |
| CN208571230U (zh) | 一种集中电流注入的vcsel芯片 | |
| CN109038217B (zh) | 延长使用寿命的vcsel芯片及制作方法和电子器件 | |
| CN114552380A (zh) | 谐振腔、激光单元及芯片和激光器及形成方法、激光雷达 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |